JPH098079A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH098079A JPH098079A JP7147812A JP14781295A JPH098079A JP H098079 A JPH098079 A JP H098079A JP 7147812 A JP7147812 A JP 7147812A JP 14781295 A JP14781295 A JP 14781295A JP H098079 A JPH098079 A JP H098079A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor chip
- carrier substrate
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体チップを配線パターン上に電
気的接続を行って実装する半導体装置に関し、半導体チ
ップの組立時の破損を防止すると共に、低コストで超小
型実装を実現することを目的とする。 【構成】 微小、薄型の半導体チップ３２の背面をキャ
リア基板３４に電位導通を図って搭載させるもので、半
導体チップ３２には所定数のバンプ３３が形成されると
共に、キャリア基板３４の周囲に柱状の通電性の接合部
材３５が所定数形成される。そして、実装基板３６上
に、半導体チップ３２のバンプ３３及びキャリア基板３
４の接合部材３５を接続して実装を行う構成とする。
気的接続を行って実装する半導体装置に関し、半導体チ
ップの組立時の破損を防止すると共に、低コストで超小
型実装を実現することを目的とする。 【構成】 微小、薄型の半導体チップ３２の背面をキャ
リア基板３４に電位導通を図って搭載させるもので、半
導体チップ３２には所定数のバンプ３３が形成されると
共に、キャリア基板３４の周囲に柱状の通電性の接合部
材３５が所定数形成される。そして、実装基板３６上
に、半導体チップ３２のバンプ３３及びキャリア基板３
４の接合部材３５を接続して実装を行う構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを配線パ
ターン上に電気的接続を行って実装する半導体装置に関
する。近年、半導体装置は電子機器の小型化に伴って実
装される半導体チップの微小化、薄型化が進み、半導体
チップのマウント、検査等での取り扱いに注意が必要と
なって作業工数が増大する傾向にある。また、半導体装
置の小型化から半導体チップの簡易実装が行われるが、
半導体チップによって簡易実装が行えない場合には積層
構造のパッケージに実装を行うことからコスト高になる
という実情がある。そのため、半導体チップの特性に影
響されない簡易実装や組立工程の簡易化が望まれてい
る。
ターン上に電気的接続を行って実装する半導体装置に関
する。近年、半導体装置は電子機器の小型化に伴って実
装される半導体チップの微小化、薄型化が進み、半導体
チップのマウント、検査等での取り扱いに注意が必要と
なって作業工数が増大する傾向にある。また、半導体装
置の小型化から半導体チップの簡易実装が行われるが、
半導体チップによって簡易実装が行えない場合には積層
構造のパッケージに実装を行うことからコスト高になる
という実情がある。そのため、半導体チップの特性に影
響されない簡易実装や組立工程の簡易化が望まれてい
る。
【０００２】
【従来の技術】図５に、従来のＢＧＡパッケージの半導
体装置の断面構成図を示す。図５（Ａ）に示す半導体装
置１１は、マイクロＢＧＡ（Ball Grid Array)パッケー
ジのもので、半導体チップ１２が配線パターン１３上に
所定数のバンプ（例えば金バンプ又は鉛・スズバンプ）
１４により電気的接続が行われて搭載され、該配線パタ
ーン１３上で半導体チップ１２の周囲に配置されたキャ
ップ１５との間を封止樹脂１６が介在されて保護固定が
行われて形成される。そして、配線パターン１３の半導
体チップ搭載面の反対面に所定数のバンプ（例えば鉛・
スズバンプ）１７が形成される。
体装置の断面構成図を示す。図５（Ａ）に示す半導体装
置１１は、マイクロＢＧＡ（Ball Grid Array)パッケー
ジのもので、半導体チップ１２が配線パターン１３上に
所定数のバンプ（例えば金バンプ又は鉛・スズバンプ）
１４により電気的接続が行われて搭載され、該配線パタ
ーン１３上で半導体チップ１２の周囲に配置されたキャ
ップ１５との間を封止樹脂１６が介在されて保護固定が
行われて形成される。そして、配線パターン１３の半導
体チップ搭載面の反対面に所定数のバンプ（例えば鉛・
スズバンプ）１７が形成される。
【０００３】この半導体装置１１は、例えばセラミック
製の実装基板１８上に形成されたパターン１９上に当該
バンプ１７が融着固定されることで実装が行われる。と
ころで、従前は本発明装置の小型、薄型化の要請からベ
アチップにバンプを形成することが行われているが、半
導体チップが薄型化して脆弱化してきており、実装時の
破損等を防止するために、図５（Ａ）に示すように封止
樹脂１６でモールディングを行ったり、さらにキャップ
１５を設けるものである。
製の実装基板１８上に形成されたパターン１９上に当該
バンプ１７が融着固定されることで実装が行われる。と
ころで、従前は本発明装置の小型、薄型化の要請からベ
アチップにバンプを形成することが行われているが、半
導体チップが薄型化して脆弱化してきており、実装時の
破損等を防止するために、図５（Ａ）に示すように封止
樹脂１６でモールディングを行ったり、さらにキャップ
１５を設けるものである。
【０００４】また、図５（Ｂ）に示す半導体装置２１
は、多層構造のパッケージ２２内に半導体チップ２３が
搭載され、ワイヤ２４により電気的接続を行った後にキ
ャップ２５により封止される。そして、パッケージ２２
の底面には所定数のバンプ（例えば鉛・スズバンプ）２
６が形成される。この半導体装置２１は、例えばセラミ
ック製の実装基板１８上に形成されたパターン１９上に
当該バンプ２６が融着固定されることで実装が行われ
る。すなわち、半導体チップ２３が特性上図５（Ａ）に
示すような簡易実装を行うことができない場合に、該多
層構造のパッケージ２２に搭載されるものである。
は、多層構造のパッケージ２２内に半導体チップ２３が
搭載され、ワイヤ２４により電気的接続を行った後にキ
ャップ２５により封止される。そして、パッケージ２２
の底面には所定数のバンプ（例えば鉛・スズバンプ）２
６が形成される。この半導体装置２１は、例えばセラミ
ック製の実装基板１８上に形成されたパターン１９上に
当該バンプ２６が融着固定されることで実装が行われ
る。すなわち、半導体チップ２３が特性上図５（Ａ）に
示すような簡易実装を行うことができない場合に、該多
層構造のパッケージ２２に搭載されるものである。
【０００５】
【発明が解決しようとする課題】しかし、上述のＢＧＡ
パッケージの半導体装置１１，２１は半導体チップの微
小化、薄型化が進むにつれてパッケージサイズが縮小化
し、内部構造が複雑化してきており、微小化、薄型化し
た半導体チップを考慮して組み立てを行わなければなら
ず、工程数の増加を生じて治具等の変更、製造装置の変
更により対応しなければならずコスト高になる。すなわ
ち、総合的な観点から低コスト化が求められている中
で、製造コスト、パッケージコストの面から多様化する
ニーズに対応することができないという問題がある。
パッケージの半導体装置１１，２１は半導体チップの微
小化、薄型化が進むにつれてパッケージサイズが縮小化
し、内部構造が複雑化してきており、微小化、薄型化し
た半導体チップを考慮して組み立てを行わなければなら
ず、工程数の増加を生じて治具等の変更、製造装置の変
更により対応しなければならずコスト高になる。すなわ
ち、総合的な観点から低コスト化が求められている中
で、製造コスト、パッケージコストの面から多様化する
ニーズに対応することができないという問題がある。
【０００６】そこで、本発明は上記課題に鑑みなされた
もので、半導体チップの組立時の破損を防止すると共
に、低コストで小型実装の実現を図る半導体装置を提供
することを目的とする。
もので、半導体チップの組立時の破損を防止すると共
に、低コストで小型実装の実現を図る半導体装置を提供
することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１では、実装基板に電気的接続を行って実装
する実装手段が形成される半導体チップと、所定種類の
該半導体チップを、該実装手段が形成された反対面で所
定数搭載すると共に、接合手段が形成されて該実装基板
に該接合手段により該半導体チップと共に実装されるキ
ャリア基板と、を有して半導体装置が構成される。
に、請求項１では、実装基板に電気的接続を行って実装
する実装手段が形成される半導体チップと、所定種類の
該半導体チップを、該実装手段が形成された反対面で所
定数搭載すると共に、接合手段が形成されて該実装基板
に該接合手段により該半導体チップと共に実装されるキ
ャリア基板と、を有して半導体装置が構成される。
【０００８】請求項２では、請求項１記載のキャリア基
板に、放熱部材が設けられる。請求項３では、請求項１
又は２の何れか一項に記載のキャリア基板は、前記半導
体チップを内包する凹形状に形成されてなる。請求項４
では、請求項３記載のキャリア基板は、実装する実装基
板との電気的接続を行う端子部で形成されてなる。
板に、放熱部材が設けられる。請求項３では、請求項１
又は２の何れか一項に記載のキャリア基板は、前記半導
体チップを内包する凹形状に形成されてなる。請求項４
では、請求項３記載のキャリア基板は、実装する実装基
板との電気的接続を行う端子部で形成されてなる。
【０００９】請求項５では、請求項１〜４の何れか一項
において、前記実装基板と少なくとも前記キャリア基板
との間で被包部材が設けられる。請求項６では、所定処
理されたウエハより個々の半導体チップに分離する工程
と、該半導体チップに実装手段を形成して所定の検査を
行う工程と、該実装手段が形成される前記半導体チップ
の反対面を接合手段が形成されたキャリア基板に搭載す
る工程と、実装基板に、該半導体チップを該実装手段で
実装すると共に、該キャリア基板を該接合手段で実装す
る工程と、を含んで半導体装置の製造方法が構成され
る。
において、前記実装基板と少なくとも前記キャリア基板
との間で被包部材が設けられる。請求項６では、所定処
理されたウエハより個々の半導体チップに分離する工程
と、該半導体チップに実装手段を形成して所定の検査を
行う工程と、該実装手段が形成される前記半導体チップ
の反対面を接合手段が形成されたキャリア基板に搭載す
る工程と、実装基板に、該半導体チップを該実装手段で
実装すると共に、該キャリア基板を該接合手段で実装す
る工程と、を含んで半導体装置の製造方法が構成され
る。
【００１０】請求項７では、請求項６において、前記キ
ャリア基板に、所定種類の所定処理されたウエハより分
離された半導体チップが前記キャリア基板に所定数搭載
する工程を含む。請求項８では、請求項７記載の前記実
装基板と少なくとも前記キャリア基板との間で被包部材
により樹脂封止する工程を含む。
ャリア基板に、所定種類の所定処理されたウエハより分
離された半導体チップが前記キャリア基板に所定数搭載
する工程を含む。請求項８では、請求項７記載の前記実
装基板と少なくとも前記キャリア基板との間で被包部材
により樹脂封止する工程を含む。
【００１１】
【作用】上述のように請求項１，６又は７の発明では、
実装手段が形成される所定種類の半導体チップをキャリ
ア基板に所定数搭載し、該半導体チップ及び該キャリア
基板を実装基板に実装して構成する。これにより、微
小、薄型の半導体チップをキャリア基板に搭載した状態
で搬送時や他工程での処理時の破損が防止されると共
に、取り扱い容易で作業効率の向上、歩留り向上による
低コスト化が図られ、複数の半導体チップを搭載させる
ことで超小型実装の実現を図ることが可能となる。
実装手段が形成される所定種類の半導体チップをキャリ
ア基板に所定数搭載し、該半導体チップ及び該キャリア
基板を実装基板に実装して構成する。これにより、微
小、薄型の半導体チップをキャリア基板に搭載した状態
で搬送時や他工程での処理時の破損が防止されると共
に、取り扱い容易で作業効率の向上、歩留り向上による
低コスト化が図られ、複数の半導体チップを搭載させる
ことで超小型実装の実現を図ることが可能となる。
【００１２】請求項２の発明では、キャリア基板に放熱
部材が設けられる。これにより、半導体チップの発熱を
効率よく放散させることが可能となる。請求項３又は４
の発明では、キャリア基板の形状を、半導体チップを内
包する凹形状とし、適宜実装基板に実装するための端子
部で形成する。これにより、キャリア基板に接合手段を
別に設けることなく実装基板に該キャリア基板を実装さ
せることが可能となる。
部材が設けられる。これにより、半導体チップの発熱を
効率よく放散させることが可能となる。請求項３又は４
の発明では、キャリア基板の形状を、半導体チップを内
包する凹形状とし、適宜実装基板に実装するための端子
部で形成する。これにより、キャリア基板に接合手段を
別に設けることなく実装基板に該キャリア基板を実装さ
せることが可能となる。
【００１３】請求項５又は８の発明では、実装基板にキ
ャリア基板と共に所定数の半導体チップが実装されたと
きに、該実装基板と少なくともキャリア基板との間に被
包部材で樹脂封止する。これにより、実装基板との実装
を確実なものとすると共に、半導体チップの保護を図る
ことが可能となる。
ャリア基板と共に所定数の半導体チップが実装されたと
きに、該実装基板と少なくともキャリア基板との間に被
包部材で樹脂封止する。これにより、実装基板との実装
を確実なものとすると共に、半導体チップの保護を図る
ことが可能となる。
【００１４】
【実施例】図１に、本発明の一実施例の構成図を示す。
また、図２に図１のキャリア基板及び実装基板の平面図
を示す。図１（Ａ）は断面図、図１（Ｂ）は一部切截の
斜視図である。
また、図２に図１のキャリア基板及び実装基板の平面図
を示す。図１（Ａ）は断面図、図１（Ｂ）は一部切截の
斜視図である。
【００１５】図１（Ａ），（Ｂ）に示す半導体装置３１
は、半導体チップ３２に実装手段であるバンプ３３が所
定数設けられてキャリア基板３４に搭載されるもので、
キャリア基板３４には周辺に所定数の接合部材３５が形
成される。これが、実装基板３６に実装される。なお、
キャリア基板３４にバンプ３３が形成された半導体チッ
プ３２が搭載された状態だけでも半導体装置を構成する
ことはできるが、本実施例では、実装する実装基板３６
を含めた状態で半導体装置３１とする。
は、半導体チップ３２に実装手段であるバンプ３３が所
定数設けられてキャリア基板３４に搭載されるもので、
キャリア基板３４には周辺に所定数の接合部材３５が形
成される。これが、実装基板３６に実装される。なお、
キャリア基板３４にバンプ３３が形成された半導体チッ
プ３２が搭載された状態だけでも半導体装置を構成する
ことはできるが、本実施例では、実装する実装基板３６
を含めた状態で半導体装置３１とする。
【００１６】半導体チップ３２が搭載されたキャリア基
板３４は、図２（Ａ）に示すように例えばＰＣＢ（プリ
ント回路基板）４１上にめっきにより電位導通層４２を
形成したもので、周囲に所定数の柱状の接合部材３５が
例えば半田等の溶融金属の金属バンプ（又は樹脂接合材
の樹脂バンプ）により形成される。そして、略中央部分
に導電性接着材（又は熱硬化性樹脂、若しくは金属系接
合材）４３により半導体チップ３２のバンプ３３形成面
の反対面を固着させて搭載される。なお、キャリア基板
３４を、ＰＣＢ４１の他に、セラミック板、金属板、又
はテープ等で形成してもよい。
板３４は、図２（Ａ）に示すように例えばＰＣＢ（プリ
ント回路基板）４１上にめっきにより電位導通層４２を
形成したもので、周囲に所定数の柱状の接合部材３５が
例えば半田等の溶融金属の金属バンプ（又は樹脂接合材
の樹脂バンプ）により形成される。そして、略中央部分
に導電性接着材（又は熱硬化性樹脂、若しくは金属系接
合材）４３により半導体チップ３２のバンプ３３形成面
の反対面を固着させて搭載される。なお、キャリア基板
３４を、ＰＣＢ４１の他に、セラミック板、金属板、又
はテープ等で形成してもよい。
【００１７】半導体チップ３２は、薄型素子、微小素
子、又はガリウム・ヒ素などの脆い素子であり、所定処
理されたウエハよりカッティングで分離されたものであ
る。この半導体チップ３２には、実装のための例えば金
（Ａｕ）バンプ３３が所定数形成され、所定の検査後に
上記のようにキャリア基板３４に搭載される。
子、又はガリウム・ヒ素などの脆い素子であり、所定処
理されたウエハよりカッティングで分離されたものであ
る。この半導体チップ３２には、実装のための例えば金
（Ａｕ）バンプ３３が所定数形成され、所定の検査後に
上記のようにキャリア基板３４に搭載される。
【００１８】一方、実装基板３６は、図１（Ｂ）及び図
２（Ｂ）に示すように、多層のプリント基板又はセラミ
ック基板であり、表面には半導体チップ３２の金バンプ
３３に対応するパッド４４が形成され、パッド４４に接
続される各出力端子４５がパターニングされる。そし
て、出力端子４５のうちの所定の出力端子４５が四辺に
形成された電極パッド４６に接続されるようにパターニ
ングされる。
２（Ｂ）に示すように、多層のプリント基板又はセラミ
ック基板であり、表面には半導体チップ３２の金バンプ
３３に対応するパッド４４が形成され、パッド４４に接
続される各出力端子４５がパターニングされる。そし
て、出力端子４５のうちの所定の出力端子４５が四辺に
形成された電極パッド４６に接続されるようにパターニ
ングされる。
【００１９】そして、実装基板３６にキャリア基板３４
（半導体チップ３２）を位置決めし、パッド４４上で半
導体チップ３２のバンプ３３を当接させてリフロー又は
マウント装置により溶融させて固着される。この場合、
実施例では金バンプ３３を用いた場合を示したが、半田
バンプ、導電性接着材、異方性導電性樹脂等を用いても
よく、熱圧着等で実装を行う。また、キャリア基板３４
の接合部材３５が電極パッド４６上に位置されて接続さ
れる。この接合部材３５は金属バンプとして半田バン
プ、樹脂バンプとして異方性導電性樹脂を用いたバンプ
があり、熱圧着やレーザによる溶接等により接続を行
う。
（半導体チップ３２）を位置決めし、パッド４４上で半
導体チップ３２のバンプ３３を当接させてリフロー又は
マウント装置により溶融させて固着される。この場合、
実施例では金バンプ３３を用いた場合を示したが、半田
バンプ、導電性接着材、異方性導電性樹脂等を用いても
よく、熱圧着等で実装を行う。また、キャリア基板３４
の接合部材３５が電極パッド４６上に位置されて接続さ
れる。この接合部材３５は金属バンプとして半田バン
プ、樹脂バンプとして異方性導電性樹脂を用いたバンプ
があり、熱圧着やレーザによる溶接等により接続を行
う。
【００２０】このように、微小、薄型の半導体チップ３
２をウエハよりカッティングにより分離し、バンプ３３
を形成して検査した後に直ちにキャリア基板３４に搭載
することから、該キャリア基板３４が半導体チップ３２
を保護することとなり、搬送や、さらなる他工程での半
導体チップ３２の破損を防止することができ、また搬送
や他工程での取扱いが容易となり、作業効率の向上を図
ることができる。さらに、キャリア基板３４上に電位導
通層４２を形成して実装基板３６に導電性の接合部材３
５を介して実装することから、背面（バンプ３３形成面
の反対面）電位の必要な半導体チップ３２の実装を容易
とすることができるものである。
２をウエハよりカッティングにより分離し、バンプ３３
を形成して検査した後に直ちにキャリア基板３４に搭載
することから、該キャリア基板３４が半導体チップ３２
を保護することとなり、搬送や、さらなる他工程での半
導体チップ３２の破損を防止することができ、また搬送
や他工程での取扱いが容易となり、作業効率の向上を図
ることができる。さらに、キャリア基板３４上に電位導
通層４２を形成して実装基板３６に導電性の接合部材３
５を介して実装することから、背面（バンプ３３形成面
の反対面）電位の必要な半導体チップ３２の実装を容易
とすることができるものである。
【００２１】なお、半導体チップ３２と実装基板３６と
の電気的接続は、上記バンプ３３に限らず、ワイヤボン
ディングによって行ってもよい。次に、図３及び図４
に、本発明の他の実施例の断面構成図を示す。図３
（Ａ）に示す半導体装置３１A は、図１に示す半導体装
置３１の実装基板３６とキャリア基板３４との間であっ
て半導体チップ３２を含んで被包部材である樹脂５１を
充填して固着したもので、他の構成は図１と同様であ
る。これにより、半導体チップ３２をさらに確実に保護
することができるものである。
の電気的接続は、上記バンプ３３に限らず、ワイヤボン
ディングによって行ってもよい。次に、図３及び図４
に、本発明の他の実施例の断面構成図を示す。図３
（Ａ）に示す半導体装置３１A は、図１に示す半導体装
置３１の実装基板３６とキャリア基板３４との間であっ
て半導体チップ３２を含んで被包部材である樹脂５１を
充填して固着したもので、他の構成は図１と同様であ
る。これにより、半導体チップ３２をさらに確実に保護
することができるものである。
【００２２】図３（Ｂ）に示す半導体装置３１B は、図
１に示す半導体装置３１における実装基板３６上であっ
て、キャリア基板３４の周囲に樹脂５１を充填して固着
し、半導体チップ３２の周囲には樹脂５１で被包しない
ようにしたもので、他の構成は図１と同様である。これ
により、図３（Ａ）と比較して半導体チップ３の周囲に
樹脂５１が配置されないことから、当該樹脂５１による
静電容量の発生を防止することができるものである。
１に示す半導体装置３１における実装基板３６上であっ
て、キャリア基板３４の周囲に樹脂５１を充填して固着
し、半導体チップ３２の周囲には樹脂５１で被包しない
ようにしたもので、他の構成は図１と同様である。これ
により、図３（Ａ）と比較して半導体チップ３の周囲に
樹脂５１が配置されないことから、当該樹脂５１による
静電容量の発生を防止することができるものである。
【００２３】図３（Ｃ）に示す半導体装置３１C は、キ
ャリア基板３４ａを例えば金属部材又はテープ上に接合
手段としての端子部であるリード端子で形成して半導体
チップ３２を内包する逆凹形状に形成し、実装基板３６
上の電極パッド４６と例えば導電性接着材５２により電
気的接続を図りつつ固着したものである。この場合、半
導体チップ３２はキャリア基板３４ａの内側のステージ
上で導電性接着材４３により、その背面で電位を導通さ
せて搭載される。なお、他の構成は図１と同様である。
ャリア基板３４ａを例えば金属部材又はテープ上に接合
手段としての端子部であるリード端子で形成して半導体
チップ３２を内包する逆凹形状に形成し、実装基板３６
上の電極パッド４６と例えば導電性接着材５２により電
気的接続を図りつつ固着したものである。この場合、半
導体チップ３２はキャリア基板３４ａの内側のステージ
上で導電性接着材４３により、その背面で電位を導通さ
せて搭載される。なお、他の構成は図１と同様である。
【００２４】これにより、キャリア基板３４ａに、図１
に示すような接合部材３５を別に形成する必要がなく、
簡素化することができるものである。図３（Ｄ）に示す
半導体装置３１D は、キャリア基板３４ｂの形状を半導
体チップ３２を内包するためのキャビティを有するよう
に凹形状に形成し、またその内側に適宜電位導通層（図
示せず）を形成して接合手段としての周端部分で実装基
板３６上の電極パッド４６と導電性接着材５２により接
続したものである。この場合、半導体チップ３２はキャ
リア基板３４ａの内側の電位導電層と導電性接着材４３
により、その背面で電位を導通させて搭載される。な
お、他の構成は図１と同様である。
に示すような接合部材３５を別に形成する必要がなく、
簡素化することができるものである。図３（Ｄ）に示す
半導体装置３１D は、キャリア基板３４ｂの形状を半導
体チップ３２を内包するためのキャビティを有するよう
に凹形状に形成し、またその内側に適宜電位導通層（図
示せず）を形成して接合手段としての周端部分で実装基
板３６上の電極パッド４６と導電性接着材５２により接
続したものである。この場合、半導体チップ３２はキャ
リア基板３４ａの内側の電位導電層と導電性接着材４３
により、その背面で電位を導通させて搭載される。な
お、他の構成は図１と同様である。
【００２５】これにより、キャリア基板３４ａに、図１
に示すような接合部材３５を別に形成する必要がなく、
簡素化することができるものである。図４（Ａ）に示す
半導体装置３１E は、キャリア基板３４に、同一種類で
複数（図では２個）の半導体チップ３２ａ，３２ｂを導
電性接着材４３により搭載したもので、他の構成は図１
と同様である。これにより、半導体チップ３２ａ，３２
ｂを保護しつつマルチチップモジュールを構成すること
ができるものである。
に示すような接合部材３５を別に形成する必要がなく、
簡素化することができるものである。図４（Ａ）に示す
半導体装置３１E は、キャリア基板３４に、同一種類で
複数（図では２個）の半導体チップ３２ａ，３２ｂを導
電性接着材４３により搭載したもので、他の構成は図１
と同様である。これにより、半導体チップ３２ａ，３２
ｂを保護しつつマルチチップモジュールを構成すること
ができるものである。
【００２６】図４（Ｂ）に示す半導体装置３１F は、図
１に示す半導体装置３１のキャリア基板３４上に放熱部
材として放熱フィン５３を接着材５４により取り付けた
ものて、他の構成は図１と同様である。これにより、半
導体チップ３２で発生した熱を効率よく放散することが
できるものである。
１に示す半導体装置３１のキャリア基板３４上に放熱部
材として放熱フィン５３を接着材５４により取り付けた
ものて、他の構成は図１と同様である。これにより、半
導体チップ３２で発生した熱を効率よく放散することが
できるものである。
【００２７】図４（Ｃ）に示す半導体装置３１G は、機
能の異なる複数種類（図では３種類）の半導体チップ３
１A 〜３１C をそれぞれ対応する電位導電層４２ａ〜４
２ｃが形成されたキャリア基板３４ｃ〜３４ｅに導電性
接着材４３ａ〜４３ｃにより搭載すると共に、各キャリ
ア基板３４ｃ〜３４ｅにはそれぞれ接合部材３５が所定
数設けられ、並列された状態で用意される。一方、図１
と同様の実装基板３６上には、各半導体チップ３２A 〜
３２C に対応する配線パターンや電極パッド４６ａが形
成され、上記並列状態のキャリア基板３４ｃ〜３４ｅ
（半導体チップ３２A 〜３２C ）が一括して実装された
ものである。
能の異なる複数種類（図では３種類）の半導体チップ３
１A 〜３１C をそれぞれ対応する電位導電層４２ａ〜４
２ｃが形成されたキャリア基板３４ｃ〜３４ｅに導電性
接着材４３ａ〜４３ｃにより搭載すると共に、各キャリ
ア基板３４ｃ〜３４ｅにはそれぞれ接合部材３５が所定
数設けられ、並列された状態で用意される。一方、図１
と同様の実装基板３６上には、各半導体チップ３２A 〜
３２C に対応する配線パターンや電極パッド４６ａが形
成され、上記並列状態のキャリア基板３４ｃ〜３４ｅ
（半導体チップ３２A 〜３２C ）が一括して実装された
ものである。
【００２８】これにより、機能の異なる複数種類の半導
体チップ３２A 〜３２C を同一の実装基板３６上に一括
して実装することができ、組み立て工数の削減による作
業効率の向上を図ることができるものである。なお、図
３（Ａ）〜（Ｄ）、図４（Ａ）〜（Ｃ）は、それぞれ必
要に応じて組み合わせて構成してもよい。
体チップ３２A 〜３２C を同一の実装基板３６上に一括
して実装することができ、組み立て工数の削減による作
業効率の向上を図ることができるものである。なお、図
３（Ａ）〜（Ｄ）、図４（Ａ）〜（Ｃ）は、それぞれ必
要に応じて組み合わせて構成してもよい。
【００２９】
【発明の効果】以上のように請求項１，６又は７の発明
によれば、実装手段が形成される所定種類の半導体チッ
プをキャリア基板に所定数搭載し、該半導体チップ及び
該キャリア基板を実装基板に実装して構成することによ
り、微小、薄型の半導体チップをキャリア基板に搭載し
た状態で搬送時や他工程での処理時の破損が防止される
と共に、取り扱い容易で作業効率の向上、歩留り向上に
よる低コスト化が図られ、複数の半導体チップを搭載さ
せることで超小型実装の実現を図ることができる。
によれば、実装手段が形成される所定種類の半導体チッ
プをキャリア基板に所定数搭載し、該半導体チップ及び
該キャリア基板を実装基板に実装して構成することによ
り、微小、薄型の半導体チップをキャリア基板に搭載し
た状態で搬送時や他工程での処理時の破損が防止される
と共に、取り扱い容易で作業効率の向上、歩留り向上に
よる低コスト化が図られ、複数の半導体チップを搭載さ
せることで超小型実装の実現を図ることができる。
【００３０】請求項２の発明によれば、キャリア基板に
放熱部材が設けられることにより、半導体チップの発熱
を効率よく放散させることができる。請求項３又は４の
発明によれば、キャリア基板の形状を、半導体チップを
内包する凹形状とし、適宜実装基板に実装するための端
子部で形成することにより、キャリア基板に接合手段を
別に設けることなく実装基板に該キャリア基板を実装さ
せることができる。
放熱部材が設けられることにより、半導体チップの発熱
を効率よく放散させることができる。請求項３又は４の
発明によれば、キャリア基板の形状を、半導体チップを
内包する凹形状とし、適宜実装基板に実装するための端
子部で形成することにより、キャリア基板に接合手段を
別に設けることなく実装基板に該キャリア基板を実装さ
せることができる。
【００３１】請求項５又は８の発明によれば、実装基板
にキャリア基板と共に所定数の半導体チップが実装され
たときに、該実装基板と少なくともキャリア基板との間
に被包部材で樹脂封止することにより、実装基板との実
装を確実なものとすると共に、半導体チップの保護を図
ることができる。
にキャリア基板と共に所定数の半導体チップが実装され
たときに、該実装基板と少なくともキャリア基板との間
に被包部材で樹脂封止することにより、実装基板との実
装を確実なものとすると共に、半導体チップの保護を図
ることができる。
【図１】本発明の一実施例の構成図である。
【図２】図１のキャリア基板及び実装基板の平面図であ
る。
る。
【図３】本発明の他の実施例の断面構成図（１）であ
る。
る。
【図４】本発明の他の実施例の断面構成図（２）であ
る。
る。
【図５】従来のＢＧＡパッケージの半導体装置の断面構
成図である。
成図である。
３１，３１A 〜３１G 半導体装置 ３２ 半導体チップ ３３ バンプ ３４ キャリア基板 ３５ 接合部材 ３６ 実装基板 ４１ ＰＣＢ ４２ 電位導通層 ４３ 導電性接着材 ４４ パッド ４５ 出力端子 ４６ 電極パッド ５１ 樹脂 ５２ 導電性接着材 ５３ 放熱フィン ５４ 接着材
Claims (8)
- 【請求項１】 実装基板に電気的接続を行って実装する
実装手段が形成される半導体チップと、 所定種類の該半導体チップを、該実装手段が形成された
反対面で所定数搭載すると共に、接合手段が該実装基板
に該接合手段により該半導体チップと共に実装されるキ
ャリア基板と、 を有することを特徴とする半導体装置。 - 【請求項２】 請求項１記載のキャリア基板に、放熱部
材が設けられることを特徴とする半導体装置。 - 【請求項３】 請求項１又は２の何れか一項に記載のキ
ャリア基板は、前記半導体チップを内包する凹形状に形
成されてなることを特徴とする半導体装置。 - 【請求項４】 請求項３記載のキャリア基板は、実装す
る実装基板との電気的接続を行う端子部で形成されてな
ることを特徴とする半導体装置。 - 【請求項５】 請求項１〜４の何れか一項において、前
記実装基板と少なくとも前記キャリア基板との間で被包
部材が設けられることを特徴とする半導体装置。 - 【請求項６】 所定処理されたウエハより個々の半導体
チップに分離する工程と、 該半導体チップに実装手段を形成して所定の検査を行う
工程と、 該実装手段が形成される前記半導体チップの反対面を接
合手段が形成されたキャリア基板に搭載する工程と、 実装基板に該半導体チップを該実装手段で実装すると共
に、該キャリア基板を該接合手段で実装する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項７】 請求項６において、前記キャリア基板
に、所定種類の所定処理されたウエハより分離された半
導体チップが前記キャリア基板に所定数搭載する工程を
含むことを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項７記載の前記実装基板と少なくと
も前記キャリア基板との間で被包部材により樹脂封止す
る工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147812A JPH098079A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7147812A JPH098079A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098079A true JPH098079A (ja) | 1997-01-10 |
Family
ID=15438782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7147812A Pending JPH098079A (ja) | 1995-06-14 | 1995-06-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH098079A (ja) |
-
1995
- 1995-06-14 JP JP7147812A patent/JPH098079A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100771936B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6518089B2 (en) | Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly | |
| JP5280014B2 (ja) | 半導体装置及びその製造方法 | |
| US7816183B2 (en) | Method of making a multi-layered semiconductor device | |
| KR100260997B1 (ko) | 반도체패키지 | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| JPH08111433A (ja) | 半導体装置及び半導体装置製造用テープ | |
| JP2002009236A (ja) | 多層半導体装置及びその製造方法 | |
| KR100265566B1 (ko) | 칩 스택 패키지 | |
| KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
| JP4034468B2 (ja) | 半導体装置の製造方法 | |
| JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
| US8076763B2 (en) | Electrical shielding in stacked dies by using conductive die attach adhesive | |
| JP2021022718A (ja) | パッケージ構造及びその製造方法 | |
| KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH098079A (ja) | 半導体装置及びその製造方法 | |
| JPH09148482A (ja) | 半導体装置 | |
| TWI838125B (zh) | 半導體封裝及其製造方法 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| US20030073266A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JP2001291818A (ja) | 半導体装置およびその製造方法 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| TW202435412A (zh) | 半導體封裝及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040816 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040908 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041001 |