JP2008186889A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008186889A JP2008186889A JP2007017551A JP2007017551A JP2008186889A JP 2008186889 A JP2008186889 A JP 2008186889A JP 2007017551 A JP2007017551 A JP 2007017551A JP 2007017551 A JP2007017551 A JP 2007017551A JP 2008186889 A JP2008186889 A JP 2008186889A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- wire
- crossing
- island
- lead portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】第1のリード部121の上面12aのうち第2のリード部122に接続されたワイヤ30によって横断されている部位である横断部13が、当該ワイヤ30によって横断されていない部位である非横断部14に比べて当該ワイヤ30側から引っ込んだ形となるように、第1のリード部121を、横断部13が非横断部14よりも板厚が薄いものとし、第1のリード部121に接続されるべきワイヤ30を、第1のリード部121の非横断部14に接続した。
【選択図】図1
Description
図1は、本発明の第1実施形態に係る半導体装置100の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A一点鎖線に沿った概略断面図、(c)は(a)中のB−B一点鎖線に沿った概略断面図である。なお、図1(a)においては、モールド樹脂40の外形を破線で示すとともにモールド樹脂40を透過してその内部構成を示している。
図3は、本発明の第2実施形態に係る半導体装置101の概略平面構成を示す図であり、モールド樹脂40を透過してその内部構成を示している。なお、ここでは、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
図5は、本発明の第3実施形態に係る半導体装置102の概略平面構成を示す図であり、モールド樹脂40を透過してその内部構成を示している。なお、ここでは、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
図6は、本発明の第4実施形態に係る半導体装置103の概略平面構成を示す図である。ここでも、モールド樹脂40を透過してその内部構成を示すとともに、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
図7(a)は、本発明の第5実施形態に係る半導体装置104の概略平面構成を示す図であり、図7(b)は同半導体装置104の部分概略断面図である。なお、図7(a)においても、モールド樹脂40を透過してその内部構成を示すとともに、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
図8は、本発明の第6実施形態に係る半導体装置105の概略平面構成を示す図である。ここでも、モールド樹脂40を透過してその内部構成を示すとともに、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
なお、上記各実施形態の半導体装置においては、複数個のリード部12のうちのある1つの第1のリード部121の上面12aを、第1のリード部121以外の第2のリード部122に接続されたワイヤ30が、跨いで横断している。
11b…アイランド部の下面、12…リード部、12a…リード部の上面、
12b…リード部の下面、13…横断部、14…非横断部、20…半導体素子、
30…ボンディングワイヤ、40…モールド樹脂、41…モールド樹脂の下面、
121…第1のリード部、122…第2のリード部。
Claims (6)
- アイランド部(11)および前記アイランド部(11)の周囲に複数個配置されたリード部(12)を備えるリードフレーム(10)と、
前記アイランド部(11)の上面(11a)に搭載された半導体素子(20)と、
前記半導体素子(20)とそれぞれの前記リード部(12)の上面(12a)とを接続するワイヤ(30)とを備え、
前記複数個のリード部(12)のうちのある1つのリード部を第1のリード部(121)とし、この第1のリード部(121)以外のリード部を第2のリード部(122)としたとき、
前記第2のリード部(122)に接続された前記ワイヤ(30)が、前記第1のリード部(121)の前記上面(12a)の上を横断している半導体装置において、
前記第1のリード部(121)の上面(12a)のうち前記第2のリード部(122)に接続された前記ワイヤ(30)によって横断されている部位である横断部(13)が、当該ワイヤ(30)によって横断されていない部位である非横断部(14)に比べて当該ワイヤ(30)側から引っ込んだ形となるように、
前記第1のリード部(121)は、前記横断部(13)が前記非横断部(14)よりも板厚が薄いものとなっており、
前記第1のリード部(121)に接続されるべき前記ワイヤ(30)は、前記第1のリード部(121)の前記非横断部(14)に接続されていることを特徴とする半導体装置。 - 前記第1のリード部(121)の前記上面(12a)における前記横断部(13)と前記非横断部(14)との境界線は、前記横断部(13)を横断する前記ワイヤ(30)の長手方向に平行に延びるものであることを特徴とする請求項1に記載の半導体装置。
- 前記アイランド部(11)の前記上面(11a)のうち前記アイランド部(11)の周辺部に位置する部位が、当該周辺部の内周側の部位に比べて前記ワイヤ(30)側から引っ込んだ形となるように、
前記アイランド部(11)は、その周辺部が当該周辺部の内周側の部位よりも板厚が薄くなっているものであることを特徴とする請求項1または2に記載の半導体装置。 - 前記半導体素子(20)は平面四角形をなしており、
前記複数個のリード部(12)のそれぞれは、一端部が前記半導体素子(20)の辺に対向し他端部が前記半導体素子(20)の外方に延びた状態にて当該辺に沿って配列されており、
これら半導体素子(20)の辺に沿って配列された前記リード部(12)のうちの複数個が前記第1のリード部(121)として構成されており、
これら複数個の第1のリード部(121)においては、前記横断部(13)と前記非横断部(14)との境界線は、当該辺の中央部から端部へ行くにつれて当該辺との距離が短くなるように円弧状に配置されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。 - 前記アイランド部(11)の前記上面(11a)側にて、前記半導体素子(20)、前記アイランド部(11)、前記リード部(12)および前記ワイヤ(30)が、モールド樹脂(40)によって封止されており、
前記モールド樹脂(40)の下面(41)からは当該モールド樹脂(40)の下面(41)と同一面上にて前記アイランド部(11)の下面(11b)および前記リード部(12)の下面(12b)が露出していることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。 - 前記アイランド部(11)の上面(11a)と前記第1のリード部(121)の非横断部(14)とが同一の平面上に位置していることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017551A JP4835449B2 (ja) | 2007-01-29 | 2007-01-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007017551A JP4835449B2 (ja) | 2007-01-29 | 2007-01-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008186889A true JP2008186889A (ja) | 2008-08-14 |
JP4835449B2 JP4835449B2 (ja) | 2011-12-14 |
Family
ID=39729740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007017551A Expired - Fee Related JP4835449B2 (ja) | 2007-01-29 | 2007-01-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4835449B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204558A (ja) * | 2011-03-25 | 2012-10-22 | Citizen Electronics Co Ltd | ワイヤーボンディング構造 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0226059A (ja) * | 1988-07-14 | 1990-01-29 | Nec Corp | 樹脂封止型半導体装置 |
JPH046862A (ja) * | 1990-04-24 | 1992-01-10 | Chichibu Fuji:Kk | リードフレームの成形方法 |
JPH06181279A (ja) * | 1992-12-15 | 1994-06-28 | Fuji Electric Co Ltd | 半導体装置 |
JPH11330132A (ja) * | 1998-05-21 | 1999-11-30 | Nec Corp | 半導体装置とその製造方法 |
JP2002231882A (ja) * | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
JP2006073904A (ja) * | 2004-09-06 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置、リードフレーム、及びその製造方法 |
JP4400492B2 (ja) * | 2005-03-24 | 2010-01-20 | 株式会社デンソー | 電子装置 |
-
2007
- 2007-01-29 JP JP2007017551A patent/JP4835449B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0226059A (ja) * | 1988-07-14 | 1990-01-29 | Nec Corp | 樹脂封止型半導体装置 |
JPH046862A (ja) * | 1990-04-24 | 1992-01-10 | Chichibu Fuji:Kk | リードフレームの成形方法 |
JPH06181279A (ja) * | 1992-12-15 | 1994-06-28 | Fuji Electric Co Ltd | 半導体装置 |
JPH11330132A (ja) * | 1998-05-21 | 1999-11-30 | Nec Corp | 半導体装置とその製造方法 |
JP2002231882A (ja) * | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
JP2006073904A (ja) * | 2004-09-06 | 2006-03-16 | Matsushita Electric Ind Co Ltd | 半導体装置、リードフレーム、及びその製造方法 |
JP4400492B2 (ja) * | 2005-03-24 | 2010-01-20 | 株式会社デンソー | 電子装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204558A (ja) * | 2011-03-25 | 2012-10-22 | Citizen Electronics Co Ltd | ワイヤーボンディング構造 |
Also Published As
Publication number | Publication date |
---|---|
JP4835449B2 (ja) | 2011-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5214911B2 (ja) | モールドパッケージの製造方法 | |
JP5122835B2 (ja) | 半導体装置、リードフレームおよび半導体装置の製造方法 | |
JP5232394B2 (ja) | 半導体装置の製造方法 | |
US7683462B2 (en) | Chip package structure | |
TWI455213B (zh) | 無外引腳封裝結構及其製作方法 | |
US9184118B2 (en) | Micro lead frame structure having reinforcing portions and method | |
US8592962B2 (en) | Semiconductor device packages with protective layer and related methods | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
CN112133694B (zh) | 半导体封装和电子系统 | |
US9673122B2 (en) | Micro lead frame structure having reinforcing portions and method | |
JP5278037B2 (ja) | 樹脂封止型半導体装置 | |
JP5034670B2 (ja) | モールドパッケージ | |
US20090206459A1 (en) | Quad flat non-leaded package structure | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
JP2007294568A (ja) | 半導体装置 | |
JP4835449B2 (ja) | 半導体装置 | |
JP7148220B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4400492B2 (ja) | 電子装置 | |
JP5499437B2 (ja) | モールドパッケージ | |
JP2005191158A (ja) | 半導体装置及びその製造方法 | |
JP2015060876A (ja) | 半導体装置の製造方法 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
US20130075885A1 (en) | Lead frame and packaging method | |
JP2008300717A (ja) | モールドパッケージ | |
JP2002164496A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |