JP2008186889A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008186889A
JP2008186889A JP2007017551A JP2007017551A JP2008186889A JP 2008186889 A JP2008186889 A JP 2008186889A JP 2007017551 A JP2007017551 A JP 2007017551A JP 2007017551 A JP2007017551 A JP 2007017551A JP 2008186889 A JP2008186889 A JP 2008186889A
Authority
JP
Japan
Prior art keywords
lead
wire
crossing
island
lead portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007017551A
Other languages
English (en)
Other versions
JP4835449B2 (ja
Inventor
Masahiro Honda
本田  匡宏
Shoki Asai
昭喜 浅井
Shinji Ota
真治 太田
Tatsuya Sugata
達哉 菅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007017551A priority Critical patent/JP4835449B2/ja
Publication of JP2008186889A publication Critical patent/JP2008186889A/ja
Application granted granted Critical
Publication of JP4835449B2 publication Critical patent/JP4835449B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】アイランド部上に搭載された半導体素子とその周囲に複数個配置されたリード部とをワイヤで接続してなる半導体装置において、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止する。
【解決手段】第1のリード部121の上面12aのうち第2のリード部122に接続されたワイヤ30によって横断されている部位である横断部13が、当該ワイヤ30によって横断されていない部位である非横断部14に比べて当該ワイヤ30側から引っ込んだ形となるように、第1のリード部121を、横断部13が非横断部14よりも板厚が薄いものとし、第1のリード部121に接続されるべきワイヤ30を、第1のリード部121の非横断部14に接続した。
【選択図】図1

Description

本発明は、アイランド部上に搭載された半導体素子とその周囲に複数個配置されたリード部とをワイヤで接続してなる半導体装置に関する。
従来より、この種の半導体装置としては、アイランド部およびこのアイランド部の周囲に平面的に複数個配置されたリード部を備えるリードフレームと、アイランド部の上面に搭載された半導体素子と、半導体素子とそれぞれのリード部の上面とを接続するワイヤとを備えたものが提案されている(たとえば、特許文献1参照)。
また、上記特許文献1に記載されているように、この種の半導体装置では、アイランド部の上面側にて、半導体素子、アイランド部、リード部およびボンディングワイヤが、モールド樹脂によって封止されている。そして、アイランド部の上面とは反対側の下面側に位置するモールド樹脂の下面からは、当該モールド樹脂の下面と実質的に同一面上にて、アイランド部の下面およびリード部の下面が露出しており、この露出部にて外部との接合が行われるようになっている。
このような半導体装置は、一般的なSOPおよびQFPなどのガルウイング形状のパッケージのアウターリード部を無くしハーフモールドをした構造、いわゆるQFN(Quad Flat Non−Leaded Package)構造のパッケージである。このQFN構造のパッケージは、近年の電子機器の小型化・高密度化のニーズに伴うICパッケージの小型化に適したものである。
そして、このQFN構造のパッケージは、次のようにして作製される。プレス、エッチング加工などにより、アイランド部およびリード部がパターニングされたリードフレームを形成した後、アイランド部の上面に半導体素子を搭載・固定する。その後、半導体素子と各リード部の上面とをボンディングワイヤで結線し、続いて、モールド樹脂による封止・ダイシングカットを行う。こうしてQFNパッケージが作製される。
特開2000−150756号公報
本発明者は、この種の半導体装置について試作検討を行った。図9は、本発明者が上記した従来技術に基づいて試作した試作品としての半導体装置を示す図であり、(a)は概略平面図、(b)は(a)中のD−D一点鎖線に沿った部分断面図である。なお、図9(a)においては、モールド樹脂40の外形を破線で示してある。
リードフレーム10は、アイランド部11とアイランド部11の周囲に複数個配置されたリード部12とにより構成され、アイランド部11の上面11aには半導体素子20が搭載され、この半導体素子20と各リード部12の上面12aとがボンディングワイヤ30により接続されている。また、アイランド部11およびリード部12の下面11b、12bはそれぞれモールド樹脂40から露出している。
この場合、半導体素子20のパッドのピッチとリードフレーム10のリード部12のピッチとが異なるため、ボンディングワイヤ30は、図9(a)に示されるように、半導体素子20から放射線状に配置される。
ここで、複数個のリード部12のうちのある1つのリード部を第1のリード部121とし、この第1のリード部121以外のリード部を第2のリード部122としたとき、第2のリード部122に接続されたワイヤ30が、第1のリード部121の上面12aの上を横断している。すなわち、第2のリード部122のワイヤ30が、第1のリード部121の上面12aを跨いでいる。
たとえば、図9(a)に示されるように、半導体素子20の角部に近いところでは、第2のリード部122のワイヤ30が、隣接する第1のリード部121の上面12aの上を横断しやすい。
そして、このように、第1のリード部121上を横断する第2のリード部122のワイヤ30は、第1のリード部121に近い部分では垂れが生じるため、図9(b)に示されるように、第1のリード部121に接触してしまい、ショートなどの不具合を引き起こす恐れがある。
また、モールド樹脂で封止された半導体装置の場合、モールド樹脂の充填時において樹脂によるワイヤ流れが生じやすく、このワイヤ流れによって、ワイヤがリード部に接触しやすくなる恐れがある。
本発明は、上記問題に鑑みてなされたものであり、アイランド部上に搭載された半導体素子とその周囲に複数個配置されたリード部とをワイヤで接続してなる半導体装置において、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止することを目的とする。
上記目的を達成するため、本発明は、第1のリード部(121)の上面(12a)のうち第2のリード部(122)に接続されたワイヤ(30)によって横断されている部位である横断部(13)が、当該ワイヤ(30)によって横断されていない部位である非横断部(14)に比べて当該ワイヤ(30)側から引っ込んだ形となるように、第1のリード部(121)を、横断部(13)が非横断部(14)よりも板厚が薄いものとし、第1のリード部(121)に接続されるべきワイヤ(30)を、第1のリード部(121)の非横断部(14)に接続したことを特徴とする。
それによれば、第1のリード部(121)の上面(12a)のうち横断部(13)が、非横断部(14)よりも当該ワイヤ(30)側からみて低くなるため、第2のリード部(122)に接続されているワイヤ(30)と第1のリード部(121)との距離を拡大することができ、第2のリード部(122)のワイヤ(30)の第1のリード部(121)への接触を抑制できる。つまり、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止することができる。
ここで、第1のリード部(121)の上面(12a)における横断部(13)と非横断部(14)との境界線を、横断部(13)を横断するワイヤ(30)の長手方向に平行に延びるものとすれば、リード部(12)において薄肉部である横断部(13)の面積を極力少ないものにできる(後述の図3参照)。
また、アイランド部(11)の上面(11a)のうちアイランド部(11)の周辺部に位置する部位が、当該周辺部の内周側の部位に比べてワイヤ(30)側から引っ込んだ形となるように、アイランド部(11)を、その周辺部が当該周辺部の内周側の部位よりも板厚が薄くなっているものにすれば、アイランド部(11)とこれを横断するワイヤ(30)との接触を、極力防止できる(後述の図8参照)。
ここで、複数個のリード部(12)のうち第1のリード部(121)は複数個あってもよいし、1個のみでもよい。複数個の場合、次のようにしてもよい。
すなわち、複数個のリード部(12)のそれぞれを、一端部が平面四角形をなす半導体素子(20)の辺に対向し他端部が半導体素子(20)の外方に延びた状態にて当該辺に沿って配列し、これらリード部(12)のうちの複数個が前記第1のリード部(121)として構成されている場合には、複数個の第1のリード部(121)において、横断部(13)と非横断部(14)との境界線を、当該辺の中央部から端部へ行くにつれて当該辺との距離が短くなるように円弧状に配置してもよい(後述の図1参照)。
また、アイランド部(11)の上面(11a)側にて、半導体素子(20)、アイランド部(11)、リード部(12)およびワイヤ(30)が、モールド樹脂(40)によって封止されており、モールド樹脂(40)の下面(41)から当該下面(41)と同一面上にてアイランド部(11)の下面(11b)およびリード部(12)の下面(12b)が露出しているものであってもよい。
このような場合でも、リード部(12)の上面(12a)のみを一部引っ込ませるように加工すればよく、リード部(12)の下面(12b)の形状やサイズを変える必要はない。そのため、検査性やはんだ付け性にはほとんど影響しない。
また、アイランド部(11)の上面(11a)と第1のリード部(121)の非横断部(14)とが同一の平面上に位置しているものであってもよい。この場合、1枚のリードフレーム(10)によって、上記した横断部(13)および非横断部(14)を有する構成を形成することが可能となる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置100の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A一点鎖線に沿った概略断面図、(c)は(a)中のB−B一点鎖線に沿った概略断面図である。なお、図1(a)においては、モールド樹脂40の外形を破線で示すとともにモールド樹脂40を透過してその内部構成を示している。
また、図2は、図1に示される半導体装置100におけるリードフレーム10の単体構成を示す図であり、(a)は概略平面図、(b)は(a)中のC−C一点鎖線に沿った概略断面図である。
なお、これら図1および図2における各平面図および後述する各平面図においては、リードフレーム10の上面のうちハーフエッチされて低くなっている部位の表面には、識別の容易化のため便宜上、点ハッチングを施してある。
まず、本実施形態の半導体装置100におけるリードフレーム10は、アイランド部11とアイランド部11の周囲に位置する複数個のリード部12とを備えている。このリードフレーム10は、Cuや42アロイなどの通常のリードフレーム材料からなるものであり、プレス加工やエッチング加工などにより形成することができる。
ここで、本例では、アイランド部11は、矩形板状のものであり、個々のリード部12は平面短冊状をなす。そして、リード部12は、アイランド部11の4辺の外周において複数個のものが平面的に配列されている。
また、アイランド部11のうち半導体素子20が搭載される面である上面11aには、当該半導体素子20が搭載されている。この半導体素子20は、半導体プロセスにより形成されたICチップなどである。この半導体素子20は、図示しないダイマウント材を介してアイランド部11の上面11aに接着固定されている。
ここでは、図1(a)に示されるように、半導体素子20は平面四角形をなしており、複数個のリード部12のそれぞれは、一端部が半導体素子20の辺に対向し他端部が半導体素子20の外方に延びた状態で当該辺に沿って配列されている。
そして、モールド樹脂40の内部にて、半導体素子20と各リード部12のうちのワイヤボンディング面である上面12aとは、ボンディングワイヤ30により結線され電気的に接続されている。
このボンディングワイヤ30は、Auやアルミニウムなどからなるもので、通常のワイヤボンディング法により形成可能である。ここで、各リード部12の上面12bとは、アイランド部11の上面11aと同じ方向を向いている面である。
そして、モールド樹脂40は、これらアイランド部11、リード部12、半導体素子20およびボンディングワイヤ30を包み込むように封止している。このモールド樹脂40は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成できるものである。
ここで、図1(b)、(c)に示されるように、モールド樹脂40の下面41は、アイランド部11の上面11aとは反対側の面である下面11b側およびリード部12の上面12aとは反対側の面である下面12b側に位置しており、当該モールド樹脂40の下面41は、アイランド部11の下面11bおよびリード部12の下面12bと同じ方向を向いている。
そして、このモールド樹脂40の下面41からは、当該モールド樹脂40の下面41と同一面上にて、アイランド部11の下面11bおよびリード部12の下面12bが露出している。これらアイランド部11およびリード部12の各露出面11b、12bは、図示しない外部の基板などに対して本半導体装置100を搭載するときに、はんだや導電性接着剤、銀ペーストなどにより接合される部位である。
そして、本半導体装置100においては、ボンディングワイヤ30のうち、当該ボンディングワイヤ30に接続されるべきリード部12以外のリード部12の上を横断するものが存在する。逆に言えば、ある1つのリード部12をみたとき、当該1つのリード部12に接続されるべきでないワイヤ30によって、当該1つのリード部12の上面12aが横断されている部分が存在する。
つまり、図1(a)中のA−AおよびB−Bの各一点鎖線近傍部に示されるように、複数個のリード部12のうちのある1つのリード部12を第1のリード部121とし、この第1のリード部121以外のリード部を第2のリード部122としたとき、第2のリード部122に接続されたワイヤ30が、第1のリード部121の上面12aの上を横断している。言い換えれば、第2のリード部122に接続されたワイヤ30が、第1のリード部121の上面12aを跨いでいる。
なお、本実施形態において、半導体素子20の辺に沿って配列された複数個のリード部12のうちの複数個が第1のリード部121として構成されている。つまり、第1のリード部121および第2のリード部122の関係は相対的なものであり、第1のリード部121は、他のリード部12との関係では第2のリード部122にもなりうる。
このことについて、図1(a)の下方に位置する4個のリード部12に便宜上、符号121a〜121dを付けて、具体的に説明する。これら4個のリード部121a〜121dのうち図1(a)中の左から1番目、2番目、3番目、4番目のリード部をそれぞれ、1番目リード部121a、2番目リード部121b、3番目リード部121c、4番目リード部121dということにする。
この場合、1番目リード部121aは第1のリード部であり、この第1のリード部121aのすぐ右隣の2番目リード部121bが第2のリード部である。そして、2番目リード部121bのワイヤ30が左隣の1番目リード部121aの上を横断している。
しかし、この2番目リード部121bは、その右隣すなわち3番目リード部121cとの関係においては、第1のリード部として構成されており、3番目リード部121cのワイヤ30が2番目リード部121bの上を横断している。さらに、3番目リード部121cは4番目リード部121dとの関係では第1のリード部となる。
このように、本実施形態では、第1および第2のリード部121、122はそれぞれ複数個存在し、ワイヤ30の横断に関する第1および第2のリード部の関係も、相対的に複数個存在している。
ここにおいて、第1のリード部121の上面12aのうち第2のリード部122に接続されたボンディングワイヤ30によって横断されている部位を、以下、横断部13ということとする。さらに、第1のリード部121の上面12aのうち第2のリード部122に接続されたボンディングワイヤ30によって横断されていない部位を、以下、非横断部14ということにする。
そして、本実施形態においては、第2のリード部122のボンディングワイヤ30の第1のリード部121への接触を抑制する目的で、図1、図2に示されるように、第1のリード部121の上面12aのうち横断部13が、非横断部14に比べてボンディングワイヤ30側から引っ込んだ形としている。
この構成は、図1(b)、図2(b)に示されるように、横断部13が非横断部14よりも板厚が薄いものとなるように、第1のリード部121の上面12aを部分的にハーフエッチングすることにより形成される。このハーフエッチングは、通常のリードフレームにおけるエッチング加工技術を用いて容易に実現できる。
さらに言うならば、本実施形態においては、第1のリード部121の上面12aが、板厚の相違による段差を境界線として、薄肉の横断部13と厚肉の非横断部14との2つの領域に区別されている。そして、第2のリード部12の上面12aに正対した方向からみたとき、横断部13は、第2のリード部122のワイヤ30が重なる領域であり、非横断部14は、第2のリード部122のワイヤ30と重ならない領域である。
また、上述したように、横断部13および非横断部14を有する第1のリード部121が、平面四角形の半導体素子20の辺に沿って複数個配列されているが、図1(a)に示されるように、これら複数個の第1のリード部121における横断部13と非横断部14との境界線は、半導体素子20の外側に凸となった円弧状に配置されている。
すなわち、当該円弧状に配置された複数個の境界線においては、半導体素子20の1辺の中央部側に位置する境界線よりも、当該1辺の端部側に位置する境界線の方が当該1辺との距離が短くなっている。
また、図1(b)、図2(b)に示されるように、アイランド部11の上面11aと第1のリード部121の非横断部14とが、実質的に同一の平面上に位置している。つまり、モールド樹脂40の下面41を基準として、アイランド部11の上面11aと第1のリード部121の非横断部14とが実質的に同じ高さに位置している。
そして、図1に示されるように、この第1のリード部121の非横断部14をワイヤボンディング面として、第1のリード部121に接続されるべきボンディングワイヤ30は、当該非横断部14に接続されている。
次に、このQFNパッケージ構造を有する半導体装置100の製造方法について述べる。まず、上記図2に示されるようなリードフレーム10を用意する。このリードフレーム10は、プレス加工やエッチング加工などによって、アイランド部11およびリード部12を形成する。
ここで、このリードフレーム10において、通常のリードフレームに対して行われる酸やアルカリを用いたウェットエッチングなどにより、リードフレーム10の上面側の横断部13となる部位をハーフエッチングする。それにより、リード部12の上面12aは、上記したような段差である境界線を挟んで横断部13と非横断部14とに区画された構成となる。
次に、このリードフレーム10において、アイランド部11上に半導体素子20をダイマウント材などを介して搭載固定し、半導体素子20とリード部12のとの間でワイヤボンディングを行い、これらの間を上記ボンディングワイヤ30で結線する。
次に、ここまでの工程に供されたワークを、図示しない樹脂成型用の金型に設置し、トランスファーモールド成形などによってモールド樹脂40による封止を行う。それにより、アイランド部11、リード部12、半導体素子20、ボンディングワイヤ30がモールド樹脂40により封止される。
なお、このモールド樹脂40による樹脂封止にあたっては、たとえば、リードフレーム10の下面にテープなどを貼り付けておき、樹脂封止後に当該テープを剥がすことにより、アイランド部11およびリード部12の下面11b、12bが、モールド樹脂40から露出した構成が実現される。
その後、モールド樹脂40、および、モールド樹脂40から突出するリードフレーム10の部分を、ダイシングカットし、個々のパッケージの単位に個片化する。こうして、図1に示されるような本実施形態の半導体装置100ができあがる。
ところで、本実施形態によれば、第1のリード部121の上面12aのうち横断部13が、第2のリード部122のボンディングワイヤ30が横断していない非横断部14よりも当該ワイヤ30側からみて低くなった構成としている。そのため、第2のリード部122のワイヤ30が第1のリード部121を横断する部分において、当該ワイヤ30と第1のリード部121との距離を拡大することができる。
それにより、第2のリード部122のボンディングワイヤ30が、第1のリード部121の横断部13へ接触しにくくなる。つまり、本実施形態によれば、リード部12を、当該リード部12以外のリード部12に接続されたボンディングワイヤ30が跨いでいる部分において、当該リード部12と当該ワイヤ30とが接触するのを極力防止し、短絡などの不具合を抑制した半導体装置100を提供できる。
また、上記した本半導体装置100の製造方法において、モールド樹脂による封止を行うときに、上記金型内を流れてくる樹脂によってワイヤ流れが生じたとしても、、このワイヤ流れによって、第2のリード部122のワイヤ30が第1のリード部121に接触することを極力防止できる。
また、本実施形態によれば、アイランド部11の上面11aと第1のリード部121の非横断部14とが、実質的に同一の平面上に位置しているが(図1(b)、図2(b)参照)、このような構成は、1枚のリードフレーム10の上面において、横断部13となる部位のみをハーフエッチングすれば実現できる。
つまり、本実施形態は、たとえば非横断部に別体の板材を載せてリード部12全体の板厚を、横断部と非横断部とで異ならせるものとは相違する。そのため、非横断部14すなわちリード部12におけるワイヤボンディング面の高さを変えることなく、ワイヤボンドの安定性を確保しつつ、ワイヤ接触防止の効果を発揮することが可能となる。
また、本実施形態では、モールド樹脂40の下面41から当該モールド樹脂40の下面41と同一面上にて、アイランド部11の下面11bおよびリード部12の下面12bが露出しているが、上述のように、リードフレーム10の上面のみをハーフエッチングすればよく、リードフレーム10の下面側は加工する必要がない。そのため、これら露出面11b、12bの面積や形状を変えることがなく、半導体装置100の検査性やはんだ付け性などは確保される。
(第2実施形態)
図3は、本発明の第2実施形態に係る半導体装置101の概略平面構成を示す図であり、モールド樹脂40を透過してその内部構成を示している。なお、ここでは、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
上記第1実施形態との相違点を述べると、本実施形態では、図3に示されるように、個々の第1のリード部121の上面12aにおいて、横断部13と非横断部14との境界線が、当該横断部13を横断するボンディングワイヤ30の長手方向に平行に延びる線となっている。
ここで、図4(a)は、図3に示される本実施形態のリード部12の上面12aの拡大平面図であり、図4(b)は、上記第1実施形態のリード部12の上面12aの拡大平面図である。
図4(a)と図4(b)とを比較するとわかるが、本実施形態によれば、上記境界線をワイヤ30に平行とすることにより、上記第1実施形態に比べて、薄肉部である横断部13の面積が少なくなるため、ハーフエッチングによる加工量の低減が可能となる。
また、本実施形態において、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止できることは、もちろんである。
(第3実施形態)
図5は、本発明の第3実施形態に係る半導体装置102の概略平面構成を示す図であり、モールド樹脂40を透過してその内部構成を示している。なお、ここでは、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
上記各実施形態では、半導体素子20の辺に沿って複数個配列されている第1のリード部121における横断部13と非横断部14との境界線が、半導体素子20の外側に凸となった円弧状に配置されていた。
しかし、第2のリード部122とは、第1のリード部121に隣り合うリード部とは限らない。たとえば、第1のリード部121以外の第2のリード部122としては、第1のリード部121に隣り合うリード部のさらに隣、もしくは複数個おいた隣のリード部であってもよい。また、1つの第1のリード部121に対し、第2のリード部122のワイヤ30が複数本、横断していてもよい。
つまり、横断部13のレイアウトは、上記したような境界線を円弧状としたパターンに限るものではなく、図5に示されるように、ボンディングワイヤ30のレイアウトに応じて、横断部13のレイアウトも自由に配置すればよい。この場合も、上記同様に、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止することができる。
図5に示される半導体装置102では、符号を付してある第1のリード部121に対して、その隣に位置する第2のリード部122の複数本のボンディングワイヤ30が横断している。そのため、当該第1のリード部121では、これら複数本のワイヤ30が横断する横断部13をハーフエッチングによって薄肉化している。
(第4実施形態)
図6は、本発明の第4実施形態に係る半導体装置103の概略平面構成を示す図である。ここでも、モールド樹脂40を透過してその内部構成を示すとともに、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
上記した各実施形態では、リード部12の上面12aをハーフエッチングする構成において、リード部12の上面12aのうち半導体素子20側の端部から横断部13までの全域をハーフエッチングしていた。つまり、第1のリード部121の上面12aのうち半導体素子20側を薄肉の横断部13、それとは反対側を厚肉の非横断部14というように2つの領域に分けていた。
それに対して、本実施形態の半導体装置103では、図6に示されるように、ボンディングワイヤ30のレイアウトに応じて、薄肉の横断部13を島状に設けた構成としている。この場合、ハーフエッチングの加工領域を低減できるとともに、図7に示されるように、第1のリード部121のうち横断部13よりも半導体素子20側の部位にて、ワイヤ30を接続することも可能である。
(第5実施形態)
図7(a)は、本発明の第5実施形態に係る半導体装置104の概略平面構成を示す図であり、図7(b)は同半導体装置104の部分概略断面図である。なお、図7(a)においても、モールド樹脂40を透過してその内部構成を示すとともに、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
本実施形態の半導体装置104では、図7に示されるように、横断部13を非横断部14よりも低くすることで、リード部12とワイヤ30との接触を極力防止する点は、上記第1実施形態と同様であるが、さらに、本実施形態では、アイランド部11の上面11aのうちアイランド部11の周辺部であって半導体素子20の外側に位置する部位を、当該周辺部の内周側の部位に比べてワイヤ30側から引っ込ませている。
具体的には、図7(b)に示されるように、アイランド部11の上面11aのうちアイランド部11の周辺部に位置する部位を、上記リード部12と同様にハーフエッチング加工することにより、アイランド部11の周辺部の板厚を、当該周辺部の内周側の部位の板厚よりも薄くしている。
なお、図7(a)では、このアイランド部11の薄肉の部位の表面に、便宜上、点ハッチングを施してある。この場合、アイランド部11の上面11aのうち半導体素子20が直接搭載されている部位は、リード部12の非横断部14と同一平面である。そして、本実施形態によれば、アイランド部11においても、当該アイランド部11とこれを横断するボンディングワイヤ30との接触を、極力防止することができる。
(第6実施形態)
図8は、本発明の第6実施形態に係る半導体装置105の概略平面構成を示す図である。ここでも、モールド樹脂40を透過してその内部構成を示すとともに、ボンディングワイヤ30は、全数ではなく一部のみ示してある。
この種の半導体装置においては、複数本のボンディングワイヤ30が放射状に配置されることが多く(上記図1参照)、特に半導体素子20の角部に近いところでは、リード部12とこれを横断するワイヤ30とのなす角度が大きくなるため、垂れなどによる接触が起こりやすい。
そこで、本実施形態のように、半導体素子20の角部近傍に位置する第1のリード部121のみ選択的に、横断部13の薄肉化を行ってもよい。この場合も、当該半導体素子20の角部近傍において、リード部と当該リード部以外のリード部に接続されたワイヤとが接触するのを極力防止することができる。
(他の実施形態)
なお、上記各実施形態の半導体装置においては、複数個のリード部12のうちのある1つの第1のリード部121の上面12aを、第1のリード部121以外の第2のリード部122に接続されたワイヤ30が、跨いで横断している。
このことは、半導体装置において、そのような第1のリード部と第2のリード部との関係が1箇所でも存在すればよいことを意味するものであり、上記各実施形態のように、第1、第2のリード部がそれぞれ複数個存在する場合に限らず、第1のリード部、第2のリード部がそれぞれ1個のみであってもよい。
また、半導体装置における複数個のリード部12の配置形態は、上記した各図のように、アイランド部11の全周を取り囲むような配置に限るものではない。たとえば、上記各図中のアイランド部11における1つの辺の外側にのみ、あるいは、対向する2辺の外側にのみ、複数個のリード部が配置されていてもよい。
また、上記第4実施形態では、リード部12に対して横断部13を島状に設けた構成が提供されているが、これに関連して、1つの第1のリード部に対して第2のリード部のワイヤが複数本、横断している場合には、これに対応して、1つの第1のリード部に対して複数個の横断部を島状に設けてもよい。
また、リードフレームにおけるアイランド部および個々のリード部の形状についても、上記した各図に示される形状に限定されるものではない。また、半導体装置としては、上記したワイヤの横断に関する第1のリード部および第2のリード部を有するものであればよく、たとえば、半導体素子、アイランド部、リード部およびワイヤがモールド樹脂によって封止されていないものであってもよい。
また、上記各実施形態では、モールド樹脂40の下面41から当該モールド樹脂40の下面41と同一面上にてリード部12の下面12bが露出しているQFNパッケージの例を述べたが、半導体装置としては、アイランド部上に搭載された半導体素子とリード部とをワイヤで接続してなるものであれば、QFNのようなアウターリードを持たないリードレスタイプのもの以外でもよい。
本発明の第1実施形態に係る半導体装置の概略構成を示す図であり、(a)は平面図、(b)は(a)中のA−A概略断面図、(c)は(a)中のB−B概略断面図である。 図1中のリードフレームの単体構成を示す図であり、(a)は概略平面図、(b)は(a)中のC−C概略断面図である。 本発明の第2実施形態に係る半導体装置の概略平面図である。 (a)は、図3中のリード部の上面の拡大平面図であり、(b)は、上記第1実施形態のリード部の上面の拡大平面図である。 本発明の第3実施形態に係る半導体装置の概略平面図である。 本発明の第4実施形態に係る半導体装置の概略平面図である。 (a)は、本発明の第5実施形態に係る半導体装置の概略平面図であり、(b)は同半導体装置の部分概略断面図である。 本発明の第6実施形態に係る半導体装置の概略平面図である。 本発明者の試作品としての半導体装置を示す図であり、(a)は概略平面図、(b)は(a)中のD−D部分断面図である。
符号の説明
10…リードフレーム、11…アイランド部、11a…アイランド部の上面、
11b…アイランド部の下面、12…リード部、12a…リード部の上面、
12b…リード部の下面、13…横断部、14…非横断部、20…半導体素子、
30…ボンディングワイヤ、40…モールド樹脂、41…モールド樹脂の下面、
121…第1のリード部、122…第2のリード部。

Claims (6)

  1. アイランド部(11)および前記アイランド部(11)の周囲に複数個配置されたリード部(12)を備えるリードフレーム(10)と、
    前記アイランド部(11)の上面(11a)に搭載された半導体素子(20)と、
    前記半導体素子(20)とそれぞれの前記リード部(12)の上面(12a)とを接続するワイヤ(30)とを備え、
    前記複数個のリード部(12)のうちのある1つのリード部を第1のリード部(121)とし、この第1のリード部(121)以外のリード部を第2のリード部(122)としたとき、
    前記第2のリード部(122)に接続された前記ワイヤ(30)が、前記第1のリード部(121)の前記上面(12a)の上を横断している半導体装置において、
    前記第1のリード部(121)の上面(12a)のうち前記第2のリード部(122)に接続された前記ワイヤ(30)によって横断されている部位である横断部(13)が、当該ワイヤ(30)によって横断されていない部位である非横断部(14)に比べて当該ワイヤ(30)側から引っ込んだ形となるように、
    前記第1のリード部(121)は、前記横断部(13)が前記非横断部(14)よりも板厚が薄いものとなっており、
    前記第1のリード部(121)に接続されるべき前記ワイヤ(30)は、前記第1のリード部(121)の前記非横断部(14)に接続されていることを特徴とする半導体装置。
  2. 前記第1のリード部(121)の前記上面(12a)における前記横断部(13)と前記非横断部(14)との境界線は、前記横断部(13)を横断する前記ワイヤ(30)の長手方向に平行に延びるものであることを特徴とする請求項1に記載の半導体装置。
  3. 前記アイランド部(11)の前記上面(11a)のうち前記アイランド部(11)の周辺部に位置する部位が、当該周辺部の内周側の部位に比べて前記ワイヤ(30)側から引っ込んだ形となるように、
    前記アイランド部(11)は、その周辺部が当該周辺部の内周側の部位よりも板厚が薄くなっているものであることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記半導体素子(20)は平面四角形をなしており、
    前記複数個のリード部(12)のそれぞれは、一端部が前記半導体素子(20)の辺に対向し他端部が前記半導体素子(20)の外方に延びた状態にて当該辺に沿って配列されており、
    これら半導体素子(20)の辺に沿って配列された前記リード部(12)のうちの複数個が前記第1のリード部(121)として構成されており、
    これら複数個の第1のリード部(121)においては、前記横断部(13)と前記非横断部(14)との境界線は、当該辺の中央部から端部へ行くにつれて当該辺との距離が短くなるように円弧状に配置されていることを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置。
  5. 前記アイランド部(11)の前記上面(11a)側にて、前記半導体素子(20)、前記アイランド部(11)、前記リード部(12)および前記ワイヤ(30)が、モールド樹脂(40)によって封止されており、
    前記モールド樹脂(40)の下面(41)からは当該モールド樹脂(40)の下面(41)と同一面上にて前記アイランド部(11)の下面(11b)および前記リード部(12)の下面(12b)が露出していることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
  6. 前記アイランド部(11)の上面(11a)と前記第1のリード部(121)の非横断部(14)とが同一の平面上に位置していることを特徴とする請求項1ないし5のいずれか1つに記載の半導体装置。
JP2007017551A 2007-01-29 2007-01-29 半導体装置 Expired - Fee Related JP4835449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007017551A JP4835449B2 (ja) 2007-01-29 2007-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007017551A JP4835449B2 (ja) 2007-01-29 2007-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2008186889A true JP2008186889A (ja) 2008-08-14
JP4835449B2 JP4835449B2 (ja) 2011-12-14

Family

ID=39729740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007017551A Expired - Fee Related JP4835449B2 (ja) 2007-01-29 2007-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JP4835449B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204558A (ja) * 2011-03-25 2012-10-22 Citizen Electronics Co Ltd ワイヤーボンディング構造

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226059A (ja) * 1988-07-14 1990-01-29 Nec Corp 樹脂封止型半導体装置
JPH046862A (ja) * 1990-04-24 1992-01-10 Chichibu Fuji:Kk リードフレームの成形方法
JPH06181279A (ja) * 1992-12-15 1994-06-28 Fuji Electric Co Ltd 半導体装置
JPH11330132A (ja) * 1998-05-21 1999-11-30 Nec Corp 半導体装置とその製造方法
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2006073904A (ja) * 2004-09-06 2006-03-16 Matsushita Electric Ind Co Ltd 半導体装置、リードフレーム、及びその製造方法
JP4400492B2 (ja) * 2005-03-24 2010-01-20 株式会社デンソー 電子装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226059A (ja) * 1988-07-14 1990-01-29 Nec Corp 樹脂封止型半導体装置
JPH046862A (ja) * 1990-04-24 1992-01-10 Chichibu Fuji:Kk リードフレームの成形方法
JPH06181279A (ja) * 1992-12-15 1994-06-28 Fuji Electric Co Ltd 半導体装置
JPH11330132A (ja) * 1998-05-21 1999-11-30 Nec Corp 半導体装置とその製造方法
JP2002231882A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2006073904A (ja) * 2004-09-06 2006-03-16 Matsushita Electric Ind Co Ltd 半導体装置、リードフレーム、及びその製造方法
JP4400492B2 (ja) * 2005-03-24 2010-01-20 株式会社デンソー 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204558A (ja) * 2011-03-25 2012-10-22 Citizen Electronics Co Ltd ワイヤーボンディング構造

Also Published As

Publication number Publication date
JP4835449B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
JP5214911B2 (ja) モールドパッケージの製造方法
JP5122835B2 (ja) 半導体装置、リードフレームおよび半導体装置の製造方法
JP5232394B2 (ja) 半導体装置の製造方法
TWI455213B (zh) 無外引腳封裝結構及其製作方法
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US7683462B2 (en) Chip package structure
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
CN112133694B (zh) 半导体封装和电子系统
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JP5278037B2 (ja) 樹脂封止型半導体装置
US20090206459A1 (en) Quad flat non-leaded package structure
JP5034670B2 (ja) モールドパッケージ
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
JP2007294568A (ja) 半導体装置
JP4835449B2 (ja) 半導体装置
JP4400492B2 (ja) 電子装置
JP5499437B2 (ja) モールドパッケージ
JP7148220B2 (ja) 半導体パッケージ及びその製造方法
JP2015060876A (ja) 半導体装置の製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JP2009231322A (ja) 半導体装置の製造方法
US20130075885A1 (en) Lead frame and packaging method
JP2008300717A (ja) モールドパッケージ
JP2002164496A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees