TW499722B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TW499722B
TW499722B TW90121747A TW90121747A TW499722B TW 499722 B TW499722 B TW 499722B TW 90121747 A TW90121747 A TW 90121747A TW 90121747 A TW90121747 A TW 90121747A TW 499722 B TW499722 B TW 499722B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor
pad
semiconductor wafer
stacked
Prior art date
Application number
TW90121747A
Other languages
English (en)
Inventor
Kazunari Michii
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW499722B publication Critical patent/TW499722B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Description

五、發明說明（1) 發明之彳f 本發明是關於以堆積 密封厚度之降低。 干守脰日日月叮衣配之+導體裝置的 之描述 在先前技術中，對於像是小型快閃卡 機、攝影撫耸笼夕拉+ 等用作為照相 攝〜钺寻寻之儲存介質的快閃記憶
(簿d、刑44壯、 4 呢、用该TSOP ^ 1封衣），其在該卡中容許相當大的空n . a ± 孓t衣尽度尺寸取大為丨· 2 mm。近來發 =降低卡中的空間，並且要求該封裝 :::=T:〇P的：半。同樣地，亦強烈地要求增加該容量 又大。除非可以猎由單一半導體晶片來達成較大的容 而發展出所謂ΜΧ：Ρ (多晶片封裝）之半導體装置，直 個半導體晶片是以密封劑密封。 " 圖11為先前技術之該MCP的剖面圖，例如在專利申姓公 告U〇HY〇)Hei 1 0 -5 0 6 22 6中所揭示，並且係藉由將W 半導體晶片黏在今於一片引線框架之晶片銲墊的兩個表面 上所裝配而成，以將該兩個半導體晶片安裝在其上。 該半導體晶片3是經由該連接材料2，來連接^該晶片鲜 墊1的第一表面（其顯示於圖11中之該晶片銲墊1的上方 )。該半導體晶片5是經由該連接材料4，來連接至該晶片 銲墊1的第二表面（其顯示於圖1丨中之該晶片銲些1的下 方）。因此，在圖11中，裝配該經堆積的半導體晶片（具 有兩面活性表面之半導體晶片），使得該活性表面3 a和活
\\312\2d-code\90-11\90121747.ptd 第5頁
州722
五、發明說明（2) 和该連接材料2、4分別置於該頂 性表面5 a將該晶片銲墊 面和底面之間。 :亥：線6的-個末端是經由球形接合6c連接至裝設在該 /山面3a和5a之墊上（未顯示）。該金線6的另一個末 编疋連接至該内部腳端7的一個表面7a和該内部腳端7的另 ^在先W技術中進行，並且稱為正向引線接合法；其中 该球形接合6c是應用在該半導體晶片3、5上所且有的墊， 並且該針腳接合6d是應用在該内部腳端7。 /、 在圖11中/該金線6的最高部分6a，6b是以尺寸E之密封 对脂8所覆蓋來密封及保護。在圖i i中顯示，從該活性表 面3a向上延伸該金線的最高部分讣之高度大小a，該經堆 積半導體晶片的厚度B (該半導體晶片3、5，該連接材料 、4和該晶片銲墊1的和），從該活性表面5a向下延伸該 ^線的最高部分6b之高度大小A，#口覆蓋該金線的最高部 刀之大小E，該E + A + B + A + E的和可得到該Mcp的總厚度大 小〇 在上面先前技術中所敘述之半導體裝置中，其缺點是： 因為該經堆積半導體晶片的厚度B是由該半導體晶片3、 > \該連接材料2、4和該晶片銲墊！的和所得到的，所以 该晶片銲墊1的厚度增加該兩面·半導體晶片的厚度。 同樣地，在该正向引線接合法中，、其缺點是：因為在該 ，幵7接56〇的位置和泫金線的最高部分^或化之間的大小 A，以及從該球形接合6c的位置至該金線的最高部分“的
499722
499722
五、發明說明（5) ____ 、該經堆積半導體晶片、該金屬線、該 銲墊之五個主要表面，而將該晶片銲g 接材料與該晶片 樹脂的外部表面曝露。 〇後表面從該密封 同樣地，根據本發明，該經堆積的 將該上方的半導體晶片在相同平面上：晶片是藉由在 像階梯之後，來堆積該上方的半導體B 、又，且移動 固定而不覆蓋設置於該下方半導體曰曰^曰片，並且然後將其 除此之外，該經堆積的半導體晶 ^，而形成的。 體晶片所形成的，使得設置於該下個不同的半導 面上之墊，從該上方半導體晶 V月豆晶月的主要表 再者4 !堆積半導體晶片的後表面，θ 固定在該晶片銲墊的薄部分。 疋由该連接材料 此外，提供位準差之該内部腳端 該經堆積半導體晶片的位準差部分之^β力，與設置在 向引線接合法來連接的。 相對的墊，是藉由反 该金屬線的一端是藉由 一表面，豆是位於由太接合來連接至該内部腳端的 内；並且該金屬線的 ：：：片的堆積厗度犯圍之 墊，其是提供在該經堆積：；：2腳接合來連接至該 主要表面。 隹積+導體晶片的上方半導體晶片之 鱼佳具體例之詳 在下文中’將參照所 中，用來描述本發明的里二式來說明具體例。在這個例子 同功能之構件標示上相 ⑴α式中將對具有相 上相同凡件編號，以省略其冗長說明。 a 第9頁 \\312\2d-code\90-ll\90121747.ptd 1、赞、明說明（β) ^Μμι 4 i:! 該醫半導體裝置實質-半的密封厚度之 片是2:立“ 5兒明該具體例1 ’其中兩個相同的半導體晶 方θ 樹脂密封來得到1 mm的密封厚度’以及在兩個 方向中抽出外部腳端。 例C 21 i ^例1之半導體裝置的剖面圖。圖2是如具體 如豆裝置的剖面圖，其是與圖1正交。圖3是顯示 〃肢例丨之半導體裝置的平面圖，而省略該。 圖4疋金屬線的侧面圖。 、車=f L中所不之第一半導體晶片13的後表面13b，是經由 麵曰κ二12固定在晶片銲墊11的第一表面11 a。第二半導 ^ II 的後表面15b是以連接材料14固定，以像階梯一 =# n第-半導體晶片i 3的活性表面（主要表面） 曰a ^，以便裝配經堆積的半導體晶片。當該第二半導體 曰一曰片15是，積在該第一半導體晶片13上時，如圖3中所 :，將此第二半導體晶片丨5固定，而以u移動像階梯一 抓、，，使得提供在第一半導體晶片13的主要表面Ua上之 10並不與δ亥第二半導體晶片15重疊。在圖3中，其互相具 有相同大小且相同功能，以及其中該墊是沿著該外圍的、一 面排列之兩個半導體晶片13、15，是堆積在相同方向；、^ 且接著將該第二半導體晶片丨5在該相同平面相對於該第= 半導體晶片13翻轉180度，然後在該長邊方向移動L3。 設置在圖3中所示之該半導體晶片13和15之墊1〇和2〇與 内部腳端17的第一表面i7a，是以圖4中所示之金屬線16相
瞧 \\312\2d-code\90-ll\90121747.ptd 第10頁 499722 五、發明說明（7) 對地電連接，係藉由該正向？丨線接合法及該反 法，將該球形接合16c應用至該内部腳端π的-端W 將該針腳接合16d應用至該金屬線16的另一端。而亚且 在該具體例i中，圖4中所示之該金屬線16是 m ☆法連接，_:將該球形接合i6c應用列：； 中以L 4所顯示之該經堆積半導 _歹在圖 腳端1 7的第一表面i 7a (扣、+、务 匕A之该内部 屬線16在：直ί:二：Ϊ;圖1中右側），然後將該金 炚> # Λ直忒ρ刀1 be之連接點垂直地提高之位置Γ # =度Α部分）上實質正交地彎曲，然後水 = ，以及接著將該針腳接合…應用在第二半導：曰f 15的主要表面15a所提供之墊2〇 (圖3中所示）。曰曰 相反广該金屬線16是以所謂正向引線接合法連接，即 f曰Μ H 堆積半導體晶片的下方半導 t 〇,然後將該金屬線16在從上升直線部分 从Π:六物接垂直地提高之位置（環路高度AA部分）上實質 庳用m然後水平地延伸，以及接著將該針腳接合⑽ Μ 圖1中左側所示之該内部腳端1 7的第一表面i 7a。 ^咸反向引線接合法，從第二半導體晶片丨5的主要表 妓八1 &該金屬_線16的最高部分之尺寸D，幾乎可以降低至 q的直徑。相反地，根據應用來連接在第一半導體 t之墊10與該内部腳端17的第一表面17a之該正向 # in 4 5 ΐ，因為該方法是在第二半導體晶片1 5與該連接 本道雕ί又的和L4之範圍内進行的’所以可以減少從第二 m日日片15的活性表面15a向上突起之量。
W3l2\2d-code\9〇.}l\9〇121747.i
第11頁 499722 五、發明說明（8) 如圖1、2和3中所示，將由該内部腳端1 7、第一和第二 半導體晶片1 3、1 5、該金屬線1 6、該連接材料1 2、1 4、和 該晶片銲墊11 (除了該第二表面11 b之外，在該板厚度方 向中，該晶片銲墊11的第一表面11 a和四面表面稱為該主 要五表面）所形成之所有主要五表面，以密封樹脂丨8覆 蓋’使得該外部腳端1 9和用來支撐該晶片銲墊11的四個晶 片銲墊懸掛腳端Π d從密封邊界側表面突出。同時，該晶 片鮮塾1 1的一表面（圖1中所示之後表面〗丨b )是從該密封 樹脂1 8的外部表面曝露。 在密封之後，該外部腳端1 9是形成像海鷗式機翼，藉由 將連續地在該引線框架上所形成之其聯結桿部分（未顯示） 及其上面部分切去來形成。然後，在該密封樹脂丨8的外圍 側表面之邊界部分上，將連續地在該引線框架（未顯示） 上所形成之晶片銲墊懸掛腳端1 1 d切開（在圖2中該密封樹 脂1 8的邊界部分上所示之四個位置丨丨e )，因此，可以完 成圖1中所示根據該具體例丨之半導體裝置。 其次’下文將說明一種製造方法。製備該引線框架，其 中，在圖3中所不之兩相反面分別由一對懸掛腳端丨丨d所夾 持，並且隨著連續地形成絕緣間隙，排列在兩相反的外圍 面上之该内部腳端1 7和該外部腳端丨9，其是與該晶片銲墊 11和該晶片銲墊懸掛腳端丨丨d上之面正交。 忒引線框架可能具有如應用在該TS〇p半導體裝置中所使 用的該晶片銲墊槽（在圖2中由L6所顯示）之引線框架的 相同結構。將省略關於設置在該引線框架之矩陣結構，含
\\312\2d-code\90-ll\90121747.ptd 第12頁 499722 五、發明說明（9) 置放該引線框架之定位&，密封樹脂外㈣免聯 二寺：:兒:月。首先，將第—半導體晶片13的後表面 = 連接材料12固定在該晶片銲塾11的第一表面 ± 8…、'後，當將該晶片1 5堆積在第一半導體晶片1 3上 二：：3中所不’而將第二半導體晶片1 5向階梯-樣移 所ϊ?在該半導體晶片13上之墊10不被第二半 藉由將第二半導體晶片15以該連接材 二二t #半¥體晶片13上，來完成該晶片接合步驟。 在同日寸，可以完成該經堆積的半導體晶片。 所mr中所示’使用在先前技術之引線接合法中 ^ t之至各、鋼線、金屬線（金屬細線）16，以該引線 正向引線接合法及么J 對；=連接， 給該接合力的埶能及嬙只处^ + ^ ’ ％、，、工田仏 法之說明。 機械能，和超音波震動之融化/接合 枯ΐ = ϊίί撐平台及該腳端夾持平台，係應用在先前 /二ΐ η所使用的平台。該梯段支樓平台具有用來 部腳端π的第二表面17b之第—支攆表面，和設 置在戎第一支撐表面中並用來支撐該晶片銲墊"之第二壓 印内凹平面。該腳端夾持平台支樓該内部腳端i 7的第二表 r7b/n塾懸掛腳端ud，並且在該内部腳端17的 第一表面17a之頂端部份上具有通孔，來環 形接合或該針腳接合之區域。 見在應用該球 將該内部腳端17的第二表面m置於該支樓平台的第__
C:\2D-C0DE\90-ll\90121747.ptd 第13頁 499722 五、發明說明（ίο) 支將該晶片銲墊11的後表面iib置於該第 二昼印内凹平面上；並且然後當將該腳端夾持平台置於該 :部腳端17的第-表面17a上時，將該内部 該晶 =懸掛腳端m以該支撐平台和該腳端夹持平台來插 入且夾住。 之後，將該金屬線16以反向引線接合法電連接，即，如 圖1所示’將該金屬線16的—端以在該腳端夾持平台的通 孔之開口區域中藉由球形接合丨β 遠 的筮主品1 7 缺& > r 運接至該内部腳端17 的第一表面1 7a，然後在平行於該經堆 表面，將該上升直線部份16e提高，並且脰日日片的側 合m應用於該相對之㈣i^接者將該針腳接 f後，將該金屬線16以正向弓丨線接合法電 该球形接合應用至第一半導體晶片13的主要表面…上 之塾ίο，然後在平行於該第二半導體晶片 該直線部份16e提高（環路高产AA ) ，* 衣面將 接合16d應用於該内部腳端17ς第、H接著將該針腳 因此，可以完成該引線接合步驟弟。表面17&之頂端部份。 然後，將該内部腳端丨7的第二表面17b . =表面iib帶入與下方模具接觸，且然 於该内部腳端17的第-表面17a上，再將該上方模心^ ，以及接著在高壓下，將像是熱固性樹脂等 寺、並在咼溫下融化之密封樹脂18，植入 具，間所具有…中。因此，將由該經；；；； 月豆曰日片、5亥金線1 6和該晶片銲墊i i所形成之五個主要表面
\\312\2d-code\90-ll\90121747.ptd 第14頁 ^122 五、發明說明（II) 密封，而可以完成該密封步驟。如果該材料是用於半導體 裝置，則在該具體例1中所應用之密封樹脂1 8並不特別地 指定。同樣地，因為在該密封步驟（鑄膜步驟）中所應用 之上方模具和下方模具，與先前技術之半導體裝置製造步 驟中所應用的並無改變，所以將省略其說明。、 如果應用該引線框架，其中複數個晶片銲墊是形成像單 行或多行矩陣，則藉由該外部腳端丨9和該晶片銲墊懸掛腳 端lid的頂端部份，在引線框架部份（未顯示）上連續地 形成複數個半導體裝置，並且然後在其後階段，將該複數 個半導體裝置分割成單一半導體裝置。在該分割步驟中， 該外部腳端19的頂端部份是以像是雷射處理方法、機械切 削寻寺之切割設備’從該？丨線框架分離。 在以該切割設備分離’將該外部腳端的頂端部份成形像 海轉式機翼之焊接成形步驟完成的階段，該晶片銲塾懸掛 腳端lid是連繽地形成在該引線框架部份上。因此，在進 行例如像是標記或其他必要的組裝步驟之 圖2中該密封樹脂側表面的邊.Η呤θ μ △ i ^ 的剖面形狀lle上，將該曰:片鮮塾懸掛腳端lld 加+ t二收#…k 日日片1干塾懸掛腳端11 d從該引線框 :切去’而將该：數個半導體裝置完全地分割成小片。因 得到根據圖1至圖3中所示具體例κΛΛ導 實施例1
將參照圖5來說明厚唐盘n ς R 右^ 19q 声择夕/為0.55 mm之半導體裝置。製備具 有〇.125mm厂子度之引線框架，並且其中該内部腳端17晶
C: \2D-CX)DE\90-11 \90121747 .ptd 第15頁
二懸掛腳端、聯結桿、框架、型材等 %:將。 所應用之引線框架相同地來裝配。 籍甶將0.125 mm的厚π + 執鞞抖腳ir山1 1 Η 4 4 _ . 0 7 5 來形成較該晶片銲 墊芯掛腳鈿lid和遠内部腳端17薄之該晶片銲墊 表面部份lie，使得該晶片銲_的平坦表 一 變成〇·〇5〇± 0.02 _。同樣地，如圖2中所示，度 銲墊11的後表面11b在該晶片銲墊懸掛腳端Ud部份上 曲，以得到對該内部腳端17的後表面17b的位準差L6=01 mm (在下文中稱為π晶片銲墊槽u ) 。 ·
至於該半導體晶片，製備兩個具有丨45 ±丨〇 “爪的厚度、 且具有相同大小及相同功能之半導體記憶晶片j 3、丨5，其 中該墊1 0是沿著接近該活性表面的外圍之一面來排列的。 將該下方的半導體記憶晶片13，藉由具有25 #11)厚度之帶 式連接材料1 2，而固定在該晶片銲墊丨丨的平坦表面部份 1 1 c，以及然後將該上方半導體記憶晶片1 5的後表面丨5匕 (在實施例1的例子中，該晶片是與該半導體記憶晶片丨3 相同），藉由具有25//m厚度之連接材料14而固定在該下 方半導體記憶晶片1 3的活性表面1 3 a。 同時，藉由將該上方半導體記憶晶片丨5相對於該下方半 導體記憶晶片1 3翻轉1 8 0度，並且將該上方半導體記憶晶 片1 5在該長邊方向如階梯般移動L 3 = 1 · 〇 m in，使得該上方半 導體記憶晶片1 5並不覆蓋在該下方半導體記憶晶片j 3上之 墊1 0，來將該上方半導體記憶晶片1 5固定在該下方半導體 記憶晶片1 3 ;因此可以得到該經堆積半導體晶片，其中在
^722
499722 五、發明說明（14) 曝露表面之該密封樹脂18的大 脂1 8的表面至該外部腳端〗9 …· mm ;從該密封樹 表面）之該密封樹脂]8的大=5二:部聊，的上方 !9是從該半導體褒置的密 jo之5咖’·該外部聊端 0.1125賴的位置突出，#日/月曰18之側表面中央偏離 力與e々μ 士 U是較0.325 _大。 ^ ^ ’用來覆蓋該經堆積半導體v产曰H的 方主要表面之密封樹脂! 8的律、上:己曰曰片的上 〇.395 = 0.150)。從該上方活二 2 為'Μ _(〇·550- 面m之大小為0.3 95 。即/面^^銲㈣1的後表 差± 0.044随列入計算，至/可將”大里製造中之該製造誤 嗲上方、，* Μ矣而η 1 1 Ί 夕可以用該密封樹脂1 8來覆蓋 名上方活性表面O.m mm (0 ·150 —〇〇44 = 〇 樣地，以該反向引線接合法，彳 · ） 同 銲墊U的第-表面lla)，可二=腳接合位請^ 金線的最高部份0· 1 mm ;並且即將在封树脂18來覆盖該 難列入考慮，其至少可以用該誤差".044 用茨在封樹脂1 8來覆蓋ο 0 5 β mm。因此，可以確保充分的密封品質。木復|U.U56 同樣地，在正=接合法中之：環路高度大 .mm。可以封樹脂18來覆蓋該金線的最高部份 〇甘145 ;並且即使將該製造誤差± 〇 〇44 _列入考肩， =至少可以用該密封樹脂18來覆蓋〇 〇56隨。因此，^以 確保充分的密封品質。 根據上面的說明’因為該晶片銲墊i!是從該封裝的外部 ^面曝露，所以從該晶片銲墊n的平坦表面部份nc至該 捃封樹脂18的最上方表面之大小l2可以設定為大；並且可
ιβιιι C:\2D-CODE\90-U\90l2l747.ptd 第18頁 499722 五、發明說明（15) 以藉由分別具有014751： 〇·〇!〇 mm的晶片厚度之兩個半導 體晶片來形成具有0.55 mm厚度之半導體裝置，除非該半 導體晶片1 3、1 5的厚度降低至小於〇 · 1 〇 〇隨，否則其難以 進行。如果應用分別具有0 · 1 4 7 ± 0. 〇 1 〇 m m的晶片厚度之 半導體晶片，則可以由現存的設備來大量製造該經堆積半 導體裝置’而不需要改變製造方法條件，並因此不需要 設備的投資。 同樣地’因為從該内部腳端排列表面的位準差是藉由形 ，該晶片銲墊槽而具有L6 = 〇· 100 mm，如果實行由該密封^ 樹脂之密封來曝露該晶片銲墊，則該彎曲懸掛腳端及該内 部腳端17是以該密封樹脂覆蓋，並且該懸掛腳端及該外部 腳端是排列在從該密封樹脂的側表面之中央偏離〇.丨丨 mm之位置（在圖5中其為向下偏距〇· 1125 _ )。當該外 腳=19是在相對於該晶片銲墊丨丨的曝露後表面nb之方向3 中彎曲，並且然後將該外部腳端丨9的頂端成形像海鷗式 翼時，該外部腳端19的封裝高度L1可以延伸〇· 1125職， 係較將該外部腳端19從該密封樹脂18的側表面之中’ 的例子為長。 、、出 因為該外部腳端19的封裝高度L1會影響u之立方 夕卜部腳端19的硬度抗熱形變上，所以取決於該偏距的存遠 在，而該硬度改變3. 6倍。即使根據實施例丨之半導體 以焊料將其^在該“基板後進行熱應力；因\ 連接部份中所產生之熱應變可以藉由該： 19的L1部份之形變所吸收，所以可以改良該封裝可靠性=
C：\2D.CX)DE\9〇.l}\9〇i2i747.ptd 499722 五、發明說明（16) 除此之外，藉由該經堆積的半導體記憶晶片， 兩倍的半導體記憶容量，j：中禆玱籍士 H b曰加 片。 ，、中係堆積相同的半導體記憶晶 再者’該反向引線接合法可 吕己憶晶片的最上方表面至該金 且亦抑制該誤差的量變小。因 樹脂1 8的表面曝露出該金線的 經堆積的半導體記憶晶片的活 的厚度大小。結果，可以將該 多。 實施例2 以降低從該經堆積的半導體 線的最高部份之高度D，並 此，可以減少像是從該密封 失誤，並且亦可以降低從該 性表面至該密封表面之樹脂 半導體晶片的厚度降低更
在下文中，將參照圖1和圖2來說明實施例2，其中係將 在先珂技術之該TSOP中厚度1 mm之該密封樹脂應用至具有 0.625 mm厚度之半導體裝置。 〜 ^
在實施例2之該經堆積的半導體裝置中，應用該引線框 架，其中連續地形成之該晶片銲墊1 1和該晶片銲墊懸掛腳 端11 e，以及如圖2中所示，均具有〇 ·丨2 5 mm的板厚度，且 形成來提供0 · 1 mm的晶片銲墊槽之該内部腳端1 7，和該外 部腳端1 9係連續形成。將兩個分別具有〇 · 1 4 7 m m厚度之半 導體記憶晶片堆積在圖1中所示之該晶片銲墊Η的第一表 面11 a上’以及接著以0 · 〇 2 5 mm之連接材料固定像階梯一 樣’然後將在該經堆積半導體晶片上之墊與該相對之内部 腳端1 7引線接合，並且接著藉由使用該上方模具和下方模 具來應用該密封樹脂，其係裝配以具有〇· 625 mm的空穴大
C:\2D-GODE\9CMI\90121747.ptd 第20頁
HI 五、發明說明（17) 小。因此，可 用來覆盖該經 為 0· 15 5 mm， 0· 1 25 mm 之矛口 參照實施例 的半導體裝置 之引線框架， 埋在該密封樹 兩個相同的半 主要表面和另 堆積半導體晶 面；該金屬線 分別連接至在 1 0，並且進行 封樹脂1 8的外 應用。 以得到該半導 堆積半導體晶 L2 為500 mm 的總厚度為0. 1和實施例2來 。在該裝置中 所以可以藉由 脂1 8中；該經 導體記憶晶片 一個晶片1 5的 片的後表面是 1 6是以反向引 該經堆積半導 密封來將該晶 部表面曝露。 體裝置，其 片的主要表 ，並且如L2 625 mm ，如 說明根據該 ，因為應用 该晶片焊塾 堆積的半導 來裝配的， 後表面移動 固定在該晶 線接合法及 體晶片上之 片銲墊1 1的 但是也可以 中 L4 為 0.345 mm， 面之樹脂密封大小 與該晶片焊塾厚度 圖1中所示。 具體例1之經堆積 具有該晶片銲墊槽 槽將該内部腳端1 7 體晶片是精由堆積 而將一個晶片1 3之 像階梯一樣；該經 片銲墊1 1的一表 正向引線接合法， 上方墊20及下方墊 後表面1 1 b從該密 使用其後所敘述之 ▲在具體例1中，說明藉由將該上方半導體晶片1 5相對於 f下方半導體晶片13翻轉18〇度，且然後將該上方半導體 晶片1 5在一側如階梯一般移動而裝配之該經堆積的半導體 晶片+二相反地，當應用該半導體晶片，其中該墊是排列= 沿^該半導體晶片的主要表面之兩個正交外圍表面時，可 以藉由將該上方半導體晶片相對於該下方半導體晶片翻轉 1 80度在相同平面上，且然後將該上方半導體晶片分別在 兩個正交方向像階梯一樣移動，而不覆蓋在該半導體晶片
五、發明說明（18) 上所形成之墊’以裝配哕妳 經堆積的半導體晶片廣、x、，二堆積的半導體晶片。可以將該 package)半導體裝置'用至具有該TQFP (thin quad flat 體裝置，其中該外却『厚度1 · 4 之一半厚度的極薄半導 1叫4腳端θ 面突出。 疋攸該密封樹脂的四個外部側表 在實施例1中，說明嗲 可以經由應用具有〇 ·丨°" °^涛經堆積的半導體裝置，其中 的引線框架，並且亦题::的晶片銲墊槽之0· 1 25 mm厚度 0 75 mm來降低該晶片二堆積半導體晶片裝配表面〇· 0 % Θ 厚度至0.05 _，來完成具有 U· !db mnW子度之密封樹脂。 人/、月 6^1綠Μ加 4f 相反地，如果應用〇· 1 mm厚度 b令相仞於春妗m p木度疋為0· 045 mm，則可以形成 元王序目似於貝方也例1之呈古Π R C _ 有ϋ · 5 5 mm厚度的極薄半導體裝 置。 在貫施例2中，說明〇 · 6 2 5 mm厚度之極薄經堆積的半導 體裝置，其中省略了引起成本增加之該晶片銲墊表面加 工，並且應用了在該晶片銲墊的後表面和該内部腳端的後 表面之間具有〇· 1 mm的位準差之〇· 125 _厚度的引線框 架’當該厚度較該TSOP小1 mm時，成本優先來要求降低該 密封樹脂的厚度至〇· 55 mm。相反地，如果應用〇· 1随厚^" 度的引線框架，則不需要改變模具而可以形成具有Q 6 厚度之極薄半導體裝置。 · mm 具體例2 在下文之該具體例2中’將說明一種經由使用該經堆積 半導體晶片來裝配該極薄半導體裝置的方法，其中' 去、 /、丫’畜使
499722 五、發明說明（19) 1兩個相同的半導體記憶晶片來形成該經堆積半導體晶片 蚪，簡單地將该上方半導體記憶晶片平行於該下方半導體 6己憶晶片並如像階梯一樣移動，並然後固定。 圖6是如具體例2之半導體裝置的剖面圖。圖7是顯示如 具體例2之半導體裝置的平面圖，而省略圖6中之密封樹 月立曰。圖8是顯示如具體例2之半導體裝置之另一個具體例的 二圖。在這個例子中’了文將省略在具體 之相同製造方法中之重複部份的冗長說明。 如圖6所示，藉由將右呈雜k ^ ,^ 肝在具體例1上所使用之該引線框牟的 ::腳端17之頂端部份蝕刻或壓印加 :、而 ΐ::部腳端17之頂端部份提供薄平面nc。本文將省略而 ;具體例1中所應用引線框架的相同結構之且體：2 V二 用引線框架的相同結構之說明。 傅體例2中所應 在圖6中所示第一丰莫_曰 連接材料12固定在該晶片體 第二半導體晶片15的後表:的平坦表面部份llc。該 片相同的大小及相同的^ : _具有與第一半導體晶 在該第-半導體晶片13 ^ i是㈣該連接材料W固定 積的半導體晶片。同日寺\/ 面1 3a ’因此裝配該經堆 於該下方半導體晶片移該上方半導體晶片15平行 片13、15固定像階來將該第-和第二半導體晶 積來將其墊置於同—邊：：二®^中：示’兩個晶片是堆 在上層上所形半導體晶片13上之塾1。，由 昂一+導體晶片1 5所覆蓋。
C:\2D-OODE\90·]]\90]21747.ptd 第23頁 499722 五、發明說明（20) 然後，以該 該内部腳端1 7 1 7a。在圖7中 接’並且在圖 腳端。 進行兩次引 線1 6是以球形 内部腳端1 7的 方墊1 0，在環 該經堆積半導 10後，該第一 然後，在第 内部腳端1 7的 至··從第一次 反向引線接合法經由該金屬妗]β 第一和第二半導體晶片丨3、丨5上之墊丨〇、2’〇，丄將設置在 的薄平面1 7c和該内部腳端丨7的第分別連接至 左邊所*之㈣部腳端丨7 〇 ;二-表面 7中右邊所示之該内部腳端17為不連接之假 線接合法。在第一次引線接合法 接合，連接至如圖6中最下方 ^ 溥平面17c，並且亦以針腳接合連接至該下 :高度AA上。當將該反向弓丨線接合法應用在 體晶片的下方半導體晶片13上所有必要的塾 次引線接合法完成。 置，朝 線1 6是 後平行 接至該 方墊20 當該 由該内 線16、 主要五 向該密 從該接 延伸至 墊20 〇 後，該 引線接 部腳端 該連接 表面以 二次引線接合法中，將該球形接合應用至該 第一表面1 7a。同時，將該球形接合應用 引線接合法中该球形接合1 6 c所應用之位 封樹脂1 8的外部側表面移動之位置。該金屬 合點，在環路高度A上實質正交地彎曲'然 該上方墊20，並且然後以該針腳接合16d連 當將該反向引線接合法應用在所有必要的上 第二次引線接合法完成。 合法完成之後’將除了該後表面1 1 b之外， 1 7、第一和第二半導體晶片1 3、；[ 5、該金屬 材料1 2、1 4、和該晶片銲墊11所形成之所有 密封樹脂1 8來進行密封，使得該外部腳端1 9
C:\2D-CODE\9O-ll\90l2l747.ptd 第24頁 499722 五、發明說明（21) 是從該密封樹脂18的密封邊界側表面所突出，並且該晶片 銲墊11的後表面丨丨b是從該密封樹脂丨8的外部表面曝露。 當在將該_外部腳端19的頂端部份切割成形之後，可4以得到 圖7中所示根據該具體例2之拖薄半導體裝置。 在具體例2中，球形接合至相同内部腳端丨7而移動其位 置之該金線1 6的一端，是以針腳接合連接至該下方墊丨〇和 上方墊20。在圖7的平面圖中，該金線16的延伸引線邛份 是彼此交又。然而，如果從側面看該交叉部份，則可以確 保圖6中所示間隙。即使該金線在這些交叉部份彼此接 觸，仍不會發生短路問題，因為在具體例2該經堆積半導 體晶片中’該金線1 6互相具有相同的電相位與相同的電極 性。 實施例1 將參照圖6和圖7來說明下文中之實施例丨，其中係將根 ，^體例2之經堆積半導體裝置應用至〇· 55 _厚度之極薄 半¥體裝置。製備〇· 125 mm厚度之引線框架，其中該内部 腳端17、晶片銲如、晶片銲墊懸掛腳端⑴、聯結桿、 汇木型材及其他，是與在TS〇P封裝中所應用之引線框架 相似地來裝配。 、。亥平坦表面_部份1 1 C是以壓印法，即蝕刻該區域，來形 成在圖6中所示之晶片4呈執11 ^ ^ ^ 心日日月鮮赞1 1的第-表面上11 a，將該下方 、’V組曰日片1 3連接在其上’以深度〇· 〇75 ± 〇· 〇25隱顯示 於圖7中。'刀別以一對晶片銲墊懸掛腳端11 d將該晶片銲墊 11的兩個相反面（長邊）夾持在該引線框架的框架部份
第25頁 499722 五、發明說明（22) (未顯示）。 被排列具有該絕緣間隙之内部腳端丨7和外部腳端丨9是連 續地在兩個相反面（短邊）的外圍面上形成，其與具有該 晶片銲墊11和該晶片銲墊懸掛腳端！ j d之面正交，並且由 該引線框架的框架部份（未顯示）所夾持。 圖6中所示，在該晶片銲墊1 1的第一表面丨la和該内部腳 端17的第一表面17a之間所具有之位準差L7 = 〇.丨。該位 準差是藉由將該晶片銲墊懸掛腳端丨丨d部份彎曲，來形成 為0 · 1 m m的晶片銲墊槽。 該薄平面1 7c是藉由將其移去〇 · 〇7 5 mm的深度，來在該 引線框架的内部腳端1 7之頂端部份上形成的。 將0· 1 475 mm厚度之下方半導體記憶晶片13，其中該墊 1 〇疋排列在靠近該活性表面的外圍一面，經由〇 · 〇 2 5 厚 度的連接材料1 2 ’固定在裝配有〇· 〇 5 _板厚度之晶片銲 墊11的平坦表面部份丨丨c。然後，將該上方半導體晶片1 5 的後表面15b，經由〇·〇25 _厚度的連接材料“，堆積且 ，定在該I方半導體記憶晶片1 3的活性表面1 3a。因此， ί H ΐ導體晶片13上之墊10和在該上方半導體晶片15 平成在該經堆積半導體晶片的一外圍面上，而 千订移動L3像階梯一樣。 因為該經堆積本道Λ n u ^ , 7 ,, ^ 主、牛導肢日日片的上方墊2 0是較高於該内部腳 ^ ^ HI A a U = 0· 1 7 mm，所以第二次球形接合是 合山1 7认错 主' 在壤路高度Α = 0 · 2 2 mm上’該内部腳 知17的第一表面17a上進行的。
C:\2D-C0DE\90·I1\90121747.ptd 第26頁 499722 五、發明說明（23) 相反地，因兔# π +
He之位置高0.’0&_塾10是較該内部腳端17的薄平面 A = 〇. 1 8麗是較高於該亚且么气屬：曰1 6的環路高度大小 mm和該連接材料的厚户〇 ¥組。己k'晶片15的厚度0. 1475 次引線接合法亦Π;?，之和為°.咖_ ;該第一 々疋由反向引線接合法决 ^ 從側面來看，T以確保在平面圖中接二=，如果 彼=之延：部份的點上間隙大小為。^ 在圖6中，因為從該經堆積半導體晶片的上 15a至該晶片銲墊U的後表面Ub之大小 主要表面 將該上方模具和下方模且夾住 ^ · 3 95職，所以 植入空間（空穴），使得該半導體裝置的厚口封:脂 _。將該晶片銲墊丨丨的後表面nb使得盥該 成0.55〇 部表面接觸’並且接著植入該密封樹 ' ::的底 封步驟。然後’當完成該分割步驟及該外部 驟，可以得到該極薄半導體裝置，其 ^ y 堆積半導體晶片，並且A且有從衫2^TSQP兩層經 儿/…、有攸β始封樹脂i 8的前裊 該晶片銲墊11的曝露後表面llb之厚度大小為〇· 55〇襲。 在實施例It，因為用來覆蓋該經堆積半導體晶片的上 方活性表面之該密封樹脂18的厚度大小為0155 ，並且 從該半導體晶片的活性表面至該晶片銲墊丨i的後表面i i b 之大小為0. 395 mm ;所以有關於大量製造中之該± 〇 〇44 mm之製造誤差:至少可以用〇.in _厚度之密=樹脂來覆 盘該經堆積半導體晶片的活性表面。同樣地，因為從該主 要表面15a至該金線16的最高部份之太小為〇 〇4麵，^以 499722 五、發明說明（24) 至少可以用0 . 高位置，並且 同樣地，因 片1 3之所有的 大小範圍中， 形接合位置、 免旌例2 在下文中將 半導體裝置， 封知’丨脂大大地 線框架，來裝 在此中將省 導體裝置中， 在該經堆積半 1 7的兩個相對 mm 及ΑΑ = 〇· 15 加工應用至該 導體晶片1 5的 此，在該密封 m m ° 在下文中將 147 mm厚度之 連接材料，堆 樣；則可以得 0 7 1 m m厚度之密封樹脂來覆宴 设现4金線1 β的嵛 因此可以確保充分的品質。 為以反向引線接合法連接至該下方半導體晶 金線，係裝配在該經堆積半導體晶片的曰 所以可以用該密封樹脂18來充分地覆蓋該ς δ亥針腳接合位置和該金線的最高部份。 參照貫施例2來說明根據具體例2之該婉堆積 和在先前技術中之該TSOP的厚度1〇 :之穷 不同，係使用具有0.125 _厚度之較廉價弓 1 配具有0.625 mm厚度之半導體裝置。 略與具體例2重複的說明。在實施例2之該半 是以反向引線接合法而移動該接合位置，將 導體晶片上之梯段墊2 0、1 〇，和該内部腳端 頂端部份17a、17c連接在該高度位置A = 〇. 22 mm上，並且因為省略以〇 · 顏深度之壓印 晶片銲墊1 1的第一表面1 1 a，所以該上方半 主要表面15a疋在该厚度方向移動。由於如 模具中之空穴大小增加了 〇. 075 mm至0. 625 參照圖8來說明實施例2。如果將分別具有0. 兩個半導體記憶晶片，經由〇 · 〇 2 5 mm厚度之 積在〇· 125 mm厚度之晶片銲墊11上像階梯一 到該半導體裝置，其中L4為0· 345 mm，從該
第28頁 499722 五、發明說明（25) 經堆積半導體晶片的主要表面至該樹脂密封1 8的最外層表 面之大小為0.155 mm，L2為0.5 mm，並且總厚度為0.625 (=0 · 5 0 0 + 0 · 1 2 5 ) m m 〇 在該金屬線1 6的延伸部份之交叉點上，在圖8中所示該 金屬線16之間的間隙變成0·04 mm (=0·22-0.1 5 -0.03 )， 並且因此可以確保足夠的間隙。 具體例3 在下文之具體例3中，將說明一種半導體裝置，其中係 經由堆積兩個具有不同大小之半導體晶片來形成具有位準 差之經堆積半導體晶片5像是將該上方小的半導體晶片以 該連接材料固定在該下方大的半導體晶片，而不覆蓋在該 下方半導體晶片上之墊，以及將該經堆積的半導體晶片固 定在該晶片銲墊。 在具體例3中，將說明一種形成半導體裝置之方法，其 中該TQFP半導體裝置的密封樹脂厚度實質上降低至一半， 其中從該外部腳端是從四個側表面突出之該密封樹脂的厚 度正常為1.4 mm。 圖9是如具體例3之半導體裝置的剖面圖。圖1 0是顯示如 具體例3之半導體裝置另一個具體例的剖面圖。在這個例 子中，下文將省略相同製造方法中之重複部份的說明。 如圖9所示，將該引線框架的内部腳端1 7之頂端部份蝕 刻或壓印加工來形成位準差，作為該内部腳端1 7之頂端部 份上的薄平面1 7 c。如果可以將在該半導體晶片上所固定 之該晶片銲墊11的平坦表面部份11 c形成為薄的，則可以
C:\2D-OODE\90-11\90121747.ptd 第29頁 499722
將先則技術之該TQFP半導體裝置中所應用之引線 用作為該晶片銲墊的第—表面lla。在這個例子中，省略 關於在S前技術中之該TQFP引線框架所具有之聯結桿、框 架、型材、應力吸收裂縫、承載洞等等之說明。 如圖9所示，該第-半導體晶片13的後表面咖，是經由 該連接材料12固定在該晶片銲塾u的平坦表面部份iic。 該第二半導的後表面15b ’是經由該連接材料14 固定在該第-半導體晶片13的主要表面13a，因此裝配該 經堆積的半導體晶片。同時，如圖8所示，該第一和第二 半導體晶片1 3、1 5是固定像階梯一樣，使得尺寸小的半導 體晶片是堆積成該上方第二半導體晶片丨5，如圖8所示， 而不覆蓋設置在該下方第一半導體晶片13之墊1〇。 然後，以該反向引線接合法，經由該金屬線丨6，將設置 在該第一半導體晶片1 3上之墊1 〇和設置在該第二半導體晶 片1 5上之墊2 0，相對且分別電連接至該内部腳端丨7的薄平 面17c和該内部腳端17的第一表面17a。 分別進行兩次引線接合法。在第一次弓丨線接合法中，以 該反向引線接合法、在環路高度A A上經由該金屬線丨6，將 形成為最下方部份之該内部腳端1 7的薄平面丨7 c，連接至 該經堆積半導體晶片的半導體晶片1 3之下方墊】〇。當將該 反向引線接合法應用在該經堆積半導體晶片的下方半導體 晶片1 3上所有必要的墊1 〇後，該第一次弓丨線接合法完成。 然後，在第二次引線接合法中，將該球形接合應用至該 内部腳端1 7的第一表面1 7a。同時，將該球形接合應用
五、發明說明（27) Ϊ，： ΐί:;:接合法中’該球形接合16c所應用之位 直朝向。玄在封樹脂1 8的外部表面穸叙夕办里^ 1 1 6是從該接合點，在^動之位置。該金屬線 平行延伸至該上古轨〇 n々间又上貫質正交地彎曲，然後 至該墊20。當將該反& 後以該針腳接合16d連接 ㈣後，該第二:;；：：：;:：：應用在所有必要的上方 由該内:(!：:1σ7法y::丄：：：該後表面nb之外， 線16、該連接材料12、14、、15、該金屬 主要五表面以密封樹脂18來進;以==成之所有 是從該密封樹脂18的密封邊界側：面该外部聊端19 銲墊11的後表面11 b是從該宓封又 大出，亚且該晶片 當在將該外部腳端1 9連接至兮、5 :的外部表面曝露。 ^^,w81Λ；V^^"#J^ =具J例3之半導體裝置中， 上所具有之墊的數目與該内部腳端的 牛：體曰曰片 金屬線球形接合至-個内部腳端的頂端部份上二固= 置的例子’以及將該金屬線球形接合至』：士：：：= 與相對之上方塾2。。因：:二: = 相對之下方塾10 具有不同大小及功能之半導體、f，晶片是經由將 的，所以具有相同極性及相同：：：階梯一樣所形成 叉。因此，如圖8之剖面圖中15 ^ 一並不總是彼此交 線之間的空氣間隙，而不合、止成不$八屬、二維地設置該金 +會造成戎金屬線的交叉部份。
II 第31頁 C:\2D-OODE\90-ll\90121747.ptd ^yy丨厶么
在根據具體例3之半露雕壯 一樣，該經堆積半導^ /衣’和具體例1和具體例2 度、以及從該以=:，4、該晶片銲墊的厚 封的最外層表面上！ 體晶片的最上方表面至該樹脂密 度。 小的和為該經堆積的半導體裝置的厚 實施例1 在實施例1中，將說明一杂> ^ ^ ^ . 月 貝^例，其中係將根據具體例;3 之I堆積半導體裝置膺用g# ^ Ιέ Λ ^ ^ W用至厚度0. 5 5 mm之半導體裝置， 係豬由使用s亥經堆積半導體晶片’其中將該10 ΠΠΠ平方之 周圍塾排列半導體晶>|和該8 _平方之周圍墊排列半導體 晶片堆積使得個別半導體晶片的中央點一致。 製備具有0 · 1 2 5 mm板厚度之引線框架，且然後將圖9中 所示之該晶片銲墊11的第一表面丨丨a區域的厚度，經由蝕 刻0 · 0 7 5 mm而降低至〇 · 〇 5 mm。將該晶片銲墊u的四角部 份以四個晶片銲墊懸掛腳端（未顯示）夾持在該引線框架 的框架部份。 將配置有絕緣間隙之該内部腳端丨7的頂端部份排列在該 晶片銲墊11的外圍面，以環繞該晶片銲墊i j。連續地形成 該外部腳端1 9和該内部腳端1 7來夾持在該引線框架的框架 部份。 藉由將該晶片銲墊懸掛腳端1 1 d部份彎曲來形成該晶片 銲墊槽，而在該晶片銲墊11的第一表面11 a和該内部腳端 17的第一表面17a之間具有位準差L7 = 〇.l mm。 該薄平面1 7c是從該内部腳端1 7的第一表面1 7a，藉由蝕
C:\2D-CODE\90-11\90121747.ptd 第32頁 :頂端部份來將其移去〇.(m mm的深度，而在該引線框 木的内部腳端17之了員端部份上形成的。 ，：0二475匪厚度之下方和上方半導體記憶晶片13、15 品δ玄墊10、20是分別排列在靠近該主要表面的外圍 ’經由0· 0 2 5 _厚度的連接材料12，固定在該晶片銲墊 =平坦表面部份Uc。#該下方半導體記憶晶片13的主 、面l、3a是經由〇· 〇25 mm厚度的連接材料14，固定在該 ^方半導體晶片1 5的後表面j 5b來使其中央點一致時，因 该上方半導體晶片1 5和該下方半導體晶片1 3之間一面的 差異，所以將該經堆積半導體固定，而將該上方半導體晶 片1 5平行於该下方半導體晶片J 3移動L 3 = i關，像階梯一 樣。 忒經堆積半導體晶片的上方墊2 〇，和位於較該墊2 〇低 L8 = 〇· 17 mm之該内部腳端17的第一表面17a，是以第二次 反向引線接合法，在環路高度A=〇· 22 mm上連接的。人 相反地，因為該下方墊丨〇是較該内部腳端17的薄平 1 7c的位置高0 · 〇 4 7 5 mm，所以該第一次引線接合法θ 路尚度大小ΑΑ = 0· 15 mm，由反向引線接合法來進行 環 該上方半導體晶片15的厚度〇· 1 4 75 mm和該連接材^斗。、因為 度0·025 mm之和為0.1725 mm，所以可以確保在第〜的厚 第二次接合金屬線1 6之間間隙為0. 1 1 5 mm。 次和 在實施例1中，從該經堆積半導體晶片的上方活性 (主要表面）至該晶片銲墊1 1的後表面1 1 b的大小& 表面 ± 〇· 04 4 mm，其為L4 = 0· 345 ± 0· 024 mm 和該晶片鲜· 的
五、發明說明（30) v2關之和。因此，如果將該上方模具和下 f杈具夾住來提供〇.55〇龍之密封樹脂植入空間（空穴 底邱：51:1晶片銲墊11的後表面1 lb與該下方模具的 -::日”植入該密封樹脂18;則可以得到該半導 形成該tqfp兩層經堆積半導體晶片，並且立 ϊ =:、Λ樹脂18的上方表面至該晶片銲墊11的曝露後 表面llb之厚度大小0.550 mm。 傻 在上面貫施例1所說明之丰暮 堆積半導體晶片的上方主要用來覆蓋該經 ^ ^ 0. 1 5 5,,( 0. 55〇_〇^^ΐ〇 Γ5,ν ^ΐΜΙ18^^Λ 體晶片的活性表面至今曰# ^^ )。因為從該經堆積半導 n 玄日日片1干塾^的後表面lib之大小兔 積半導體晶片的活性表：。子同度二密封:⑽^ 1 5 a至該金線! 6的最高部份之大:’因為從該主要表面 ，,0^06! ^ t V|； - 6 罝亚且因此可以確保充分的品質。 日]取呵位 同樣地，因為所有該球形接合: 和以反向引線接合法連接置、该針腳接合位置、 導體晶片13上之塾的導體晶片的下方半 積半導體晶片的厚度大小L4範圍中:：部#，是在該經堆 封樹脂18來充分地覆蓋該球形！===，所以可以用該密 和該金線的最高部份。 °位置、该針腳接合位置 童施例2 第34頁 ^3l2\2d-code\90-ll\90121747.ptd 499722 五、發明說明（31) " - 在下文中將參照實施例2來說明該經堆積的半導體裝 ^，其是使用在先前技術中之該TQFP的厚度14 mmS密^樹 :曰之實質-半的厚度之廉價引線框架，因為裝配該晶月銲 墊和該引線框架的頂端部份來具有0.125 _的板厚度。將 省略與具體例1中所說明之經堆積半導體晶片之相同結構. 及相同製造方法的說明。 在實施例2中，該下方半導體晶片13的後表面13b，是經. 由該連接材料12固定在該晶片銲墊u的第一表面Ua。因 此，不需要0. 0 7 5 _的壓印加工，並且該内部腳端的頂端 #份不需要移去0.075 mme為此，如果將第一次反向引線 接合法中之球形接合應用在該内部腳端丨7的第一表面 17a，環路高度AA=〇. 15難，並且將第二次反向引線接合 應用在環路高度八=0. 22 mm，當從側面看時，在交叉部份 的間隙大小變成〇. 04 min。 為了確保‘貝施例之該間隙大小〇 · 11 5 mm，所以將第二 次反向引線接合法中之該環路高度定在Α = 〇·295 mm。因一 j匕在°亥岔封模具之間該空穴大小增加〇· 1 5 mm之後，將 ^亥=堆積半導體裝置密封，並且因此可以得到具有該密封 樹脂厚度為〇 · 7 mm之經堆積半導體裝置。 在實施例2該經堆積半導體裝置中，將具有0.7 mm板厚 度=該晶片銲墊和該内部腳端，使用該上方密封模具和下 方被封模具來密封，其中裝配該空穴大小〇 · 7 ;並且將 〇·147 mm厚度之半導體晶片，經由〇q25 mm厚度之兩個連 接材料堆積且固定在該晶片銲墊，像階梯一樣。因此，
五 、發明說明（32) 心.3 45關’伙。亥經i隹積半導體晶片的主要表面工至該 “:树脂的最夕卜面之大小為〇 23匪，L2 = 〇 57 5關， μ經堆積半導胆衣置的總厚度為〇 7 (=〇 5 〇 i2 mm 〇 如果將該經堆積半導體裝置的後表面固定在該晶片銲 ::其中具有該晶片銲墊槽，並且然後將該金屬線以反向 =線接合法接合至該經堆料f體$ 4的上^ ;則可以 :到該經堆積半導體裝置，其中該晶片銲塾是從該密封樹 月:的外部表面曝露，並且該外部腳端是經由該晶片銲墊槽 =埋在該密封樹脂中，當該經堆積半導體裝置是以該密封 对月曰袷封，而造成该晶片銲墊的後表面與該下方具 觸。 參照該經堆積半導體晶片來說明實施例2，其中將兩個 具有1·4 mm厚度密封樹脂之TQFp堆積在具有〇125 _板厚 度之引線框架。然而，在該密封樹脂的厚度沒有限制，以 及優先要求該功能的加成或容量的增加之例子中，如果該 經堆積半導體晶片是經由將該半導體裝置堆積至三層或多 層所裝配的，則可以得到在先前技術中無法達到之具有薄 密封厚度的半導體裝置。 本發明是藉由使用低價可得到之引線框架的薄層來說 明。但是如果用來支撐該經堆積半導體晶片之晶片銲墊部 份，是經由該晶片銲墊框架分別從該内部腳端框架所獨立 裝配的，儘管成本變得昂責；或如果該引線框架是由能夠 被裝配得較該引線框架薄之積層基板所取代；或如果該弓丨
499722 五、發明說明（33) 線框架是由該板基板所取代；均亦可以達到相同的優點。 如果當裝配該經堆積半導體晶片時，不將連接至該引線 之墊覆蓋，並且可以將具有不同位準在該主要表面上之墊 曝露像階梯一樣，則該半導體晶片不限制在半導體記憶晶 片。因此，藉由具有任何功能之丰導體晶片，或是具有相- 同大小或不同大小之半導體晶片，均可以達到相似的優 黑占〇
因為裝配该經堆積半導體晶片在該上方半導體晶片上之 塾’疋從該經堆積半導體晶片的表面曝露，所以該半導體 晶片並不限於周圍墊排列半導體記憶晶片。因此，藉由該 中央墊排列半導體晶片，或是其中將該墊分別排列^該主 要表面上之半導體晶片’均可以達到相似的優點。 在开> 成该經堆積半導體晶片中，如果在相同平面上將該 上方半導體晶片相對於該下方半導體晶片翻轉J 8 〇度，以 及然後在兩個正交方向平行移動來曝露該下方墊之後，將 違上方半導體晶片像階梯一樣移動，並且固定在該下方半 導體晶片，則可以達到相似的優點。
在形成該經堆積半導體晶片中，如果在將該上方半導體 晶片在兩個正交方向平行於該下方半導體晶片移動來曝露 在兩個正交面上之下方墊之後，將該上方半導體晶片移動 像階梯一樣，並且固定在該下方半導體晶片，則可以 相似的優點。 在形成該經堆積半導體晶片中’如果將排列該墊的周圍 上且較§玄下方半導體晶片尺寸小之該上方半導體晶片移動
499722 五、發明說明（34) =階梯一樣’並且固定在該下方半 方墊’無關於該上方塾的排列，即使以曝露該下 體晶片的中央點彼此一致，亦可以達至1 ^上方與下方半導 藉由使用晶片銲塾來說明該具體例丨、相似的優點。 3，其中具有晶片銲塾槽之晶片銲墊 2體例2和具體例 導體晶片。在這個例子中，藉由小、是較大於該半 似的優點，其中具有晶片銲墊槽之曰曰曰曰二銲墊可以達到相 於該半導體晶片，或者且右來点 片藝的尺寸是較小 4有具有形成像該框恕^ 掛腳端加強板的框架小晶片鲜塾。 ’、之该晶片銲墊懸 因為本發明是如上述ί裝ί的:所以可r 之優點。 j ^達到下列所舉 在本發明中，因為該晶片銲墊的一 的外部表面所曝露，並且形成該晶片銲=從該密封樹脂 腳端可以突出，從該密封樹脂的側表面^，所以該外部 可以達到之優點為：可以降低該半導體〇偏離。因此’ 度，並且可以延長在封裝之後，該裝置^的密封樹脂厚 同樣地，在該TSOP半導體裝置中，于熱應變的壽命。 可以降低該半導體裝置“度，i且亦；=m: 後，該裝置對熱應變的壽命。 L長在ί衣之 料’在該TQFP半導體裝置中，可以達到之優點為 以降低該半導體裝置的厚度，並且亦可以延長在封裝之了 後’該裝置對熱應變的壽命。 再者，可以達到之優點為：可以更降低該半導體裝置的 厚度，並且亦可以延長在封裝之後，該裝置對熱應變的壽
C: \2D-CX)DE\90-11 \90121747.ptd 第38頁 499722 五、發明說明（35) 命。 並且，可以達到之優點為：可以再更降低該半導體裝置 的厚度，並且亦可以延長在封裝之後，該裝置對熱應變的 壽命。 除此之外，可以達到之優點為：可以用最短的距離，像 實質L-型來裝配該金屬線的長度，並且亦可以降低該半導 體裝置的厚度。 元件編號之言兒明 1 晶 片 銲 墊 2 連 接 材 料 3 半 導 體 晶片 3a 活 性 表 面 4 連 接 材 料 5 半 導 體 晶片 5 a 活 性 表 面 10 經 堆 積 的半 導 體 晶 片 上 之下方墊 11 晶 片 銲 墊 11a 晶 片 銲 墊11 的 第 _丨丨垂 表 面 lib 晶 片 銲 墊11 的 後 表 面 11c 晶 片 銲 墊11 的 平 坦 表 面 部份 lid 晶 片 銲 墊懸 掛 腳 端 lie 晶 片 銲 墊懸 掛 腳 端11 d的剖面形狀 12 帶 式 連 接材 料 13 下 方 半 導體 記 憶 晶 片
C: \2D-mDE\90-11 \90121747. ptd 第39頁 499722 五、發明說明（36) 13a 下方半導體記憶晶片1 3的活性表面（主要表面） 13b 第一半導體晶片1 3的後表面 14 連接材料 15 上方的半導體記憶晶片 15a 上方半導體記憶晶片1 5的活性表面（主要表面） 15b 上方半導體記憶晶片1 5的後表面 16 金屬線 16c 球形接合 1 6 d 針腳接合 1 6 e 金屬線1 6的直線部分 17 内部腳端 17a 内部腳端1 7的第一表面 1 7b 内部腳端17的後表面 17c 内部腳端1 7的薄平面 1 8 密封樹脂 19 外部腳端 20 經堆積的半導體晶片上之上方墊 A 從該活性表面3a延伸向上該金線的最高部分6a 之高度大小，以及從該活性表面5 a延伸向下該 金線的最高部分6b之高度大小 B 該經堆積半導體晶片的厚度 E 覆蓋該金線的最高部分之大小 L1 夕卜部腳端1 9的封裝高度 L2 從該晶片銲墊11的平坦表面部份11c至該密封樹
\\312\2d-code\90-ll\90121747.ptd 第40頁 499722 五、發明說明（37) 脂18 的 最 上 方表 面 之 大 小 L4 經 堆 積 半 導 體晶 片 的 厚 度 L6 從 該 密 封 樹 脂1 8 的 表 面 至 該 外 部 腳 端1 9 的 上 方 表 面 之 密 封 樹脂1 8 的 大 小 L7 從 該 外 部 腳 端1 9 的 表 面 至 該 晶 片 銲 墊的 曝 露 表 面 之 密 封 樹 脂18 的 大 小
\\312\2d-code\90-ll\90121747.ptd 第41頁 499722 圖式簡單說明 圖1是如具體例1之半導體裝置的剖面圖； 圖2是如具體例1之半導體裝置的剖面圖，其是與圖1正 交； 圖3是顯示如具體例1之半導體裝置的平面圖，而省略該 密封樹脂； 圖4是金屬線的側面圖； 圖5是顯示如具體例1之半導體裝置之另一個具體例的剖 面圖； 圖6是如具體例2之半導體裝置的剖面圖； 圖7是顯示如具體例2之半導體裝置的平面圖，而省略該 密封樹脂， 圖8是顯示如具體例2之半導體裝置之另一個具體例的剖 面圖 ； 圖9是如具體例3之半導體裝置的剖面圖； 圖1 0是顯示如具體例3之半導體裝置之另一個具體例的 剖面圖；以及 圖11是先前技術中之半導體裝置的剖面圖。
C:\2D-CODE\9(M]\90]21747.ptd 第42頁

Claims (1)

  1. /22 、申請專利範圍 1 ·—種半導體裝置，係包含： 導二ΐ堆積半導體晶片，係包括上方半導體晶片及下方半 於ς:二，其皆具有整排列於其上之主要表面及分別相對 面了 =要表面之後表面，係將該上方半導體晶片的後表 經由連接材料來固定在該下方半導體晶片的主要表 w如階梯一般移動且不覆蓋墊； =°卩腳端’從其連續地形成外部腳端； 懸:卜墊以：其連續地形成設有晶片鮮墊槽之晶片銲塾 :連接材料，金屬線和一密封材料； 固該導體晶片的後表面，是以該連接材料 法ΐϊ;:對：:：：端是藉由該金屬線以反 該經堆積半導體晶片、；材=覆蓋該内部腳端、 墊之五個主要表面，而 f L 4連接材料與該晶片銲 脂的外部表面曝露，以::片銲墊的後表面從該密封樹 面突出，以及將該晶片銲^部腳端從該密封樹脂的側表 表面曝露。 、切斷表面從該密封樹脂的側 2·如申請專利範圍第〗項 積半導體晶片是藉由··在蔣+導體裝置，其中，該經堆 上翻轉180度且像階梯移/方半導體晶片在相同平面 片，以及然後將其固定而後+，堆積該上方半導體晶 上之墊，所形成的。 後蓋設置於該下方半導體晶片 C: \2ϋ-ω〇Ε\90-11 \90121747 .ptd 第43頁 499722 六、申請專利範圍 . 3. 如申請專利範圍第1項之半導體裝置，其中，該經堆 積的半導體晶片是由分別具有不同大小之半導體晶片所形 成的，使得設置在該下方半導體晶片的主要表面上之墊從 該上方半導體晶片的外圍區域曝露。 4. 如申請專利範圍第1項之半導體裝置，其中，該經堆 積半導體晶片的後表面係精由該連接材料來固定在該晶片 銲墊的薄部分。 5. 如申請專利範圍第1項之半導體裝置，其中，位準差 是提供在該作為薄平板部份之内部腳端的頂端部分。 6. 如申請專利範圍第1項之半導體裝置，其中，該金屬 線的一端是藉由球形接合來連接至該内部腳端的一表面， 其是位於該經堆積半導體晶片的堆積厚度範圍之内；以及 該金屬線的另一端是藉由針腳接合來連接至該墊，其是提 供在該經堆積半導體晶片的上方半導體晶片之主要表面。
    C:\2D-CODE\90-ll\90]21747.ptd 第44頁
TW90121747A 2001-02-06 2001-09-03 Semiconductor device TW499722B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001029342A JP2002231882A (ja) 2001-02-06 2001-02-06 半導体装置

Publications (1)

Publication Number Publication Date
TW499722B true TW499722B (en) 2002-08-21

Family

ID=18893701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW90121747A TW499722B (en) 2001-02-06 2001-09-03 Semiconductor device

Country Status (6)

Country Link
US (1) US6353265B1 (zh)
JP (1) JP2002231882A (zh)
KR (1) KR100445502B1 (zh)
CN (1) CN1197156C (zh)
DE (1) DE10136283A1 (zh)
TW (1) TW499722B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018041B2 (en) 2006-07-21 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with offset stacked die

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483736B2 (en) * 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6881994B2 (en) 2000-08-14 2005-04-19 Matrix Semiconductor, Inc. Monolithic three dimensional array of charge storage devices containing a planarized surface
JP2002124626A (ja) * 2000-10-16 2002-04-26 Hitachi Ltd 半導体装置
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
US7352199B2 (en) * 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
JP2002343932A (ja) * 2001-05-17 2002-11-29 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6843421B2 (en) 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
JP2003101204A (ja) * 2001-09-25 2003-04-04 Nec Kansai Ltd 配線基板及び配線基板の製造方法並びに電子部品
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6936495B1 (en) 2002-01-09 2005-08-30 Bridge Semiconductor Corporation Method of making an optoelectronic semiconductor package device
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US6731011B2 (en) * 2002-02-19 2004-05-04 Matrix Semiconductor, Inc. Memory module having interconnected and stacked integrated circuits
US6509637B1 (en) * 2002-03-08 2003-01-21 Amkor Technology, Inc. Low profile mounting of thick integrated circuit packages within low-profile circuit modules
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US7145223B2 (en) * 2002-05-22 2006-12-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US6919620B1 (en) * 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
DE10243981B4 (de) * 2002-09-20 2015-06-03 Robert Bosch Gmbh Elektronische Baueinheit, insbesondere Regler für Generatoren in Kraftfahrzeugen
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
JP2005150456A (ja) * 2003-11-17 2005-06-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005150647A (ja) * 2003-11-20 2005-06-09 Renesas Technology Corp 半導体装置及びその製造方法
JP3941953B2 (ja) * 2003-12-03 2007-07-11 松下電器産業株式会社 半導体装置およびその製造方法
KR100543729B1 (ko) * 2004-03-24 2006-01-20 아바고테크놀로지스코리아 주식회사 열 방출 효율이 높고 두께는 물론 크기를 감소시킨 고주파모듈 패키지 및 그 조립 방법
US6933223B1 (en) 2004-04-15 2005-08-23 National Semiconductor Corporation Ultra-low loop wire bonding
US20060027901A1 (en) * 2004-08-09 2006-02-09 Ming-Sung Tsai Stacked chip package with exposed lead-frame bottom surface
US7446396B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuit leadframe package system
JP2006278913A (ja) * 2005-03-30 2006-10-12 Toyota Motor Corp 回路装置とその製造方法
JP4674113B2 (ja) * 2005-05-06 2011-04-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2007129182A (ja) 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
CN100411170C (zh) * 2005-05-30 2008-08-13 矽品精密工业股份有限公司 多芯片堆栈结构
JP5110247B2 (ja) * 2006-07-31 2012-12-26 ミツミ電機株式会社 半導体集積回路装置
JP2008033724A (ja) * 2006-07-31 2008-02-14 Mitsumi Electric Co Ltd シングル・チップ半導体集積回路装置の製造方法、プログラムデバッグ方法、マイクロコントローラの製造方法
US7618848B2 (en) * 2006-08-09 2009-11-17 Stats Chippac Ltd. Integrated circuit package system with supported stacked die
JP2008085002A (ja) * 2006-09-27 2008-04-10 Sanyo Electric Co Ltd 半導体装置およびその製造方法
TW200820402A (en) * 2006-10-26 2008-05-01 Chipmos Technologies Inc Stacked chip packaging with heat sink struct
US7772683B2 (en) * 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US7635913B2 (en) * 2006-12-09 2009-12-22 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US8304874B2 (en) 2006-12-09 2012-11-06 Stats Chippac Ltd. Stackable integrated circuit package system
TWI327365B (en) * 2007-01-19 2010-07-11 Chipmos Technologies Inc Zigzag-stacked chip package structure
JP4835449B2 (ja) * 2007-01-29 2011-12-14 株式会社デンソー 半導体装置
KR101557273B1 (ko) 2009-03-17 2015-10-05 삼성전자주식회사 반도체 패키지
KR100881198B1 (ko) 2007-06-20 2009-02-05 삼성전자주식회사 반도체 패키지 및 이를 실장한 반도체 패키지 모듈
US20090091009A1 (en) * 2007-10-03 2009-04-09 Corisis David J Stackable integrated circuit package
JP5183186B2 (ja) * 2007-12-14 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
US8399973B2 (en) 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
JP2009252815A (ja) * 2008-04-02 2009-10-29 Toppan Printing Co Ltd 複合リードフレーム構造体及び半導体装置
KR101660430B1 (ko) 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
KR101909203B1 (ko) 2011-07-21 2018-10-17 삼성전자 주식회사 멀티-채널 패키지 및 그 패키지를 포함한 전자 시스템
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
CN108155158A (zh) * 2017-12-22 2018-06-12 中国电子科技集团公司第四十七研究所 大容量存储器电路的3d封装结构
CN113451231A (zh) * 2020-03-27 2021-09-28 意法半导体有限公司 具有透明基底的wlcsp及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302164A (ja) 1991-03-29 1992-10-26 Fujitsu Ltd 半導体装置
JP3203200B2 (ja) 1997-03-10 2001-08-27 三洋電機株式会社 半導体装置
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
JP3077668B2 (ja) * 1998-05-01 2000-08-14 日本電気株式会社 半導体装置、半導体装置用リードフレームおよびその製造方法
KR100277438B1 (ko) * 1998-05-28 2001-02-01 윤종용 멀티칩패키지
JP2000156464A (ja) 1998-11-20 2000-06-06 Hitachi Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018041B2 (en) 2006-07-21 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with offset stacked die
TWI425615B (zh) * 2006-07-21 2014-02-01 Stats Chippac Ltd 具有偏移式堆疊晶粒之積體電路封裝件系統
US8759954B2 (en) 2006-07-21 2014-06-24 Stats Chippac Ltd. Integrated circuit package system with offset stacked die

Also Published As

Publication number Publication date
US6353265B1 (en) 2002-03-05
KR20020065326A (ko) 2002-08-13
CN1368760A (zh) 2002-09-11
CN1197156C (zh) 2005-04-13
DE10136283A1 (de) 2002-08-22
KR100445502B1 (ko) 2004-08-21
JP2002231882A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
TW499722B (en) Semiconductor device
TWI643268B (zh) 堆疊封裝結構的製造方法
TWI273667B (en) Chip package and bump connecting structure thereof
JP4225036B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
JP4014912B2 (ja) 半導体装置
KR100497974B1 (ko) 반도체 장치 및 그 제조 방법
JP3022393B2 (ja) 半導体装置およびリードフレームならびに半導体装置の製造方法
US8274143B2 (en) Semiconductor device, method of forming the same, and electronic device
US5437915A (en) Semiconductor leadframe and its production method and plastic encapsulated semiconductor device
JP2819284B2 (ja) 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ
US7521810B2 (en) Chip stack package and manufacturing method thereof
US20070164457A1 (en) Semiconductor package, substrate with conductive post, stacked type semiconductor device, manufacturing method of semiconductor package and manufacturing method of stacked type semiconductor device
JPH05109975A (ja) 樹脂封止型半導体装置
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JPS5839048A (ja) フレキシブル領域接着テ−プ
JP2002222889A (ja) 半導体装置及びその製造方法
JPH0245969A (ja) 半導体装置の製造方法
US5929513A (en) Semiconductor device and heat sink used therein
TW200824090A (en) Integrated circuit package system employing bump technology
TW201626532A (zh) 整合中介層及雙佈線結構之線路板及其製作方法
KR102420126B1 (ko) 반도체 소자
US5533664A (en) Method of manufacturing a semiconductor device
US6984877B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
KR20070040869A (ko) 돌기 및 홈이 형성된 금속 부재를 이용한 적층 패키지

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees