TWI636539B - 具有複製晶粒接合墊及相關聯裝置封裝件之半導體裝置及其製造方法 - Google Patents

具有複製晶粒接合墊及相關聯裝置封裝件之半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI636539B
TWI636539B TW106101128A TW106101128A TWI636539B TW I636539 B TWI636539 B TW I636539B TW 106101128 A TW106101128 A TW 106101128A TW 106101128 A TW106101128 A TW 106101128A TW I636539 B TWI636539 B TW I636539B
Authority
TW
Taiwan
Prior art keywords
die
package
pads
bond pads
group
Prior art date
Application number
TW106101128A
Other languages
English (en)
Other versions
TW201735304A (zh
Inventor
那森 J 席洛卡
崔麥達偉 塔納迪
安德魯 D 波斯修德
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201735304A publication Critical patent/TW201735304A/zh
Application granted granted Critical
Publication of TWI636539B publication Critical patent/TWI636539B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

本文中揭示具有複製晶粒接合墊及相關聯裝置封裝件之半導體裝置及其製造方法。在一項實施例中，一半導體裝置封裝件包含複數個封裝接觸件及一半導體晶粒，該半導體晶粒具有複數個第一晶粒接合墊、複數個第二晶粒接合墊，及具有與該等第一晶粒接合墊相同之接針指派的複數個複製晶粒接合墊。該半導體晶粒進一步包含一積體電路，該積體電路係經由該複數個第一晶粒接合墊及該等第二晶粒接合墊或該等複製晶粒接合墊(但非兩者)而可操作地耦合至該等封裝接觸件。該積體電路經組態以程式化成以下狀態之一者：(1)一第一墊狀態，其中該等第一晶粒接合墊及該等第二晶粒接合墊經啟用以與該等封裝接觸件一起使用；及(2)一第二墊狀態，其中該等第一晶粒接合墊及該等複製晶粒接合墊經啟用以與該等封裝接觸件一起使用。

Description

具有複製晶粒接合墊及相關聯裝置封裝件之半導體裝置及其製造方法
所揭示之實施例係關於半導體裝置，其包含半導體裝置封裝件(諸如，記憶體裝置封裝件)，其具有選擇性地耦合至外部封裝接觸件之複製晶粒接合墊。
一種記憶體裝置封裝件通常包含圍封於一塑性或陶瓷殼體中之一半導體記憶體晶粒，及使該裝置封裝件能夠電連接至一印刷電路板(PCB)之封裝接觸件。記憶體裝置封裝件可具有呈許多不同形式之封裝接觸件。圖1A展示具有呈連接至一下層PCB 103之金屬導線102形式之封裝接觸件的一個裝置封裝件100a。金屬導線102配置於一導線框架104中且延伸穿過一封裝件殼體105，其中金屬導線102連接至在封裝件殼體105內之一記憶體晶粒106。線接合108將個別導線102電連接至在記憶體晶粒106之一上側上之個別晶粒接合墊107，藉此將記憶體晶粒106電連接至PCB 103。圖1A中展示之裝置封裝件100a通常被稱為一小型積體電路(SOIC)封裝件。 圖1B展示具有呈接觸墊112形式之封裝接觸件之一不同記憶體裝置封裝件100b，接觸墊112經由金屬焊料凸塊115接合至大致在裝置封裝件100b下方之PCB 103。形成接觸墊112於承載記憶體晶粒106之一支撐基板114上。支撐基板114包含將接觸墊112連接至在記憶體晶粒106上之對應線接合108及晶粒接合墊109的多層級之導電跡線(未展示)。圖1B中展示之裝置封裝件100b通常被稱為球柵格陣列(BGA)封裝件。 圖1B之BGA封裝件100b與圖1A之SOIC封裝件之間之一個差異係BGA封裝件使用支撐基板114替代金屬導線102來路由電連接。由於封裝接觸墊112在記憶體晶粒106之平面內，故此提供之一優點係比SOIC封裝件100a更緊緻之覆蓋區。另外，使用BGA封裝件100b之基板跡線而非金屬導線102更易於路由電連接，其僅可沿晶粒106之周長放置。然而，BGA組態之一缺點係支撐基板114之製造比導線框架104更昂貴，且因此增加BGA封裝件100b之相對成本。為保持低製造成本，一些裝置製造選擇使用一SOIC封裝件，而其他製造選擇針對一減小之覆蓋區及較不複雜晶粒接合墊佈局之一BGA設計。在任一情況下，該BGA封裝件及該SOIC封裝件之記憶體晶粒106可實質上相同，惟對應晶粒接合墊107及對應晶粒接合墊109之佈局除外。
本發明揭示一種半導體裝置封裝件，其包括：複數個封裝接觸件；及一半導體晶粒，該半導體晶粒包含：具有專用第一接針指派之複數個第一晶粒接合墊；具有專用第二接針指派之複數個第二晶粒接合墊；具有與該等第二接合墊相同之專用第二接針指派之複數個複製晶粒接合墊；及經由該複數個第一晶粒接合墊及該等第二晶粒接合墊或該等複製晶粒接合墊(但非兩者)可操作地耦合至該等封裝接觸件之一積體電路，其中該積體電路經組態以程式化成以下狀態之一者：(1)一第一墊狀態，其中該等第一晶粒接合墊及該等第二晶粒接合墊經啟用以與該等封裝接觸件一起使用；或(2)一第二墊狀態，其中該等第一晶粒接合墊及該等複製晶粒接合墊經啟用以與該等封裝接觸件一起使用。 本發明亦揭示一種製造一半導體裝置封裝件之方法，該方法包括：將一半導體裝置封裝件之封裝接觸件選擇性地連接至形成該半導體裝置封裝件之一部分之一半導體晶粒，其中該半導體晶粒包含：具有專用第一接針指派之複數個第一晶粒接合墊；具有專用第二接針指派之複數個第二晶粒接合墊；及具有與該等第二晶粒節點相同之專用第二接針指派之複數個第三晶粒接合墊，其中選擇性地連接該等封裝接觸件包含：將個別封裝接觸件連接至該等第一晶粒接合墊；及(1)將個別封裝接觸件連接至該等第二晶粒接合墊或(2)將個別封裝接觸件連接至該等第三晶粒接合墊；及將該半導體晶粒程式化成一墊狀態，其中該等第二晶粒接合墊經啟用以供使用或該等第三晶粒接合墊經啟用以供使用。 本發明亦揭示一種半導體裝置，其包括：一封裝件殼體；沿該封裝件殼體之至少一側之複數個封裝接觸件；及至少部分圍封於該封裝件殼體中之一記憶體晶粒，其中該記憶體晶粒包含一作用表面及定位於該作用表面之不同區域處之第一、第二及第三群組之晶粒接合墊，其中該第一群組之晶粒接合墊及該第二群組之晶粒接合墊電耦合至該等封裝接觸件之對應者，該第三群組之晶粒接合墊自該等封裝接觸件電斷開連接，該第一群組之晶粒接合墊具有第一接針指派，該第二群組之晶粒接合墊具有不同於該等第一接針指派之第二接針指派，及該第三群組之晶粒接合墊具有與該等第二接針指派相同之第三接針指派。 本發明亦揭示一種半導體裝置，其包括：一作用表面及定位於該作用表面之不同區域處之第一、第二及第三群組之晶粒接合墊，其中該第一群組之晶粒接合墊具有第一接針指派，該第二群組之晶粒接合墊具有不同於該等第一接針指派之第二接針指派，及該第三群組之晶粒接合墊具有與該等第二接針指派相同之第三接針指派，其中該半導體裝置經組態以選擇性地啟用(1)該第二群組之接合墊及(2)該第三群組之接合墊之一者。
本文中描述具有複製接合墊之半導體裝置之各種實施例的特定細節連同相關方法、裝置及系統。術語「半導體裝置」通常係指包含一或多個半導體材料之一固態裝置。一半導體裝置可包含(例如)一半導體基板、晶圓或自一晶圓或基板單粒化之晶粒。貫穿本發明，通常在半導體晶粒之內容脈絡中闡述半導體裝置；然而，半導體裝置並非限於半導體晶粒。 一半導體裝置亦包含一「半導體裝置封裝件」，該「半導體裝置封裝件」包括經併入至封裝件中之一或多個半導體晶粒。一半導體裝置封裝件可包含部分或全部囊封一或多個半導體裝置之一外殼或殼體。一半導體裝置封裝件亦可包含承載一或多個半導體裝置且經附接至或以其他方式併入至該封裝件中之一中介層基板。術語「半導體裝置總成」可係指一或多個半導體裝置、半導體裝置封裝件，及/或基板(例如，中介層、支撐或其他適合基板)之一總成。 在下文描述之所繪示實施例中，在記憶體裝置及包含此等裝置之記憶體裝置封裝件之內容脈絡中描述半導體裝置。然而，本發明不限於記憶體晶粒及包含此等記憶體晶粒之記憶體裝置封裝件。例如，半導體裝置總成及封裝件之一些實施例可包含處理器、邏輯晶粒、發光晶粒、類比電路晶粒等。另外，熟習此項技術者亦將瞭解新技術可具有額外實施例且可在無下文參考圖2至圖7所描述之實施例之若干細節之情況下實踐本發明技術。 如本文中所使用，該等術語「垂直」、「橫向」、「上部」及「下部」可係指鑑於圖式中所展示之定向之該半導體裝置中之特徵的相對方向或位置。例如，「上部」或「最上部」可係指經定位比其他特徵更靠近一頁之頂部之一特徵。然而，此等術語應被廣義解釋為包含具有其他定向(諸如，垂直或傾斜定向)之半導體裝置，其中可取決於該定向而互換頂部/底部、上方/下方、高於/低於、向上/向下及向左/向右。 圖2係根據本發明技術之一實施例組態之一記憶體晶粒210之一俯視圖。記憶體晶粒210包含一作用表面208，及經形成於記憶體晶粒210之周長內之作用表面208上之第一晶粒接合墊224 (「第一晶粒墊224」)、第二晶粒接合墊225 (「第二晶粒墊225」)及第三晶粒接合墊226 (「複製晶粒墊226」)的分開群組。第一晶粒墊224接近於沿一第一晶粒邊緣212a的第一晶粒角隅區域214a及第二晶粒角隅區域214b。沿第一晶粒角隅區域214a與第二晶粒角隅區域214b之間的第一晶粒邊緣212a中間來定位第二晶粒墊225。複製晶粒墊226接近於沿與第一晶粒邊緣212a相對之一第二晶粒邊緣212b的第三晶粒角隅區域214c及第四晶粒角隅區域214d。 第一晶粒墊224具有專用第一接針指派231，第二晶粒墊225具有專用第二接針指派232，及複製晶粒墊226具有與第二接合墊225相同之專用第二接針指派232 (即，複製接針指派)。第一接針指派231及第二接針指派232對應於在諸如PCB之一支撐基板(未展示)上之特定墊、跡線或其他連接位點之指派，含有記憶體晶粒210之一裝置封裝件最終附接至該PCB。在所繪示之實施例中，第一接針指派231及第二接針指派232包含輸入/輸出(I/O)或DQ接針。更特定言之，第一接針指派231包含DQ0至DQ3接針，及第二接針指派232包含DQ4至DQ7接針。在使用中，該等DQ接針可透過記憶體晶粒210之內部資料線(未展示)輸入及/或輸出資料以供讀取、程式化(例如，寫入)或以其他方式自記憶體晶粒210存取資料。記憶體晶粒210進一步包含具有其他專用接針指派之額外晶粒接合墊227。例如，在圖2中所繪示之實施例中，此等其他接針指派包含：用於提供電力供應及參考電壓之VSS 、VPP 、VCCA 接針；用於提供一時脈信號之接針CK；及用於提供晶片選擇信號之接針SB0 及SB1 。儘管為清晰起見之目的未在所繪示實施例中展示，然記憶體晶粒210可包含具有額外接針指派(諸如，重設或其他接針)之額外晶粒接合墊。在此等及其他實施例中，一些晶粒接合墊227可被省略，接針指派231及接針指派232之一或兩者在數目上可較大或較少，及/或接針指派231及接針指派232之一或兩者可被指派給額外或替代功能(例如除資料線通信之外或替代資料線通信之控制發信號功能)。 記憶體晶粒210包含各種類型之半導體組件及功能特徵。在圖2中所繪示之實施例中，記憶體晶粒210包含具有一起形成一基於NOR快閃之記憶體的非揮發性記憶體及相關電路之一積體電路250 (示意性展示)。在其他實施例中，該記憶體晶粒可包含形成其他類型之記憶體裝置(諸如，基於NAND快閃之記憶體、動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)及/或其他形式之記憶體電路記憶體)之半導體組件及功能特徵。在此等及其他實施例中，記憶體晶粒210可包含具有針對一特定記憶體組態之專用接針指派之晶粒接合墊。例如，一DRAM晶粒可包含經指派給命令、控制及位址接針之晶粒接合墊。 在操作中，積體電路250經組態以被程式化成至少一第一墊狀態或一第二墊狀態。在該第一墊狀態中，該積體電路啟用第一晶粒墊224及第二晶粒墊225以供使用。在該第二墊狀態中，積體電路250啟用第一晶粒墊224及複製晶粒墊226以供使用。 圖3A及圖3B係包含經組態而處於該第一墊狀態之記憶體晶粒210之一記憶體裝置封裝件300 (例如，BGA封裝件)之一橫截面側視圖及一俯視圖。參考圖3A，記憶體裝置封裝件300包含：承載記憶體晶粒210之一封裝件基板330；至少部分囊封或以其他方式容置記憶體晶粒210之一封裝件殼體332；及鄰近支撐基板330之一底側335之複數個封裝接觸件334 (例如，接合墊)。支撐基板330包含：與底側335相對之一頂側337；經由個別線接合340 (其中僅一個線接合340及對應中間接合墊339在圖3A中可見)耦合至記憶體晶粒210之複數個中間接合墊339；及將中間接合墊339與對應封裝接觸件334耦合之複數個導電跡線342 (示意性展示)。可經由(例如)焊料凸塊352將封裝接觸件334接合至一PCB 350上之對應接觸件(未展示)或其他適合基板。 參考圖3B，已自裝置封裝件300 (圖3A)移除封裝件殼體332 (圖3A)，以進一步詳細展示中間接合墊339與記憶體晶粒210之間的連接。更具體言之，經由個別線接合340將中間接合墊339連接至第一晶粒墊224及第二晶粒墊225。線接合340亦將中間接合墊339連接至沿第一晶粒邊緣212a定位之其他晶粒墊227。 在圖3A及圖3B中展示之該第一墊狀態中，沿第一晶粒邊緣212a之晶粒墊224、225及227經啟用以供使用。在此實施例之一項態樣中，記憶體裝置封裝件300可具有一減小之覆蓋區，此係因為不同於需要在與晶粒邊緣相對處之線接合的其他裝置封裝件，線接合340僅沿第一晶粒邊緣212a且不沿第二晶粒邊緣212b。在此實施例之一相關態樣中，歸因於中間接合墊339緊密接近於對應晶粒接合墊224、225及227而最小化接合線340的長度。最小化接合線340之長度可(例如)減小電阻、改良信號品質、減小或消除時序偏斜，及/或提供電效能之其他改良(例如，增加之信號處理速度)。 圖4A及圖4B係包含經組態而處於該第二墊狀態中之該記憶體晶粒210之一記憶體裝置封裝件400 (例如，一SOIC封裝件)之一橫截面側視圖及一俯視圖。參考圖4A，記憶體裝置封裝件400包含至少部分囊封記憶體晶粒210之一封裝件殼體432，及經接合至一PCB 450上之基板接觸件(未展示)或其他適合支撐基板之複數個封裝接觸件或金屬導線470。金屬導線470延伸穿過封裝件殼體432且經由個別線接合440線接合至記憶體晶粒210。 參考圖4B，已自裝置封裝件400移除封裝件殼體432 (圖4A)，以進一步詳細展示金屬導線470與記憶體晶粒210之間之連接。更具體言之，經由個別線接合440將金屬導線470連接至第一晶粒墊224及複製晶粒墊226。線接合440亦將金屬導線470連接至經定位接近晶粒角隅區域214a至214d的晶粒接合墊227之個別者及沿被指派給時脈接針CK之第一晶粒邊緣212a的晶粒接合墊227之一者。 在圖4A及圖4B中所展示之該第二墊狀態中，接近角隅區域214a至214d之晶粒墊224、226及227被啟用以供使用。在此實施例之一項態樣中，裝置封裝件400之記憶體晶粒210係相同於裝置封裝件300之記憶體晶粒210 (圖3A及圖3B)。因此，根據各種實施例組態之記憶體晶粒210及其他半導體裝置的一個優點係其等藉由簡單地將裝置程式化成一特定墊狀態而給出裝置製造者容納不同封裝類型的能力。此繼而簡化裝置製造且減小相關成本。 圖5係展示根據本發明技術之一實施例組態之積體電路250之記憶體晶粒210之一示意圖。積體電路250包含：非揮發性記憶體552；經可操作地耦合至非揮發性記憶體552之控制邏輯554；及將個別晶粒墊224至227可操作地耦合至控制邏輯554及/或直接至非揮發性記憶體552之複數個導線564 (例如跡線及/或埋入式信號線)。導電線564之各者係與圖2中展示之該等接針指派之一者相關聯。 在圖5中所繪示之實施例中，非揮發性記憶體522包含內容可定址記憶體(CAM)之一區域558 (「CAM區域558」)。在一項實施例中，CAM區域558可係自含有(例如)記憶體晶粒210之主記憶體頁、區塊等之一主記憶體模組560分離之記憶體的一部分。在另一實施例中，可使用一不同類型之非揮發性記憶體或該主記憶體模組之一專用部分來替代CAM區域558。 在操作中，CAM區域558經組態以儲存指示一特定墊狀態之一值(例如，一多位之二進制值)。在一項實施例中，CAM區域558可儲存指示記憶體晶粒210係於該第一墊狀態中(即，第一晶粒墊224及第二晶粒墊225經啟用以供使用)之一二進制值「10」，及指示該記憶體晶粒係於該第二墊狀態中(即，第一晶粒墊224及複製晶粒墊226經啟用以供使用)之一二進制值「01」。在一些實施例中，CAM區域558可儲存對應於額外或替代墊狀態之值。舉例而言，在一項實施例中，CAM區域558可儲存指示其中僅啟用第一晶粒墊224以供使用之一第三墊狀態之一二進制值「00」。在此一實施例中，在將記憶體晶粒210最終程式化成該第一墊狀態、該第二墊狀態及另一墊狀態之前，可使用該第三墊狀態來測試積體電路250。在一項實施例中，可經由透過晶粒接合墊224至227之一者或多者接收之一墊程式化信號來程式化CAM區域558。 控制邏輯554可包含(例如)用於操作非揮發性記憶體552之一或多個多工器、解碼器、緩衝器、位址暫存器、資料輸出/資料輸入暫存器等。在圖5中所繪示之實施例中，控制邏輯554包含經組態以透過個別晶粒墊224至226之至少一些驅動信號之複數個驅動器電路562。在一項實施例中，可根據第二接合墊225及複製接合墊226之墊狀態(即，根據該裝置封裝件是否經程式化以用於一BGA組態或一SOIC組態)來啟用/停用該等對應驅動器電路。然而，在該第一墊狀態及該第二墊狀態中皆啟用與第一晶粒墊224相關聯之該等驅動器電路。 圖6係繪示根據本發明技術之一實施例之製造一半導體裝置封裝件的一方法600之一方塊圖。該方法包含將晶粒接合墊224至227之個別者選擇性地連接至一裝置封裝件之對應封裝接觸件(方塊681)，諸如圖3A及圖4A中分別展示之裝置封裝件300及裝置封裝件400之一者的該等封裝接觸件。更具體言之，可將第一晶粒接合墊224連接至該裝置封裝件之第一組封裝接觸件，而僅將晶粒墊225或複製晶粒墊226之一個群組連接至另一組封裝接觸件。 方法600進一步包含程式化記憶體晶粒210之一墊狀態(方塊682)。例如，可經由圖5之CAM區域558程式化積體電路250。當CAM區域558儲存指示一第一墊狀態之一值時，啟用第二晶粒接合墊225以供使用而未啟用複製晶粒接合墊226。當CAM區域558儲存指示一第二墊狀態之一值時，啟用複製晶粒接合墊226以供使用而未啟用第二晶粒接合墊225。在一些實施例中，方法600可包含停用非選定晶粒接合墊(方塊683)。舉例而言，如上文所論述，可藉由斷電、斷開連接或以其他方式暫停操作其等之對應驅動器電路來停用該等非選定晶粒接合墊。 在特定實施例中，在一晶粒封裝階段之前使用(例如)在一裝置封裝階段之前直接接觸晶粒墊224至227之一或多者的一探針卡來程式化記憶體晶粒210之該墊狀態。在額外或替代實施例中，在一封裝階段期間或之後將該墊狀態程式化於記憶體晶粒210中。在一項實施例中，由裝置製造商永久程式化記憶體晶粒210，且裝置客戶及/或裝置製造商無法重新程式化記憶體晶粒210。在其他實施例中，可由裝置製造商及/或裝置客戶程式化及/或重新程式化記憶體晶粒210。 上文參考圖2至圖6描述之半導體裝置及半導體裝置封裝件之任一者可併入至無數較大及/或較複雜系統之任一者中，該等系統之一代表性實例係圖7中示意性展示之系統770。系統770可包含一半導體裝置700、一電源772、一驅動器774、一處理器776及/或其他子系統或組件778。半導體裝置700可包含大致類似於上文描述之該等半導體裝置之彼等的特徵，以及諸如增強熱消散之熱傳導結構之額外特徵。所得系統770可執行諸如記憶體儲存、資料處理及/或其他適合功能之多種功能之任一者。相應地，代表性系統770可包含(但不限於)手持型裝置(例如，行動電話、平板電腦、數位讀取器及數位音訊播放器)、電腦、車輛及其他機器及器具。系統770之組件可容置於一單一單元中或分散在多個互連單元上方(例如，透過一通信網路)。系統770之該等組件亦可包含遠端裝置及多種電腦可讀媒體之任一者。 自前文，將明白本文為了圖解目的已描述本發明技術之特定實施例，但是可在不偏離本發明之情況下作出各種修改。例如，在一些實施例中，該記憶體晶粒之各種晶粒接合墊可經定位及/或程式化成特定狀態，用於容納其他類型之裝置封裝件組態，除BGA組態及/或SOIC組態之外或替代BGA組態及/或SOIC組態。此等裝置封裝件組態可包含(例如)雙列直插封裝(DIP)、接針柵格陣列(PGA)、塑膠引線晶片載體(PLCC)、方形扁平封裝(QFP)及/或小型封裝(TSOP)組態。另外，根據本發明技術之特定實施例組態之半導體晶粒可包含具有專用於與第二晶粒墊225及複製晶粒墊226相同之接針指派的接針指派(例如，三重接針指派)之一或多個額外晶粒接合墊組。在至少一些此等實施例中，該等對應晶粒接合墊可經配置以容納三個或三個以上類型之封裝件組態。此外，儘管可能已在彼等實施例之內容脈絡中描述與本發明技術之特定實施例相關聯之優點，然其他實施例亦可展示此等優點，且並非所有實施例需要展現歸屬於本發明技術之範疇內之此等優點。因此，本發明及相關技術可涵蓋本文中未明確展示或描述之其他實施例。
100a‧‧‧裝置封裝件/一小型積體電路(SOIC)封裝件
100b‧‧‧記憶體裝置封裝件/球柵格陣列(BGA)封裝件
102‧‧‧金屬導線
103‧‧‧下層印刷電路板(PCB)
104‧‧‧導線框架
105‧‧‧封裝件殼體
106‧‧‧記憶體晶粒/晶粒
107‧‧‧晶粒接合墊
108‧‧‧線接合
112‧‧‧接觸墊/封裝接觸墊
114‧‧‧支撐基板
115‧‧‧金屬焊料凸塊
208‧‧‧作用表面
210‧‧‧記憶體晶粒
212a‧‧‧第一晶粒邊緣
212b‧‧‧第二晶粒邊緣
214a‧‧‧第一晶粒角隅區域
214b‧‧‧第二晶粒角隅區域
214c‧‧‧第三晶粒角隅區域
214d‧‧‧第四晶粒角隅區域
224‧‧‧第一晶粒接合墊/第一晶粒墊
225‧‧‧第二晶粒接合墊/第二晶粒墊/第二接合墊
226‧‧‧第三晶粒接合墊/複製晶粒墊/複製晶粒接合墊
227‧‧‧額外晶粒接合墊/晶粒墊
231‧‧‧專用第一接針指派
232‧‧‧專用第二接針指派
250‧‧‧積體電路
300‧‧‧記憶體裝置封裝件
330‧‧‧封裝件基板/支撐基板
332‧‧‧封裝件殼體
334‧‧‧封裝接觸件
335‧‧‧底側
337‧‧‧頂側
339‧‧‧中間接合墊
340‧‧‧線接合
342‧‧‧導電跡線
350‧‧‧印刷電路板(PCB)
352‧‧‧焊料凸塊
400‧‧‧記憶體裝置封裝件/裝置封裝件
432‧‧‧封裝件殼體
440‧‧‧線接合
450‧‧‧印刷電路板(PCB)
470‧‧‧金屬導線
552‧‧‧非揮發性記憶體
554‧‧‧控制邏輯
558‧‧‧內容可定址記憶體(CAM)之一區域/CMA區域
560‧‧‧主記憶體模組
562‧‧‧驅動器電路
564‧‧‧導線
600‧‧‧方法
681‧‧‧方塊
682‧‧‧方塊
683‧‧‧方塊
700‧‧‧半導體裝置
770‧‧‧系統
772‧‧‧電源
774‧‧‧驅動器
776‧‧‧處理器
778‧‧‧子系統/組件
CK ‧‧‧接針/時脈接針
DQ0至DQ7‧‧‧接針
SB0及SB1‧‧‧接針
VCCA‧‧‧接針
VSS‧‧‧接針
VPP‧‧‧接針
圖1A及圖1B係根據先前技術之記憶體裝置封裝件之橫截面視圖。 圖2係根據本發明技術之一實施例組態之一記憶體晶粒之一俯視圖。 圖3A及圖3B係包含根據本發明技術之一實施例之經組態而處於一第一墊狀態之該記憶體晶粒之一記憶體裝置封裝件之一橫截面側視圖及一俯視圖。 圖4A及圖4B係包含根據本發明技術之另一實施例之經組態而處於一第一墊狀態之該記憶體晶粒之一記憶體裝置封裝件之一橫截面側視圖及一俯視圖。 圖5係展示根據本發明技術之一實施例組態之一記憶體晶粒之一積體電路之示意圖。 圖6係繪示根據本發明技術之一實施例之製造一半導體裝置封裝件之一方法之一方塊圖。 圖7係包含根據本發明技術之實施例之一半導體裝置之一系統之一示意圖。

Claims (23)

  1. 一種半導體裝置封裝件，其包括：複數個封裝接觸件；及一半導體晶粒，其包含具有專用第一接針指派之複數個第一晶粒接合墊，具有專用第二接針指派之複數個第二晶粒接合墊，具有與該等第二晶粒接合墊相同之專用第二接針指派之複數個複製晶粒接合墊，及一積體電路，其係經由該複數個第一晶粒接合墊及該等第二晶粒接合墊或該等複製晶粒接合墊(但非兩者)而可操作地耦合至該等封裝接觸件，其中該積體電路經組態以程式化成以下狀態之一者：(1)一第一墊狀態，其中該等第一晶粒接合墊及該等第二晶粒接合墊經啟用以與該等封裝接觸件一起使用，或(2)一第二墊狀態，其中該等第一晶粒接合墊及該等複製晶粒接合墊經啟用以與該等封裝接觸件一起使用。
  2. 如請求項1之半導體裝置封裝件，其中該積體電路經進一步組態以：停用在該第一墊狀態中之該等複製晶粒接合墊；或停用在該第二墊狀態中之該等第二晶粒接合墊。
  3. 如請求項1之半導體裝置封裝件，其中該半導體晶粒進一步包含一周長及在該周長之相對側處之第一晶粒邊緣及第二晶粒邊緣，且其中該等第一晶粒接合墊及該等第二晶粒接合墊鄰近該第一晶粒邊緣，且其中該等複製晶粒接合墊鄰近該第二晶粒邊緣。
  4. 如請求項3之半導體裝置封裝件，進一步包括承載該半導體晶粒之一封裝件基板，其中：該封裝件基板包含經線接合至該等第一晶粒接合墊及該等第二晶粒接合墊之對應者之複數個中間接合墊，及將該等中間接合墊電耦合至該等封裝接觸件之複數個導電跡線；及該等封裝接觸件係形成於該半導體晶粒下方之該封裝件基板上。
  5. 如請求項4之半導體裝置封裝件，其中該等第一晶粒接合墊接近於鄰近該第一邊緣之第一晶粒角隅區域及第二晶粒角隅區域；沿該等第一晶粒角隅區域及該等第二晶粒角隅區域之間之該第一邊緣中間來定位該等第二晶粒接合墊；及該等複製晶粒接合墊接近於鄰近該第二晶粒邊緣之第三晶粒角隅區域及第四晶粒角隅區域。
  6. 如請求項1半導體裝置封裝件，進一步包括至少部分囊封該半導體晶粒之一殼體，其中該等封裝接觸件包含延伸穿過該封裝件殼體且經線接合至該等第一晶粒接合墊及該等複製晶粒接合墊之對應者的金屬導線。
  7. 如請求項1之半導體裝置封裝件，其中該積體電路包含非揮發性記憶體，且其中該非揮發性記憶體經組態以儲存指示該第一墊狀態之一第一值及指示該第二墊狀態之一第二值中之至少一者。
  8. 如請求項7之半導體裝置封裝件，其中該非揮發性記憶體經進一步組態以儲存指示其中該等第二晶粒接合墊及該等複製晶粒接合墊兩者皆經停用以使用之一第三墊狀態之一值。
  9. 如請求項1之半導體裝置封裝件，其中該積體電路包含一記憶體組件及用於存取該記憶體組件之複數個資料線，且其中該等第一接針指派、第二接針指派及複製接針指派之各者係與該等資料線之一者相關聯。
  10. 一種製造一半導體裝置封裝件之方法，其包括：將一半導體裝置封裝件之封裝接觸件選擇性地連接至形成該半導體裝置封裝件之一部分之一半導體晶粒，其中該半導體晶粒包含：具有專用第一接針指派之複數個第一晶粒接合墊；具有專用第二接針指派之複數個第二晶粒接合墊；及具有與該等第二晶粒接合墊相同之專用第二接針指派之複數個第三晶粒接合墊，其中選擇性地連接該等封裝接觸件包含將個別封裝接觸件連接至該等第一晶粒接合墊，及(1)將個別封裝接觸件連接至該等第二晶粒接合墊，或(2)將個別封裝接觸件連接至該等第三晶粒接合墊；及將該半導體晶粒程式化成一墊狀態，其中該等第二晶粒接合墊經啟用以供使用，或該等第三晶粒接合墊經啟用以供使用。
  11. 如請求項10之方法，其中程式化該半導體晶粒包含：啟用該等晶粒接合墊以供使用，及停用該等第三接合墊。
  12. 如請求項11之方法，其中程式化該半導體晶粒包含：停用經耦合至該等第三接合墊之各者之一驅動器電路。
  13. 如請求項10之方法，其中該等封裝接觸件包含金屬導線，且其中該方法進一步包括：將該等第一晶粒接合墊線接合至鄰近該半導體晶粒之一第一邊緣之該等金屬導線的對應者；及將該等第三晶粒接合墊線接合至鄰近與該第一邊緣相對之該半導體晶粒之一第二邊緣之該等金屬導線的對應者。
  14. 如請求項13之方法，其中該等第一晶粒接合墊及該等第三晶粒接合墊接近於該半導體晶粒之角隅區域，且其中該等第二晶粒接合墊係與該等角隅區域間隔開。
  15. 如請求項10之方法，其中在該半導體晶粒下方定位該等封裝接觸件，且其中該方法進一步包括：將該半導體晶粒附接至具有鄰近該半導體晶粒之一邊緣且經電耦合至該等封裝接觸件之複數個中間接合墊；及將該等第一晶粒接合墊及該等第二晶粒接合墊線接合至該等中間接合墊之對應者。
  16. 如請求項15之方法，其中該等第一晶粒接合墊接近於鄰近該邊緣之該半導體晶粒之角隅區域，且其中在該等角隅區域之間中間定位該等第二晶粒接合墊。
  17. 一種半導體裝置，其包括：一封裝件殼體；沿該封裝件殼體之至少一側之複數個封裝接觸件；及至少部分圍封於該封裝件殼體中之一記憶體晶粒，其中該記憶體晶粒包含一作用(active)表面及經定位在該作用表面之不同區域處之第一、第二及第三群組的晶粒接合墊，其中該第一群組之晶粒接合墊及該第二群組之晶粒接合墊經電耦合至該等封裝接觸件之對應者，該第三群組之晶粒接合墊係自該等封裝接觸件電斷開(disconnected)連接，該第一群組之晶粒接合墊具有第一接針指派，該第二群組之晶粒接合墊具有不同於該等第一接針指派之第二接針指派，該第三群組之晶粒接合墊具有與該等第二接針指派相同之第三接針指派，且該記憶體晶粒經組態以程式化成以下狀態之一：(1)一第一墊狀態，其中該第一群組之晶粒接合墊及該第二群組之晶粒接合墊經啟用以進行使用；或(2)一第二墊狀態，其中該第一群組之晶粒接合墊及該第三群組之晶粒接合墊經啟用以進行使用。
  18. 如請求項17之半導體裝置，其中：該等封裝接觸件係依一球柵格陣列(BGA)組態排列；及該記憶體晶粒經組態以程式化成以下狀態：(1)該第一墊狀態，其中該第一群組之晶粒接合墊及該第二群組之晶粒接合墊經啟用以在該BGA組態中使用；及(2)該第二墊狀態，其中該第一群組之晶粒接合墊及該第三群組之晶粒接合墊經啟用以在除該BGA組態之外之封裝接觸件之一組態中使用。
  19. 如請求項17之半導體裝置，其中：該等封裝接觸件係依一小型積體電路(SOIC)組態排列；及該記憶體晶粒組態以程式化成以下狀態：(1)該第一墊狀態，其中該第一群組之晶粒接合墊及該第二群組之晶粒接合墊經啟用以在該SOIC組態中使用；及(2)該第二墊狀態，其中該第二群組之晶粒接合墊及該第三群組之晶粒接合墊經啟用以在除該SOIC組態之外之一組態中使用。
  20. 一種半導體裝置，其包括：一作用表面及經定位在該作用表面之不同區域處之第一、第二及第三群組之晶粒接合墊，其中該第一群組之晶粒接合墊具有第一接針指派，該第二群組之晶粒接合墊具有不同於該等第一接針指派之第二接針指派，及該第三群組之晶粒接合墊具有與該等第二接針指派相同之第三接針指派，其中該半導體裝置經組態以選擇性地啟用(1)該第二群組之接合墊及(2)該第三群組之接合墊中之一者。
  21. 如請求項20之半導體裝置，進一步包括一半導體裝置封裝件，該半導體裝置封裝件包含：一第一群組之封裝接觸件，其經耦合至該第一群組之接合墊；及一第二群組之封裝接觸件，其經耦合至(1)該第二群組之接合墊及(2)該第三群組之接合墊中之經啟用者。
  22. 如請求項21之半導體裝置，其中封裝接觸件包含延伸穿過該封裝件殼體且經線接合至該第一群組之晶粒接合墊及該第三群組之晶粒接合墊的金屬導線。
  23. 如請求項21之半導體裝置，其中封裝接觸件包含在該半導體晶粒下方且經電耦合至該第一群組之晶粒接合墊及該第三群組之晶粒接合墊的金屬凸塊。
TW106101128A 2016-01-14 2017-01-13 具有複製晶粒接合墊及相關聯裝置封裝件之半導體裝置及其製造方法 TWI636539B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/995,925 US9875993B2 (en) 2016-01-14 2016-01-14 Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US14/995,925 2016-01-14

Publications (2)

Publication Number Publication Date
TW201735304A TW201735304A (zh) 2017-10-01
TWI636539B true TWI636539B (zh) 2018-09-21

Family

ID=59311450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106101128A TWI636539B (zh) 2016-01-14 2017-01-13 具有複製晶粒接合墊及相關聯裝置封裝件之半導體裝置及其製造方法

Country Status (6)

Country Link
US (4) US9875993B2 (zh)
KR (1) KR102079464B1 (zh)
CN (1) CN108701686B (zh)
SG (1) SG11201805848VA (zh)
TW (1) TWI636539B (zh)
WO (1) WO2017123456A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875993B2 (en) 2016-01-14 2018-01-23 Micron Technology, Inc. Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
WO2020052315A1 (en) 2018-09-12 2020-03-19 Huawei Technologies Co., Ltd. Ic die to ic die interconnect using error correcting code and data path interleaving
TWI686924B (zh) * 2018-10-18 2020-03-01 普誠科技股份有限公司 積體電路及其測試方法
US10580762B1 (en) * 2018-10-25 2020-03-03 Infineon Technologies Ag Integrated circuit (IC) chip arrangement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120133055A1 (en) * 2010-11-25 2012-05-31 Renesas Electronics Corporation Semiconductor chip and semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2579312A3 (en) 2005-03-25 2013-05-29 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
KR101557273B1 (ko) 2009-03-17 2015-10-05 삼성전자주식회사 반도체 패키지
US10026720B2 (en) * 2015-05-20 2018-07-17 Broadpak Corporation Semiconductor structure and a method of making thereof
US8970046B2 (en) * 2011-07-18 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor packages and methods of forming the same
US9269646B2 (en) * 2011-11-14 2016-02-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same
US8901726B2 (en) * 2012-12-07 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structure and method of manufacturing the same
US9087846B2 (en) 2013-03-13 2015-07-21 Apple Inc. Systems and methods for high-speed, low-profile memory packages and pinout designs
US8957510B2 (en) 2013-07-03 2015-02-17 Freescale Semiconductor, Inc. Using an integrated circuit die configuration for package height reduction
KR102065008B1 (ko) * 2013-09-27 2020-01-10 삼성전자주식회사 적층형 반도체 패키지
KR102144367B1 (ko) * 2013-10-22 2020-08-14 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102190390B1 (ko) * 2013-11-07 2020-12-11 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR102163708B1 (ko) * 2014-04-18 2020-10-12 에스케이하이닉스 주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
US9406660B2 (en) * 2014-04-29 2016-08-02 Micron Technology, Inc. Stacked semiconductor die assemblies with die support members and associated systems and methods
KR102299673B1 (ko) * 2014-08-11 2021-09-10 삼성전자주식회사 반도체 패키지
KR102324628B1 (ko) * 2015-07-24 2021-11-10 삼성전자주식회사 솔리드 스테이트 드라이브 패키지 및 이를 포함하는 데이터 저장 시스템
KR20170014746A (ko) * 2015-07-31 2017-02-08 에스케이하이닉스 주식회사 스택 패키지 및 그 제조방법
US9875993B2 (en) 2016-01-14 2018-01-23 Micron Technology, Inc. Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
WO2019066960A1 (en) * 2017-09-29 2019-04-04 Intel Corporation STACKER SEMICONDUCTOR HOUSING SPACER DEED

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120133055A1 (en) * 2010-11-25 2012-05-31 Renesas Electronics Corporation Semiconductor chip and semiconductor device

Also Published As

Publication number Publication date
TW201735304A (zh) 2017-10-01
KR20180093110A (ko) 2018-08-20
US10388630B2 (en) 2019-08-20
US20210351164A1 (en) 2021-11-11
WO2017123456A1 (en) 2017-07-20
US11107795B2 (en) 2021-08-31
US11594522B2 (en) 2023-02-28
US20170207195A1 (en) 2017-07-20
CN108701686A (zh) 2018-10-23
US20190319013A1 (en) 2019-10-17
SG11201805848VA (en) 2018-08-30
KR102079464B1 (ko) 2020-02-19
CN108701686B (zh) 2021-10-22
US9875993B2 (en) 2018-01-23
US20180082983A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
US9455217B2 (en) Semiconductor package including multiple chips and separate groups of leads
US8138610B2 (en) Multi-chip package with interconnected stacked chips
KR101969249B1 (ko) 메모리 패키지들 아래에 제어기들을 갖는 메모리 디바이스들 및 관련 시스템들 및 방법들
US8643175B2 (en) Multi-channel package and electronic system including the same
KR0147259B1 (ko) 적층형 패키지 및 그 제조방법
US11594522B2 (en) Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
WO1998021752A1 (en) Memory module
CN1862811A (zh) 叠置半导体存储器件
TW201438161A (zh) 可回收半導體裝置封裝及相關系統及方法
TW202145492A (zh) 包括堆疊在控制器晶粒上方的核心晶粒的堆疊封裝件
TWI534984B (zh) 相互支援之ｘｆｄ封裝
CN112400163A (zh) 存储器系统及控制方法
US10679956B2 (en) Semiconductor memory chip, semiconductor memory package, and electronic system using the same
US9786332B2 (en) Semiconductor device package with mirror mode
US20090039529A1 (en) Integrated Circuit Having a Plurality of Connection Pads and Integrated Circuit Package
JPH1131779A (ja) メモリシステム
JP2004328010A (ja) 半導体装置
JP2004014575A (ja) 半導体装置