JPH08167686A - 電子装置パッケージの製造方法 - Google Patents

電子装置パッケージの製造方法

Info

Publication number
JPH08167686A
JPH08167686A JP7153209A JP15320995A JPH08167686A JP H08167686 A JPH08167686 A JP H08167686A JP 7153209 A JP7153209 A JP 7153209A JP 15320995 A JP15320995 A JP 15320995A JP H08167686 A JPH08167686 A JP H08167686A
Authority
JP
Japan
Prior art keywords
lead frame
electronic device
layer
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7153209A
Other languages
English (en)
Other versions
JP2622104B2 (ja
Inventor
Kim Je-Don
キム ジェ−ドン
F Cooley Richard
エフ. クーリー リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMCO ELECTRONICS Inc
AMUKOO ELECTRON Inc
ANAMU IND CO Inc
Legrand Korea Co Ltd
Amkor Electronics Inc
Original Assignee
AMCO ELECTRONICS Inc
AMUKOO ELECTRON Inc
ANAMU IND CO Inc
Anam Industrial Co Ltd
Amkor Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019940015873A external-priority patent/KR0128165B1/ko
Application filed by AMCO ELECTRONICS Inc, AMUKOO ELECTRON Inc, ANAMU IND CO Inc, Anam Industrial Co Ltd, Amkor Electronics Inc filed Critical AMCO ELECTRONICS Inc
Publication of JPH08167686A publication Critical patent/JPH08167686A/ja
Application granted granted Critical
Publication of JP2622104B2 publication Critical patent/JP2622104B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 リードフレームと樹脂パッケージ本体との一
体接合性を向上させる。リードフレームとこれに接合す
る半導体チップなどの電子装置との一体接合性を向上さ
せる。 【構成】 リードフレーム10の表面のうち樹脂パッケ
ージ本体との接合面を含む第1領域53に接着強化処理
層を形成する工程と、リードフレーム10の表面のうち
電気的接続を行う領域を含む第2領域54で接着強化処
理層を除去または隠蔽する工程と、リードフレームと電
子装置とを電気的に接続する工程と、リードフレームの
一部および電子装置を封入して樹脂パッケージ本体を成
形し、リードフレームを接着強化処理層を介して樹脂パ
ッケージ本体と接合させる工程とを含む電子装置パッケ
ージの製造方法。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子装置パッケージの
製造方法に関する。
【0002】
【従来の技術】半導体チップなどの超小型の電子装置と
リードフレームとが電気的に接続された組立体を樹脂モ
ールディングした電子装置パッケージが知られている。
図8に示す典型的な電子装置パッケージの構造では、半
導体チップ118がリードフレーム110の上に配置さ
れ、エポキシ樹脂からなる接着樹脂層117で接合され
ている。半導体チップ118とリードフレーム110と
はボンディングワイヤ109で電気的に接続されてい
る。半導体チップ118およびリードフレーム110を
覆って、エポキシ樹脂などからなる樹脂パッケージ本体
119が成形され、成形された樹脂パッケージ本体11
9の中に半導体チップ118およびリードフレーム11
0が封入される。リードフレーム110の一部は樹脂パ
ッケージ本体119の外まで延びて外部リード114と
なり外部回路との接続端子に利用される。
【0003】このような電子装置パッケージが有してい
る問題点の一つは、樹脂とリードフレームとの界面に沿
って内部に水分が浸透し、電気的絶縁性の低下などの悪
影響が生じることである。図8に示すように、外部リー
ド114と樹脂パッケージ本体119との界面107、
108を通じて水分が浸入する。この浸入した水分は、
リードフレーム110に沿って内部へと浸透する。この
水分の作用で、樹脂パッケージ本体119あるいは樹脂
パッケージ本体119とリードフレーム110との界面
に、微小クラック112や層間剥離113が生じる。そ
の結果、半導体チップ118が装着されたリードフレー
ム110の中央ダイパット部116に、外界に存在する
イオン性その他の腐食性汚染物質が浸入することにな
る。このような水分及び汚染物質の浸入は、ダイメタリ
ゼーションの腐食による早期不良を誘発することにな
る。
【0004】リードフレーム110と樹脂パッケージ本
体119の間の密封不良のほかにも、樹脂パッケージ本
体119とリードフレーム110の中央ダイパッド部1
16またはパドル部116の背面との界面における接着
不良を引き起こすという問題がある。このような接着不
良により、特に電子装置パッケージが多湿環境に露出さ
れる場合に、リードフレーム110と樹脂パッケージ本
体119との間で発生する微小クラックや層間剥離部分
113に水分が溜まることとなる。この水分は、電子装
置パッケージがボード装着などの処理工程で高温処理さ
れたときに、蒸気になって膨張を起こし、パッケージク
ラックやいわゆるポップコーン現象を起こすことにな
る。例えば、基板に対するパッケージのリフロー(refl
ow)工程中に前記水分が気化して、樹脂の膨潤(swelli
ng)やクラッキングを起こすことになり、ひどい場合に
はパッケージを破壊してしまう。このようなパッケージ
の深刻な不良は、最終完成品の信頼性を大幅に低下させ
て廃棄処分しなければならなくなる要因になる。
【0005】前記のような微小クラック112や層間剥
離113は、中央ダイパッド部116の上面側でも発生
する。この部分は、基板接触ワイヤボンド121を接合
するのに適したワイヤ接合性表面を提供するために、銀
めっきが施される。ここでクラックや層間剥離が生じる
と、半導体チップ118の周縁部まで発展して、接着樹
脂層117の不良を起こし、熱放出通路の機能を阻害す
る。その結果、半導体チップ118が過熱し、ついには
早期電気的不良や信頼性低下を誘発する。
【0006】また、パッケージ内に放熱用のヒートシン
クが埋め込まれている場合、このヒートシンクと半導体
チップ118やリードフレーム110の間を接合する接
着樹脂層117等に剥離や接着不良があると、半導体チ
ップ118およびリードフレーム110とヒートシンク
との熱膨張の差などによって生じるストレスが、前記剥
離や接着不良を進行させて、半導体チップ118からヒ
ートシンクを介しての熱放出を弱め、その結果としてデ
バイスの早期不良のような信頼性低下の問題が生じるこ
とになる。
【0007】接着樹脂層117による半導体チップ11
8の接合工程で、接着樹脂層117を構成するエポキシ
樹脂結合剤などを硬化させるために半導体チップを加熱
すると、前記した水分の存在によってリードフレーム1
10の表面は激しく酸化されてしまう。さらに、ワイヤ
ボンディング工程で、リードフレーム110と半導体チ
ップ118との結合用のパッド同士をワイヤ109で接
続するためにさらに加熱すると、リードフレーム110
の表面酸化はもっと激しくなる。
【0008】また、樹脂パッケージ本体119を成形す
る工程で、例えばエポキシ樹脂のような成形材料を溶融
させ安定化させるためにさらに加熱すると、リードフレ
ーム110の表面の酸化物層は余計に厚くなる。その結
果、リードフレーム110と樹脂パッケージ本体119
との接合不良が生じてしまう。なお、加熱によって、銅
は他の大部分の合金よりもずっと激しく酸化されるの
で、銅で形成されたリードフレーム110は前記問題の
影響が大きい。
【0009】リードフレーム110にパッケージ製造過
程で発生する制御されない熱的酸化は、リードフレーム
110と接着樹脂層117との結合強度を弱め、樹脂パ
ッケージ本体119に対するリードフレーム110の接
着性を弱める。パッケージ製造工程で発生する熱、ある
いは、信頼性テスト中に加わる熱によって起こされる接
着樹脂層117および/または樹脂パッケージ本体11
9とリードフレーム110との結合強度の低下は、例え
ば、リードフレーム110と接着樹脂層117および/
または樹脂パッケージ本体119との間でクラックまた
はポップコーン現象を起こす。このような現象は、半導
体品質を低下させる要因の一つとなる。例えば、このよ
うなクラックまたはポップコーン現象により、半導体パ
ッケージは使用中に生じる過熱で簡単に破壊されること
になったり誤動作を起こしたりすることになる。結局、
製造工程における熱的露出によるリードフレーム110
表面の酸化は、最終製品の信頼性に重大な悪影響を与え
る。
【0010】リードフレームに対する樹脂パッケージ本
体の接着力を向上させて樹脂パッケージ製品の品質と信
頼性を改善するために、リードフレームの表面に種々の
処理を施すことが提案されている。従来知られているこ
の種の処理は何れも、銅からなるリードフレーム表面を
プラズマ洗浄したり、制御されたプラズマ処理を行った
りする技術である。既存のプラズマ洗浄方法は一般的に
は、半導体チップ118とリードフレーム110などの
組立後で樹脂パッケージ本体119の成形工程の前に施
される。
【0011】これとは別に、印刷回路基板(PCB)の
製造技術で、銅層のエポキシラミネートに対する結合性
向上のために、ブラック酸化法のような表面処理が行わ
れていた。例えば、米国特許第4,715,894号に
は、このような観点で浸漬錫コーティング技術を記述し
た米国特許第3,303,029号を参照している。ま
た、米国特許第4,775,444号には、印刷回路基
板のための銅酸化物、錫またはその他の接着促進剤につ
いて記述されている。
【0012】これらの方法は一般的に、pH値の高いハ
イポイン酸ナトリウムまたはその類似物の大変に熱い溶
液の使用を要求する。そのためもあって、これらの方法
が樹脂パッケージに適用されたことはない。また、関連
出願には、パッケージ内のヒートシンクに関し、ヒート
シンクと樹脂パッケージ本体の成形材料との界面に密封
リングまたはリセスシェルフ(reccesed shelf)を使用
する技術や、結合向上のためにブラック酸化を含む粗化
処理を行うことによる緊密な密封の形成技術を示してい
る。
【0013】また、印刷回路基板技術において、プリプ
レグ(印刷回路基板の作製に用いられるエポキシラミネ
ート)と多層印刷回路基板の銅表面間の接着を促進させ
るために、いわゆるジュラボンド(DuraBond:商標名)
プライマー系処理剤を用いることが行われている。前記
プライマーは、アルカリ性前洗浄および微小エッチング
工程が施された銅の表面に、錫−錫酸化物および有機官
能シランからなる非常に薄いコーティングを形成する。
前記錫層は、印刷回路基板の銅内層を錫硫化物噴霧室に
入れ、内層表面上に0.1μm(4μin)の錫金属をめ
っきすることにより形成される。その後、錫層に錫酸化
物/水酸化物が形成されてから有機シラン溶液で処理さ
れる。より詳細な説明が、文献「Printed Circuit Fabr
ication,Vol.13, No.5 1990 年5月号」および文献「P
C FAB,120〜124 頁」に示されている。
【0014】
【発明が解決しようとする課題】しかしながら、前記従
来のプラズマ洗浄方法では、上向き露出面に対しては効
果があるが、前記した中央ダイパッド部116の背面や
リードフレーム110の背面などと樹脂パッケージ本体
119との間の接着力を促進させるにはあまり効果的で
はない。また、上記方法は、前記した接着樹脂層117
とリードフレーム110間の接着力を促進させる効果も
あまりない。しかも、非経済的であり、プラズマ処理は
バッチ処理を行う必要があるため、高度に連続化された
樹脂パッケージ生産組立には適用が困難である。
【0015】一方、リードフレーム110の表面にブラ
ックオキシドやブラウンオキシド、錫酸化物/有機シラ
ンなどの表面処理層を形成する方法は、パッケージ内部
に対する処理では大変有利であるが、パッケージ外部に
おいては多くの問題を引き起こす。例えば、樹脂成形工
程において、成形樹脂の低分子量部分がリードフレーム
110の表面に流出する問題がある。これはいわゆる
「樹脂ブリード」と呼ばれ、外部リードの表面を電気的
に絶縁化してしまう。そこで、従来は、パッケージを印
刷回路基板などに接続するために、外部リードの表面に
錫や半田によるめっきを行う前に、樹脂ブリードを除去
していた。樹脂ブリード自体は、通常の化学的あるいは
機械的方法で除去できる。ところが、樹脂前記したブラ
ックオキシドなどの表面処理層の上に樹脂ブリードが発
生すると、両者の相互作用によって付着性が非常に強い
膜が形成されてしまい、容易には除去できなくなってし
まう。リードフレームやパッケージを損傷せずに前記表
面処理層の樹脂ブリードを完全に除去することは極めて
困難であるかほとんど不可能に近い。
【0016】リードフレーム110の表面、特にモール
ドランナー領域におけるブラックオキシド等の存在は、
樹脂の成形工程において、不完全なデゲーティング(de
gating)を生じたり、樹脂が型内に供給された後で樹脂
ランナーが完全に除去できなくなったり、その後のリー
ド成形工具のザムによる問題を招く。本発明の目的は、
リードフレームと樹脂パッケージ本体との一体接合性を
向上させることにある。また、別の目的は、リードフレ
ームとこれに接合する半導体チップなどの電子装置との
一体接合性を向上させることにある。
【0017】
【課題を解決するための手段】本発明にかかる電子装置
パッケージの製造方法は、電子装置とこの電子装置と電
気的に接続されたリードフレームと電子装置を含むリー
ドフレームの一部を封入する樹脂パッケージ本体とを有
する電子装置パッケージを製造する方法であり、以下の
工程を含む。
【0018】リードフレームの表面のうち樹脂パッケー
ジ本体との接合面を含む第1領域に接着強化処理層を形
成する工程。リードフレームの表面のうち電気的接続を
行う領域を含む第2領域で接着強化処理層を除去または
隠蔽する工程。リードフレームと電子装置とを電気的に
接続する工程。
【0019】リードフレームの一部および電子装置を封
入して樹脂パッケージ本体を成形し、リードフレームを
接着強化処理層を介して樹脂パッケージ本体と接合させ
る工程。なお、電子装置をリードフレームの表面に配置
する工程をさらに含み、第1領域が、リードフレームの
表面のうち電子装置の外周を囲む帯環状領域を含むこと
ができる。
【0020】電子装置をリードフレームの表面に接合す
る工程をさらに含み、第1領域が、リードフレームの表
面のうち電子装置との接合面を含むことができる。接着
強化処理層の形成工程の前に、リードフレームの表面の
うち電子装置との接合面を隠蔽する工程をさらに含むこ
とができる。接着強化処理層の形成工程の前に、リード
フレームの表面のうち前記電子装置との電気的接続を行
う領域を隠蔽する工程をさらに含むことができる。
【0021】接着強化処理層の形成工程の後でリードフ
レームと電子装置とを電気的に接続する工程の前に、リ
ードフレームの表面のうち電気的接続を行う領域に導電
性金属からなるめっき層を形成する工程をさらに含むこ
とができる。接着強化処理層の形成工程の前に、リード
フレームの表面の電気的接続を行う領域に導電性金属か
らなるめっき層を形成する工程をさらに含むことができ
る。
【0022】めっき層の表面に電気接点部を形成する工
程をさらに含むことができる。接着強化処理層の形成工
程の前に、リードフレームの表面のうち樹脂パッケージ
本体の外部に露出する領域を隠蔽しておく工程をさらに
含むことができる。リードフレームと電子装置とを電気
的に接続する工程の後で樹脂パッケージ本体の成形工程
の前または後に、第1領域のうち樹脂パッケージ本体の
外部に露出する領域の接着強化処理層を除去する工程を
さらに含むことができる。
【0023】接着強化処理層を除去する工程が、塩酸処
理工程を含むことができる。接着強化処理層の形成工程
が、ブラック酸化処理工程を含むことができる。接着強
化処理層の形成工程が、ブラウン酸化処理工程を含むこ
とができる。接着強化処理層の形成工程が、錫層を形成
する工程を含むことができる。錫層の形成工程が、無電
解錫層を形成する工程であることができる。
【0024】接着強化処理層の形成工程が、錫層の形成
工程の後に、錫層を酸化および/または水酸化して錫酸
化物層および/または錫水酸化物層を形成する工程を含
むことができる。接着強化処理層の形成工程が、錫酸化
物層および/または錫水酸化物層の形成工程の後に、有
機シラン層を形成する工程を含むことができる。
【0025】樹脂パッケージ本体が、エポキシ樹脂から
なることができる。リードフレームが、銅リードフレー
ムであることができる。リードフレームが、銅表面層を
有するニッケル−鉄リードフレームであることができ
る。
【0026】
【作用】本発明の電子装置パッケージの製造方法では、
リードフレームと樹脂パッケージ本体との接合面を含む
第1領域に接着強化処理層を形成するので、この接着強
化処理層がリードフレームと樹脂パッケージ本体との接
合性を向上させる。しかも、リードフレームの表面のう
ち電気的接続を行う領域を含む第2領域では接着強化処
理層を除去または隠蔽するので、接着強化処理層の存在
によってリードフレームの電気的接続性能に悪影響を及
ぼすことが防げる。
【0027】その結果、リードフレームの電気的接続性
能を損なうことなくリードフレームと樹脂パッケージ本
体との一体接合性を良好にでき、水分や汚染物質の浸入
やそれに伴う各種の弊害を防止して、電子装置パッケー
ジの品質性能を向上させることができる。なお、第1領
域として、リードフレームの表面のうちリードフレーム
の表面に配置された電子装置の外周を囲む帯環状領域を
含んでいれば、上記帯環状領域でリードフレームと樹脂
パッケージ本体とを確実に接合することで、内側への水
分の浸入を良好に防止することができる。
【0028】第1領域が、リードフレームの表面のうち
電子装置との接合面を含んでいれば、リードフレームと
電子装置との一体接合性をも向上させることができる。
リードフレームの表面のうち電子装置との接合面や電子
装置との電気的接続を行う領域を隠蔽する工程をさらに
含んでいれば、当該個所に接着強化処理層が強固に付着
することを防げる。
【0029】リードフレームの表面のうち電気的接続を
行う領域に導電性金属からなるめっき層を形成する工程
をさらに含んでいれば、めっき層による電気的接続性能
の向上が図れる。めっき層の表面に電気接点部を形成す
る工程をさらに含んでいれば、ボンディングワイヤなど
の電気的接続性が向上する。
【0030】リードフレームの表面のうち樹脂パッケー
ジ本体の外部に露出する領域を隠蔽する工程をさらに含
んでいれば、当該個所に接着強化処理層が強固に付着す
ることを防げる。リードフレームの表面のうち樹脂パッ
ケージ本体の外部に露出する領域の接着強化処理層を除
去する工程をさらに含んでいれば、リードフレームの外
部回路への電気的接続性能が向上する。
【0031】接着強化処理層を除去する工程が、塩酸処
理工程を含んでいれば、接着強化処理層の除去が効率的
に行われる。接着強化処理層の形成工程が、ブラック酸
化処理工程、ブラウン酸化処理工程、錫層を形成する工
程を含んでいれば、接着強化処理層による接合性の向上
が良好に果たされる。
【0032】錫層の形成工程が、無電解錫層を形成する
工程であれば、無電解錫層からなる接着強化処理層が優
れた接合性を発揮し、後述する錫層の酸化が良好に行わ
れ、有機シラン層との併用による接合性の向上作用が良
好に発揮される。錫層の形成工程の後に、錫層を酸化お
よび/または水酸化して錫酸化物層および/または錫水
酸化物層を形成する工程を含んでいれば、錫酸化物層お
よび/または錫水酸化物層が、接着強化処理層として優
れた性能を発揮する。
【0033】錫酸化物層および/または錫水酸化物層の
形成工程の後に、有機シラン層を形成する工程を含んで
いれば、錫酸化物層および/または錫水酸化物層と有機
シラン層との相乗作用で、接着強化処理層としての性能
が向上する。
【0034】
【実施例】
〔電子装置パッケージの全体構造〕図1に示す電子装置
パッケージ11は、電子装置である半導体チップ18
が、銅材からなるリードフレーム10の上に配置され、
エポキシ樹脂からなる接着樹脂層17で接合されてい
る。半導体チップ18とリードフレーム10とはボンデ
ィングワイヤ9、21で電気的に接続されている。半導
体チップ18およびリードフレーム10を覆って、エポ
キシ樹脂などからなる樹脂パッケージ本体19が成形さ
れ、成形された樹脂パッケージ本体19の中に半導体チ
ップ18およびリードフレーム10が封入されている。
リードフレーム10の一部は樹脂パッケージ本体19の
外まで延びて外部リード14となり外部回路との接続に
利用される。
【0035】樹脂パッケージ本体19を構成する樹脂材
料としては、ノボラックエポキシ樹脂が使用できる。そ
れ以外にも、通常の電子ICパッケージ産業で使用され
ているような樹脂材料、例えばエポキシアンハイドリド
やエポキシシリコン等が使用される。その他のポリエス
テル樹脂やシリコン樹脂も使用される。リードフレーム
10は、図2に示すリードフレームレール41から作製
される。リードフレームレール41は、複数のリードフ
レーム10となる部分が打ち抜き形成された帯状材であ
る。リードフレームレール41から分離される個々のリ
ードフレーム10で電子装置パッケージ11を構成す
る。リードフレーム10としては、銅材からなるものの
ほか、エフテク(Eftec )64T(商品名)などの市販
の銅合金材からなるものも使用される。
【0036】リードフレーム10は、中央に半導体チッ
プ18を接合する矩形板状のダイアタッチパッド16を
有する。ダイアタッチパッド16の4方の頂点から放射
方向に帯状のアーム43が延び、アーム43の先端はリ
ードフレームレール41の外周部分につながっている。
ダイアタッチパッド16の四辺それぞれには多数の細い
フィンガー15の先端が対向して配置されている。
【0037】図3に詳しく示すように、フィンガー15
の外周側の先端はリードフレームレール41の外周部分
で各フィンガー15を連結するダムバー57につながっ
ている。各フィンガー15の内側先端が半導体チップ1
8の各端子に接続される。ダムバー57の外周側には、
各フィンガー15の延長方向にそれぞれ外部リード14
が配置されている。外部リード14は外周側で各外部リ
ード14を連結するレール部56につながっている。な
お、レール部56から各外部リード14が切り離され、
ダムバー57も各フィンガー15毎に切り離されて、個
々のフィンガー15と外部リード14とが1本の端子回
路を構成する。アーム43も途中でリードフレームレー
ル41の外周部分と切り離される。
【0038】図1に示す電子装置パッケージ11では、
各フィンガー15で構成される面よりも下方に凹んだ位
置に配置されたダイアタッチパッド16の上に接着樹脂
層17を介して半導体チップ18が接合され、各フィン
ガー15の内側先端にボンディングワイヤ9が接続され
ている。外部リード14は、樹脂パッケージ本体19の
外部で斜め下方に屈曲され、さらにその先端が水平方向
に屈曲されており、いわゆるカンチレバー型の外部リー
ドアレイを構成している。
【0039】図3に示すように、ダムバー57に近いフ
ィンガー15の途中部分に樹脂パッケージ本体19の外
形線a−bが配置されるようにして、リードフレーム1
0が樹脂パッケージ本体19に封入される。リードフレ
ーム10を封入する樹脂パッケージ本体19を成形する
と、樹脂パッケージ本体19の外側に露出するリードフ
レーム10の表面55に樹脂ブリードが生じる場合があ
る。この樹脂ブリード部分55は、フィンガー15から
ダムバー57および外部リード14の表面にかけて発生
する。この樹脂ブレードは半導体パッケージの製造過程
で除去される。リードフレームレール41にリードフレ
ーム10がつながった状態で、リードフレーム10を樹
脂パッケージ本体19に封入した後、樹脂パッケージ本
体19の外側で、レール部56からの外部リード14の
切離し、および、ダムバー57部分での個々のフィンガ
ー15への切離しを行うことができる。 〔リードフレームの表面処理〕図3に示すように、フィ
ンガー15の先端の領域54を除いたリードフレーム1
0の全ての表面をマスキングした状態で、領域54に導
電性金属がめっきされる。
【0040】めっき領域54をマスクにして、フィンガ
ー15のうち、めっき領域54の外側で前記樹脂パッケ
ージ本体19の外形線a−bまでの領域53に、ブラッ
ク酸化処理による接着強化処理層が形成される。接着強
化処理層は、リードフレーム10の両面に形成する。こ
のとき、外部リード14、レール部56、ダムバー57
その他の接着強化処理層の形成を防止すべき領域につい
ては隠蔽処理すなわちマスキングを行っておく。前記め
っきの際のマスキングを接着強化処理層の形成工程にお
けるマスキングとして利用することもできる。
【0041】このようにして形成された接着強化処理層
を有する領域53は、ダイアタッチパッド16を取り囲
み、各フィンガー15にわたって断続的につながる帯環
状の領域となる。なお、前記接着強化処理層は、領域5
3の他に、ダイアタッチパッド16とアーム43の表面
にも形成しておく。 〔表面処理の別の実施例〕 (a) リードフレーム110のうち前記領域53と領域5
4とを除く表面をマスキングした状態で、前記接着強化
処理を行う。したがって、領域54にも接着強化処理層
が形成される。
【0042】そのあと、領域53をマスキングした状態
で、領域54から接着強化処理層を除去する。接着強化
処理層の除去方法は、接着強化処理層を構成する材料に
よって好ましい除去方法が異なるが、例えば、塩酸で洗
浄することによってブラック酸化処理層を除去すること
ができる。つぎに、領域54にめっきを行う。このめっ
き処理では、領域53に存在するブラック酸化処理層の
機能を阻害しないような処理条件でめっきを行う。領域
53をマスキングした状態でめっきを行ってもよい。
【0043】(b) リードフレーム10の全面に、接着強
化処理層を形成する。そのあと、リードフレーム10に
対して電気的接続を行う領域、例えば、ボンディングワ
イヤ9が接続されるフィンガー15先端の領域54、あ
るいは、外部リード14の先端部分などで、接着強化処
理層を除去する。接着強化処理層が除去された領域54
には、前記同様のめっきを施す。
【0044】不要個所からの接着強化処理層の除去は、
樹脂パッケージ本体19の成形前に行うのが好ましい
が、樹脂パッケージ本体19の外部に露出する部分であ
れば、樹脂パッケージ本体19の成形後に除去すること
もできる。フィンガー15先端等にワイヤボンディング
のための電気接点部を銀またはパラジウムめっきで形成
しておく場合、接着強化処理層の形成工程の具体的手法
や接着強化処理層の材料によって、接着強化処理層の形
成工程前に行う場合と、接着強化処理層の形成工程後に
行う場合の何れもがある。例えば、めっき層が接着強化
処理で悪影響を受ける場合には接着強化処理を終えてか
らめっき層を形成するのが好ましい。めっき層をマスキ
ングした状態で接着強化処理を行うことも可能である。
【0045】接着強化処理層としては、前記したブラッ
ク酸化処理層のほか、ブラウン酸化処理層など、樹脂パ
ッケージ本体19の材料とリードフレーム10の材料と
の接着性を向上させることのできる表面処理層が適用で
きる。接着強化処理層として、無電解錫めっきの酸化物
/水酸化物の層、あるいは、上記錫酸化物/水酸化物層
とその上に形成されるシロキサン層との複層構造も採用
できる。 〔半導体チップ装着部分の別の実施例〕 (A) 図4(a) に示すように、リードフレーム10の四方
のアーム46を、半導体チップ18の配置個所の中心ま
で延長してX字形に交差させている。矩形状のダイアタ
ッチパッド16は設けられていない。このアーム46の
交差点の表面に半導体チップ18が配置される。
【0046】このような構造では、樹脂パッケージ本体
19を成形して半導体チップ18およびリードフレーム
10が封入されたときに、半導体チップ18の底面のう
ちアーム46からはみ出る部分が樹脂パッケージ本体1
9と直接に接触して接合されることになり、樹脂パッケ
ージ本体19と半導体チップ18との接合性が向上す
る。
【0047】(B) 図4(b) に示すように、矩形のダイア
タッチパッド16の中央に十字形の孔47が形成されて
いる。この孔47の部分で、半導体チップ18の底面と
樹脂パッケージ本体19とが直接に接合されることで両
者の接合性を向上する。孔47の形状としては、十字形
以外に、矩形その他の任意の形状が採用できる。なお、
(A)(B)何れの実施例でも、アーム46あるいはダイアタ
ッチパッド47と半導体チップ18または樹脂パッケー
ジ本体19との接合面には、前記したような接着強化処
理層を形成しておくことができる。
【0048】−別の実施例1− 図5に示すように、電子装置パッケージ11にヒートシ
ンク61が埋め込まれている。ヒートシンク61は銅ま
たは銅合金のような伝熱性の良い金属ブロックからな
り、片面64が樹脂パッケージ本体19の外面に露出し
ている。ヒートシンク61の反対面(図では上面)68
には、伝導性接着剤層62を介して半導体チップ18の
下面66が接合されている。半導体チップ18で発生す
る熱がヒートシンク61を介して電子装置パッケージ1
1の外部へと放熱される。
【0049】伝導性接着剤層62としては、#84−1
LMISR4(米国カルフォルニア90221に所在す
るAblestic of Rancho Dominquezから購入可能)を用い
ることができる。リードフレーム10のフィンガー15
内端が、エポキシ樹脂などからなる非伝導性接着剤層6
3を介してヒートシンク61の上面68に接合されてい
る。
【0050】半導体チップ18とリードフレーム10の
フィンガー15内端にめっきにより形成された電気接点
部67とがボンディングワイヤ9で電気的に接続されて
いる。このような構造の電子装置パッケージ11におい
て、ヒートシンク61の上面68および側端面65に前
記同様の接着強化処理層を形成しておけば、樹脂パッケ
ージ本体19とヒートシンク61との接着性が高まり、
ヒートシンク61の機能が良好に発揮できることにな
る。
【0051】−別の実施例2− 図6に示すように、電気装置パッケージ11の内部に半
導体チップ18とともに複数の印刷回路基板70が封入
されている。リードフレーム10には大型の中央パッド
76を有し、中央パッド76の表面77に接着剤層80
を介して半導体チップ18および印刷回路基板70が接
合されている。半導体チップ18の電気接点部と印刷回
路基板70の電気接点部がボンディングワイヤ9で電気
的に接続され、印刷回路基板70の内部配線回路を経て
印刷回路基板70の外周に配置された電気的接点とリー
ドフレーム10とも前記同様のボンディングワイヤ9で
電気的に接続される。
【0052】このような構造の電子装置パッケージ11
において、リードフレーム10の中央パッド76の上面
77、リードフレーム10の外周側部分78の全面に、
ブラックオキシド、ブラウンオキシドまたは錫酸化物等
による接着強化処理層79が形成される。接着強化処理
層79は、リードフレーム10の表面のうち、樹脂パッ
ケージ本体19と接着される領域だけでなく接着剤層8
0が接合される領域にも形成される。
【0053】−製造プロセス例− 図7に示す流れ図にしたがって電子装置パッケージ製造
プロセスが進行する。段階20で、フィンガー15やダ
イアタッチパッド16などを含むリードフレーム10の
全体形状を形成するためにエッチング加工が行われる。
段階21で、ワイヤボンドが行われる領域に、銀、パラ
ジウム、ニッケル/金などでめっきが行われる。めっき
の前には、必要に応じて、段階22でマスキングが行わ
れる。
【0054】段階23で、所定の領域に接着強化処理層
を形成する。所定の領域とは、例えば、前記図3の実施
例における帯環状領域53、図5の実施例におけるヒー
トシンク61の表面領域65、68、図6の実施例にお
ける中央領域77などである。段階23には、アルカリ
処理液による洗浄段階24、追加の接着表面領域を形成
するための微小エッチング処理段階25、錫被覆処理段
階26、錫を錫酸化物/水酸化物に変える錫酸化段階2
7、有機シラン層の形成段階28、得られた接着強化処
理層の乾燥段階29のうち必要な一部または全部の段階
を含む場合がある。
【0055】段階30で、リードフレーム10に半導体
チップその他の電子的な固体装置(一般的にダイとも呼
ばれる)を装着する。半導体チップ等は、リードフレー
ム10のダイアタッチパッド16やアーム46などに接
合される。半導体チップ等を印刷回路基板その他の接続
用部材に装着しておくこともできる。リードフレーム1
0に対する半導体チップ等の装着構造は、通常の電子装
置パッケージにおける構造が採用できる。なお、段階3
1でヒートシンク61をリードフレーム10に接合す
る。ヒートシンク61を用いない場合には、この段階は
省略される。
【0056】段階32で、リードフレーム10に割り当
てられたワイヤボンド位置と半導体チップ18の所定位
置とをワイヤボンディングで電気的に接続する。ボンデ
ィングワイヤ9が接合される個所には、めっき等で作製
される電気的接点部を設けておくことができる。
【0057】段階33で、リードフレーム10と半導体
チップ18あるいはヒートシンク61との組立体をモー
ルディング被覆する。すなわち、樹脂パッケージ本体1
9を成形すると同時に樹脂パッケージ本体19の内部に
前記組立体が封入される。外部リード14やヒートシン
ク61の一面など、前記組立体の一部は樹脂パッケージ
本体19の表面に露出させておいたり表面から突出させ
ておく。
【0058】段階34で、成形された樹脂パッケージ本
体19の硬化を行う。硬化温度は樹脂材料によっても違
い、例えば175℃程度が採用される。段階35で、ダ
ムバー57やモールドフラッシュ58がトリミングされ
て、各リード部分が単独化(singulation )される。段
階36で、樹脂パッケージ本体19の外部に存在する不
要な過剰接着強化処理層や樹脂ブリード55が除去され
る。
【0059】段階37で、電子装置パッケージを印刷回
路基板などに実装する際の半田付け性向上のために、外
部リード14に、Sn/Pb半田または錫でめっきを施
す。段階38で、マーキングが施される。段階39で、
外部リード14が図1に示すような最終形状に折曲され
る。このような各段階を経て、電子装置パッケージが製
造される。つぎに、本発明を適用して電子装置パッケー
ジを製造した製造例について説明する。
【0060】製造例1 リードフレームの材料は、銅シート材から当該技術分野
における通常の方法で製造された。具体的には、マスキ
ング工程や弾性加工工程などを含む。リードフレームの
フィンガー先端を、通常のマスキングおよびめっき技術
により選択的に銀めっきした。めっき工程の後、リード
フレームを洗浄、乾燥し、25〜35℃の温度で5〜8
g/l のNaOH、30g/l のNaClO2 および24g/
l のNa3 PO4 を含有する水性処理液中に浸漬した。
この浸漬処理によって、銀めっきでマスキングされたフ
ィンガー先端を除いた全領域でリードフレームの表面に
固着性ブラックオキシド層が形成された。この接着強化
処理工程の後、リードフレームを濯ぎ洗いし乾燥した。
その後、別に作製されたPCB(印刷回路基板)を接着
剤YEF−040(日本の三菱ガス化学株式会社から購
入可能)を用いてリードフレームに接着した。さらに、
通常の樹脂パッケージ技術を用いて、リードフレームお
よびPCBを樹脂パッケージ本体に封入して、電子装置
パッケージを製造した。
【0061】製造例2 実施例1同様の工程で、リードフレームの製造、洗浄、
エッチングおよびめっき工程を実施した。接着強化処理
工程では、前記実施例1と同様の洗浄および微小エッチ
ング処理を行った。リードフレームをマスキングして所
定領域のみを露出させた後、25℃で無電解銀浴噴霧チ
ャンバーまたはタンク内を1分間通過させて、厚さ0.
76〜1μmの無電解錫層を形成した。1分または2分
以上定置することで、厚さ0.76〜1μmの錫酸化物
/水酸化物単一層が形成された。
【0062】この錫酸化物/水酸化物層を有するリード
フレームを、ジュラボンド(Dura Bond :米国クリブラ
ンド所在のMcGean-Rohco社から購入可能)溶液中に含有
されるものと同じ有機シラン水溶液中で、25℃で20
秒間浸漬または噴霧してから大気中で乾燥させた。この
ようにして形成された、錫酸化物/水酸化物層と有機シ
ラン層とからなる接着強化処理層の耐剥離性を、純銅
(bare copper )、ブラウンオキシド処理およびブラッ
クオキシド処理と比較した。相対的な結合強度を評価し
た結果を下記表1に示す。具体的には剥離性を、0〜1
0の数字で相対的に評価した。
【0063】
【表1】 以上の結果、ブラッキオキシドおよびブラウンオキシド
で処理された表面は、純銅に比べて耐剥離性が向上して
おり、無電解錫/有機シラン層を形成した表面はさらに
耐剥離性が向上していることが判る。
【0064】前記無電解錫/有機シラン層が形成された
リードフレームに対して、通常の方法でダイマウント、
ワイヤボンディング、モールディングの各工程を行い、
その後、175℃で360分間の硬化処理、トリミング
処理、10%塩酸(HCl)を用いた不要な無電解錫/
有機シラン層の除去(洗浄)処理、めっき処理、マーキ
ング処理および成形(forming )処理などの通常の処理
工程を行って、電子装置パッケージを製造した。
【0065】製造例3 実施例1同様に、銅シート材をエッチングしてリードフ
レーム材料を作製した。リードフレーム材料を、10〜
15g/l のNaOH、60g/l のNaClO2および1
0g/l のNaPO4 を含有する水性処理液に温度25〜
35℃で1〜3分間浸漬して、ブラウンオキシドからな
る接着強化処理層を形成した。リードフレームを濯ぎ洗
いしてから乾燥した。リードフレームのうち、リード先
端がめっきされるパッケージエッジと、シラスティック
ゴムマスキングフィクチュア(sylastic rubber maskin
g fixture )によりダイまたは相互接続基板が装着され
る中央ダイアタッチパッドとの間の環状部分をクランピ
ングすることでマスキングした。このリードフレーム
を、10%HCl等の接着強化処理層除去化学溶液に2
5〜50℃で1〜10分間接触させた。その結果、モー
ルディングパッケージが形成されるリードフレームの外
部にある外部リードその他の部分、および、結合性向上
のために選択的に銀めっきが施されるリードフレームの
リード先端その他の部分から、ブラウンオキシドが除去
された。濯ぎを行った後、リードフレームのうち、ワイ
ヤボンディングが行われるリード先端その他の部位を除
く領域に再びマスキングが施されて、マスキング領域以
外の領域に選択的に銀めっきが形成された。
【0066】得られたリードフレームは、前記製造例と
同様に、半導体チップ等の装着、樹脂パッケージ本体に
よる封入などの処理工程を経て、電子装置パッケージが
製造された。
【0067】
【発明の効果】本発明にかかる電子装置パッケージの製
造方法は、前記接着強化処理層の形成によって、半導体
チップなどの電子装置部品およびリードフレームと樹脂
パッケージ本体との接合性を大幅に向上させることがで
きる。しかも、電気的接続にとって有害な接着強化処理
層を除去または隠蔽するので、電子装置パッケージ内お
よび外部との電気的接続性能の低下を防ぐことができ
る。その結果、樹脂パッケージ本体と内部部品との一体
接合性がきわめて良好であるとともに電気的性能にも優
れた電子装置パッケージを提供することができる。
【0068】本発明の方法における接着強化処理は、比
較的簡単かつコスト安価に実施できるので、電子装置パ
ッケージの製造工程全体の作業性および経済性を向上さ
せ得るとともに製造工程の自動化も容易になる。
【図面の簡単な説明】
【図1】本発明の実施例となる電子装置パッケージの断
面図
【図2】リードフレームレールの平面図
【図3】前図の要部拡大平面図
【図4】リードフレームの別の実施例を表す一部拡大平
面図
【図5】別の実施例を表す電子装置パッケージの断面図
【図6】別の実施例を表す電子装置パッケージの断面図
【図7】製造プロセスの一例を表す流れ図
【図8】従来技術の問題点を表す電子装置パッケージの
断面図
【符号の説明】
9 ボンディングワイヤ 10 リードフレーム 11 半導体パッケージ 14 外部リード 15 フィンガー 16 ダイアタッチパッド 17 接着樹脂層 18 半導体チップ 53 接触強化処理領域(第1領域) 54 めっき領域(第2領域) 61 ヒートシンク 70 印刷回路基板
───────────────────────────────────────────────────── フロントページの続き (74)上記1名の代理人 弁理士 小野 由己男 (外1 名) (72)発明者 ジェ−ドン キム 大韓民国,ソウル,ソンドン−ク,ソンヨ ン−ドン,28−29 (72)発明者 リチャード エフ. クーリー アメリカ合衆国,アリゾナ 85202−1600, メサ エス. カタリナ サークル,2251

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】電子装置と前記電子装置と電気的に接続さ
    れたリードフレームと前記電子装置を含む前記リードフ
    レームの一部を封入する樹脂パッケージ本体とを有する
    電子装置パッケージを製造する方法であって、 前記リードフレームの表面のうち前記樹脂パッケージ本
    体との接合面を含む第1領域に接着強化処理層を形成す
    る工程と、 前記リードフレームの表面のうち電気的接続を行う領域
    を含む第2領域で前記接着強化処理層を除去または隠蔽
    する工程と、 前記リードフレームと前記電子装置とを電気的に接続す
    る工程と、 前記前記リードフレームの一部および前記電子装置を封
    入して樹脂パッケージ本体を成形し、前記リードフレー
    ムを前記接着強化処理層を介して前記樹脂パッケージ本
    体と接合させる工程とを含む電子装置パッケージの製造
    方法。
  2. 【請求項2】前記電子装置を前記リードフレームの表面
    に配置する工程をさらに含み、 前記第1領域が、前記リードフレームの表面のうち前記
    電子装置の配置個所の外周を囲む帯環状領域を含む請求
    項1に記載の電子装置パッケージの製造方法。
  3. 【請求項3】前記電子装置を前記リードフレームの表面
    に接合する工程をさらに含み、 前記第1領域が、前記リードフレームの表面のうち前記
    電子装置との接合面を含む請求項1または2に記載の電
    子装置パッケージの製造方法。
  4. 【請求項4】前記接着強化処理層の形成工程の前に、前
    記リードフレームの表面のうち前記電子装置との接合面
    を隠蔽する工程をさらに含む請求項3に記載の電子装置
    パッケージの製造方法。
  5. 【請求項5】前記接着強化処理層の形成工程の前に、前
    記リードフレームの表面のうち前記電子装置との電気的
    接続を行う領域を隠蔽する工程をさらに含む請求項1〜
    4の何れかに記載の電子装置パッケージの製造方法。
  6. 【請求項6】前記接着強化処理層の形成工程の後で前記
    リードフレームと前記電子装置とを電気的に接続する工
    程の前に、前記リードフレームの表面のうち電気的接続
    を行う領域に導電性金属からなるめっき層を形成する工
    程をさらに含む請求項1〜5の何れかに記載の電子装置
    パッケージの製造方法。
  7. 【請求項7】前記接着強化処理層の形成工程の前に、前
    記リードフレームの表面の電気的接続を行う領域に導電
    性金属からなるめっき層を形成する工程をさらに含む請
    求項1〜5の何れかに記載の電子装置パッケージの製造
    方法。
  8. 【請求項8】前記めっき層の表面に電気接点部を形成す
    る工程をさらに含む請求項6または7に記載の電子装置
    パッケージの製造方法。
  9. 【請求項9】前記接着強化処理層の形成工程の前に、前
    記リードフレームの表面のうち、樹脂パッケージ本体の
    外部に露出する領域を隠蔽しておく工程をさらに含む請
    求項1〜8の何れかに記載の電子装置パッケージの製造
    方法。
  10. 【請求項10】前記リードフレームと前記電子装置とを
    電気的に接続する工程の後で前記樹脂パッケージ本体の
    成形工程の前または後に、前記第1領域のうち前記樹脂
    パッケージ本体の外部に露出する領域の前記接着強化処
    理層を除去する工程をさらに含む請求項1〜9の何れか
    に記載の電子装置パッケージの製造方法。
  11. 【請求項11】前記接着強化処理層を除去する工程が、
    塩酸処理工程を含む請求項1〜10の何れかに記載の電
    子装置パッケージの製造方法。
  12. 【請求項12】前記接着強化処理層の形成工程が、ブラ
    ック酸化処理工程を含む請求項1〜11の何れかに記載
    の電子装置パッケージの製造方法。
  13. 【請求項13】前記接着強化処理層の形成工程が、ブラ
    ウン酸化処理工程を含む請求項1〜12の何れかに記載
    の電子装置パッケージの製造方法。
  14. 【請求項14】前記接着強化処理層の形成工程が、錫層
    を形成する工程を含む請求項1〜13の何れかに記載の
    電子装置パッケージの製造方法。
  15. 【請求項15】前記錫層の形成工程が、無電解錫層を形
    成する工程である請求項14に記載の電子装置パッケー
    ジの製造方法。
  16. 【請求項16】前記接着強化処理層の形成工程が、前記
    錫層の形成工程の後に、前記錫層を酸化および/または
    水酸化して錫酸化物層および/または錫水酸化物層を形
    成する工程を含む請求項14または15に記載の電子装
    置パッケージの製造方法。
  17. 【請求項17】前記接着強化処理層の形成工程が、前錫
    酸化物層および/または錫水酸化物層の形成工程の後
    に、有機シラン層を形成する工程を含む請求項16に記
    載の電子装置パッケージの製造方法。
  18. 【請求項18】前記樹脂パッケージ本体が、エポキシ樹
    脂からなる請求項1〜17の何れかに記載の電子装置パ
    ッケージの製造方法。
  19. 【請求項19】前記リードフレームが、銅リードフレー
    ムである請求項1〜18の何れかに記載の電子装置パッ
    ケージの製造方法。
  20. 【請求項20】前記リードフレームが、銅表面層を有す
    るニッケル−鉄リードフレームである請求項1〜19の
    何れかに記載の電子装置パッケージの製造方法。
JP7153209A 1994-07-02 1995-06-20 電子装置パッケージの製造方法 Expired - Lifetime JP2622104B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940015873A KR0128165B1 (ko) 1994-03-21 1994-07-02 초소형전자 패키지내로 수분 및 오염물질의 침투를 줄이기 위한 방법
KR1994-15873 1994-07-02

Publications (2)

Publication Number Publication Date
JPH08167686A true JPH08167686A (ja) 1996-06-25
JP2622104B2 JP2622104B2 (ja) 1997-06-18

Family

ID=19387184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7153209A Expired - Lifetime JP2622104B2 (ja) 1994-07-02 1995-06-20 電子装置パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2622104B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260280A (ja) * 2008-03-21 2009-11-05 Sumitomo Chemical Co Ltd 樹脂パッケージ及びその製造方法
US7750443B2 (en) 2007-07-27 2010-07-06 Seiko Instruments Inc. Semiconductor device package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274647A (ja) * 1986-05-22 1987-11-28 Toshiba Corp 半導体装置の製造方法
JPH0216761A (ja) * 1988-07-05 1990-01-19 Hitachi Cable Ltd リードフレームおよびそれを用いた半導体装置の製造方法
JPH02181463A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd 半導体装置
JPH0362959A (ja) * 1989-07-31 1991-03-19 Mitsui High Tec Inc リードフレームの製造方法
JPH04309253A (ja) * 1991-04-08 1992-10-30 Denki Kagaku Kogyo Kk 半導体パッケージ
JPH04326560A (ja) * 1991-04-26 1992-11-16 Nec Corp リードフレームの製造方法および半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62274647A (ja) * 1986-05-22 1987-11-28 Toshiba Corp 半導体装置の製造方法
JPH0216761A (ja) * 1988-07-05 1990-01-19 Hitachi Cable Ltd リードフレームおよびそれを用いた半導体装置の製造方法
JPH02181463A (ja) * 1989-01-06 1990-07-16 Hitachi Ltd 半導体装置
JPH0362959A (ja) * 1989-07-31 1991-03-19 Mitsui High Tec Inc リードフレームの製造方法
JPH04309253A (ja) * 1991-04-08 1992-10-30 Denki Kagaku Kogyo Kk 半導体パッケージ
JPH04326560A (ja) * 1991-04-26 1992-11-16 Nec Corp リードフレームの製造方法および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750443B2 (en) 2007-07-27 2010-07-06 Seiko Instruments Inc. Semiconductor device package
JP2009260280A (ja) * 2008-03-21 2009-11-05 Sumitomo Chemical Co Ltd 樹脂パッケージ及びその製造方法
US8298869B2 (en) 2008-03-21 2012-10-30 Sumitomo Chemical Company, Limited Resin package and production method thereof

Also Published As

Publication number Publication date
JP2622104B2 (ja) 1997-06-18

Similar Documents

Publication Publication Date Title
US6194777B1 (en) Leadframes with selective palladium plating
US6510976B2 (en) Method for forming a flip chip semiconductor package
US6333252B1 (en) Low-pin-count chip package and manufacturing method thereof
TWI421910B (zh) 半導體元件基板、其製造方法及半導體裝置
US20070262432A1 (en) Semiconductor device comprising semiconductor device components embedded in plastic housing composition
JPH11186294A (ja) 半導体パッケージ及びその製造方法
TW201126618A (en) Method and system for manufacturing an IC package
JP2006024889A (ja) Bgaパッケージおよびその製造方法
US8410586B2 (en) Semiconductor package and method of assembling a semiconductor package
US11862600B2 (en) Method of forming a chip package and chip package
US20060024974A1 (en) Surface treatment for oxidation removal in integrated circuit package assemblies
JP2622104B2 (ja) 電子装置パッケージの製造方法
JP2009099871A (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
US6969638B2 (en) Low cost substrate for an integrated circuit device with bondpads free of plated gold
JPH02298056A (ja) 集積回路の信頼性の高いプラスチック・パッケージ
KR0128165B1 (ko) 초소형전자 패키지내로 수분 및 오염물질의 침투를 줄이기 위한 방법
US20070278629A1 (en) Method and structure for improving the reliability of leadframe integrated circuit packages
JP4529041B2 (ja) 回路基板モジュール化方法
JP2000252402A (ja) 半導体装置、半導体装置の実装方法及び電子装置
JP2003151981A (ja) 半導体装置およびその製造方法
JP4739680B2 (ja) 半導体装置の製造方法及び半導体装置
WO1998034277A9 (en) Improved leadframe structure with preplated leads and process for manufacturing the same
WO1998034277A1 (en) Improved leadframe structure with preplated leads and process for manufacturing the same
CN116529879A (zh) 预模制衬底和用于制造预模制衬底的方法