JPH07105405B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07105405B2
JPH07105405B2 JP62083026A JP8302687A JPH07105405B2 JP H07105405 B2 JPH07105405 B2 JP H07105405B2 JP 62083026 A JP62083026 A JP 62083026A JP 8302687 A JP8302687 A JP 8302687A JP H07105405 B2 JPH07105405 B2 JP H07105405B2
Authority
JP
Japan
Prior art keywords
die pad
resin
semiconductor device
die
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62083026A
Other languages
English (en)
Other versions
JPS63249341A (ja
Inventor
征則 作本
淳 越村
坦 松下
正企 津島
満晴 清水
秀夫 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Tomoegawa Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Tomoegawa Paper Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Tomoegawa Paper Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP62083026A priority Critical patent/JPH07105405B2/ja
Publication of JPS63249341A publication Critical patent/JPS63249341A/ja
Publication of JPH07105405B2 publication Critical patent/JPH07105405B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関するもので、特にダイパッドの
改良された構造を有する半導体装置に関するものであ
る。
〔従来の技術〕
従来の半導体装置は第1図および第2図に示すようなダ
イパッド1、リード2およびサポートバー3から構成さ
れるリードフレームのダイパッドの上に第2図に示すよ
うにダイボンディング接着層5を介して半導体ペレット
4を載置し、該ペレット上に形成された電極7とリード
とを接続したボンディングワイヤー6と共に封止樹脂8
により一体化した構成を有する。
〔発明が解決しようとする問題点〕
この場合、ダイパッド1の裏面と、封止用樹脂(モール
ド材)との間の熱膨張係数に差があるために封止用のモ
ールド樹脂とリードフレームのダイパッドの裏面との間
の接着性が悪いという問題点があり、密着性が悪いため
に、リードと封止用樹脂との界面から侵入した外部から
の水分が溜まり易く、半導体装置をサーキット板に面実
装する際のはんだ付け工程の加熱処理の際これがもとで
水分が急激に膨張して内部応力を生じ封止樹脂にクラッ
クが発生するなどの問題を有する。
〔問題点を解決するための手段〕
本発明は上記の実情に鑑みてなされたものであり、本発
明の概要は厚さ方向に貫通孔を設けたダイパッドを用い
該ダイパッドの上に耐熱性ダイパッドテープを介して半
導体ペレットを搭載するようにした半導体装置である。
そして実際に使用されるダイパッドテープとしては耐熱
性支持体と該支持体をダイパッドに固定するための装着
層を有するもの、更にダイボンディング接着剤側に樹脂
層を設けたものが用いられる。
次に本発明を図面により説明する。
本発明の半導体装置の一例は第3図に示す断面図のとお
りで、ダイパッドとして上下に貫通孔1−2を設けたダ
イパッド1−1を用い、このダイパッドの上に支持体9
の下面に接着層10を設けたダイパッドテープを設け、更
に支持体のもう一方の面にダイボンィング接着剤5を介
して半導体ペレット4を固着してある。又半導体ペレッ
ト4上の電極7とリード2とはボンディングワイヤー6
によって接続され、これらは封止用樹脂8により一体化
されている。又厚さ方向に貫通孔1−2を設けたダイパ
ッド1−1の上に、下面に接着層10を付し、上面に樹脂
層11−aからなる接着性層11を設けたダイパッドテープ
を重ねて層間を接合し、その上にダイボンディング接着
剤5を介して半導体ペレット4が固着され、これらは封
止用樹脂8で一体化されている。
本発明のダイパッドが貫通孔を有することは封止用樹脂
がこの中に入りこみ強固に一体に結合しうるものであ
り、封止性を高めるものである。
本発明の実施に当たっては樹脂による封止に限定される
ものではなく、例えばサーデイップタイプあるいはサー
パックタイプによる封止であってもよい。
ダイパッドテープは先に述べたように、上部側に接着性
層11を設けた方がより接着性が完全となり、半導体装置
の組み立て構造を安定化することにより信頼性を高める
ことができる。
又ダイパッドの厚み方向に穿孔する手段は、例えばタン
グステンカーバイト等の素材のポンチでプレス加工する
ことにより容易に加工することができる。
次に本発明で用いられるダイパッドの平面図を示せば第
4図のとおりである。
すなわち(イ)は8mm×8mmの正方形の大きさのダイパッ
ドに孔径φ0.3〜0.5mmの孔をピッチ0.5〜1ミリメート
ルで図示のように多数穿孔したものである。又(ロ)は
これより大サイズの円孔を9コ穿孔した場合、(ハ)は
正方形の孔を9コ穿孔した場合、(ニ)は正方形の孔を
4コ穿孔した場合、(ホ)は三角形の孔を4コ穿孔した
場合、(ヘ)は十字状の孔を穿孔した場合を示す。
次に本発明において用いられる耐熱性ダイパッドテープ
を構成する材料について述べる。
支持体は例えば厚さ10〜150μm、好ましくは25〜75μ
mのポリイミド、ポリエーテルイミド、ポリフェニレン
サルファイド、ポリエーテル・エーテルケトン等の耐熱
性フィルムなどが本発明において使用される。
本発明を構成するダイボンディング接着剤5は、ダイパ
ツドテープを構成する支持体に十分接着力のあるものを
選択使用することが望ましいが、更にダイパッドテープ
の支持体とダイボデンィング接着剤との接着性を保証す
るにはダイパッドテープ表面が改良されていなければな
らない。
すなわち、この接着性向上を達成のためにポリイミド樹
脂、エポキシ樹脂、ポリエステル樹脂等の熱硬化性樹脂
もしくは約300℃以上の融点を有する熱可塑性樹脂から
なる樹脂層11aを設けたのが第3図に示したものであ
り、通常1〜10μmとなるように塗布し、熱硬化され
る。
樹脂の種類は前記のダイボンディング接着剤5と親和性
のあるものを選択することにより極めて容易にかつ強力
に接着し半導体ペレットの信頼性を高めることができ
る。
リードフレームのダイパットの表面に半導体ペレットを
載置したダイパッドテープの下面の接着層10には耐熱性
エポキシ樹脂、ポリイミド樹脂等を5〜50μm、好まし
くは20〜30μmの塗布厚となるように半硬化の状態で塗
布して形成される。このような層構成および材料よりな
るダイパッドテープは通常例えば原反を幅3〜10mm、長
さ200〜300mのテープ状に加工され、リールに巻回され
て供給することができ、その場合半導体ペレットの寸法
に合わせて裁断した上で所定のリードフレームに適用さ
れ接着される。
このようにして得られたダイパッドテープ/リードフレ
ーム積層体は前記第3図に示した構成に組み込まれ、本
発明の半導体装置を得ることができる。
〔実施例〕
実施例1. 厚さ50μmポリイミド樹脂フィルム(「ユーピレックス
S」宇部興産社製)からなる支持体の片面に下記配合の
熱硬化性樹脂層を設けた。
エポキシ樹脂(「エピコート1001」油化シエルエポキシ
社製) 80%メチルエチルケトン溶液 100重量部 反応性アクリルニトリル共重合体 (「NIPOL 1072」日本ゼオン社製) 20% メチルエチルケトン溶液 40重量部 硬化剤DICY/2−エチル4−メチルイミダゾール(5/1)1
2重量部 溶剤(メチルエチルケトン) 80重量部 この際塗布厚は3μmで、150℃3分間の乾燥の後250
℃、5分間の条件で完全硬化した。
次に前記樹脂層の反対側の支持体面に接着剤として超耐
熱ポリイミド樹脂(「LARC−TPI」、三井東圧化学社
製)のN、N−ジメチルアセトアミド20重量%溶液を半
硬化(Bステージ)になるよう、かつ150℃、3分間の
加熱条件で乾燥後の塗布厚が25μmとなるように塗布し
本発明のダイパッドテープを作成した。得られたダイパ
ッドテープを第4図(ハ)に示したリードフレームのダ
イパッドに接着層により加熱接着した後、第3図に示す
半導体装置を組立てた。得られた半導体装置について、
実装試験による信頼性を見たところ、接着層の電流のリ
ークは見られず、安定した接着が確認された。又、ワイ
ヤーボンダビリティーも良好で信頼性のある半導体装置
を構成することができた。
実施例2 実施例4の支持体の片面に下記配合の熱硬化性樹脂層を
設けた。この際の塗布厚は5μmで、150℃、2分間の
乾燥後、250℃、5分間の条件で完全に硬化した。しか
る後反対側面に実施例4に使用した接着層を設けて本発
明のダイパッドテープを作成した。
ポリエステル樹脂(「バイロン200」東洋紡社製)20%
メチルエチルケトン溶液 100重量部 イソシアネート(「コロネートL」日本ポリウレタン社
製) 2重量部 溶剤 トルエン 20重量部 得られたダイパッドテープを第4図(ニ)に示したリー
ドフレームのダイパッドに接着層により加熱接着した後
第3図に示す半導体装置を組立てた。
得られた半導体装置について、実装試験による信頼性を
見たところ、接着層の電流のリークは見当らず、安定し
た接着が確認された。又、ワイヤボンダビリティーも良
好で信頼性のある半導体装置を構成することができた。
〔発明の効果〕
本発明は上記の構成よりなるのでリードフレームを構成
するダイパッドと封止樹脂との接着性、すなわち封止性
が向上し、リードフレームとダイパッドとの熱膨張係数
の差に伴う弊害を防止することができる。特に本発明に
おいては厚さ方向に貫通孔を有するダイパッドの上にダ
イパッドテープを介在させたのでペースト状ダイボンデ
ィング接着剤を用いて半導体ペレットをダイパッドに搭
載する際、該ダイボンディング接着剤が貫通孔を通して
ダイパッドの裏面に垂れることを防止することができ
る。
又、ダイパッドテープを構成する支持体の表面側に熱効
果性樹脂等の樹脂層を設けたものはダイボンディング接
着剤に特殊なものを用いなくても充分強固な接着を達成
することができるし、層厚が薄くて済むので半導体素子
の軽量小型化に有効である。
【図面の簡単な説明】
第1図は従来の技術によるリードフレームの斜視図、第
2図は従来の半導体装置の断面図、第3図は本発明の半
導体装置の断面図、第4図(イ)、(ロ)、(ハ)、
(ニ)、(ホ)および(ヘ)は本発明を構成するダイパ
ッドの平面図である。 1:ダイパッド、1−1:ダイパッド、1−2貫通孔、2:リ
ード、4:半導体ペレット、5:ダイボンディング接着剤、
6:ボンディングワイヤー、7:電極、8:封止用樹脂、9…
…支持体、10:接着層、11a:樹脂層、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松下 坦 静岡県静岡市用宗巴町3番1号 株式会社 巴川製紙所技術研究所内 (72)発明者 津島 正企 静岡県静岡市用宗巴町3番1号 株式会社 巴川製紙所技術研究所内 (72)発明者 清水 満晴 長野県中野市草間五里原1216番地 高丘工 業団地新光電気工業株式会社高丘工場内 (72)発明者 有賀 秀夫 長野県中野市草間五里原1216番地 高丘工 業団地新光電気工業株式会社高丘工場内 (56)参考文献 特開 昭61−84841(JP,A) 実開 昭59−146963(JP,U) 実開 昭57−102137(JP,U) 電子材料、第25巻12号、昭和61年12月1 日、工業調査会、P.79〜83 “Bステー ジエポキシ樹脂"

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】厚さ方向に貫通孔が設けられているダイパ
    ッドを有するリードフレームの前記ダイパッドの上に、
    耐熱性支持体と該支持体を前記ダイパッドに固定するた
    めの接着層とからなる耐熱性のダイパッドテープと、ダ
    イボンディング接着剤とを介して半導体ペレットを搭載
    してなる半導体装置であって、前記耐熱性支持体のダイ
    ボンディング接着剤側に、該ダイボンディング接着剤と
    親和性のある樹脂層を設けたことを特徴とする半導体装
    置。
  2. 【請求項2】樹脂層が、熱硬化性樹脂又は300℃以上の
    融点を有する熱可塑性樹脂であることを特徴とする特許
    請求の範囲第1項記載の半導体装置。
JP62083026A 1987-04-06 1987-04-06 半導体装置 Expired - Lifetime JPH07105405B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62083026A JPH07105405B2 (ja) 1987-04-06 1987-04-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62083026A JPH07105405B2 (ja) 1987-04-06 1987-04-06 半導体装置

Publications (2)

Publication Number Publication Date
JPS63249341A JPS63249341A (ja) 1988-10-17
JPH07105405B2 true JPH07105405B2 (ja) 1995-11-13

Family

ID=13790724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62083026A Expired - Lifetime JPH07105405B2 (ja) 1987-04-06 1987-04-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH07105405B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02142308A (ja) * 1988-11-18 1990-05-31 Nissin Electric Co Ltd ガス絶縁式電気設備
JPH08204107A (ja) * 1995-01-27 1996-08-09 Rohm Co Ltd 樹脂封止型半導体装置
JPH09129811A (ja) * 1995-10-30 1997-05-16 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP6081903B2 (ja) * 2013-11-29 2017-02-15 サンケン電気株式会社 半導体装置
CN105870082A (zh) * 2016-04-28 2016-08-17 浪潮电子信息产业股份有限公司 具有散热垫的ic模块及增大其与pcb主板焊接面积的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57102137U (ja) * 1980-12-12 1982-06-23
JPS59146963U (ja) * 1983-03-22 1984-10-01 凸版印刷株式会社 リ−ドフレ−ム
JPS6184841A (ja) * 1984-10-02 1986-04-30 Toshiba Corp 半導体装置の外囲器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
電子材料、第25巻12号、昭和61年12月1日、工業調査会、P.79〜83"Bステージエポキシ樹脂"

Also Published As

Publication number Publication date
JPS63249341A (ja) 1988-10-17

Similar Documents

Publication Publication Date Title
US5945733A (en) Structure for attaching a semiconductor wafer section to a support
US7365441B2 (en) Semiconductor device fabricating apparatus and semiconductor device fabricating method
US6658727B2 (en) Method for assembling die package
JPH10270624A (ja) チップサイズパッケージ及びその製造方法
KR100881476B1 (ko) 반도체장치와 반도체장치 제조용 기판 및 반도체장치제조용 기판의 제조방법
US6294040B1 (en) Transferable resilient element for packaging of a semiconductor chip and method therefor
US6686015B2 (en) Transferable resilient element for packaging of a semiconductor chip and method therefor
US7273654B2 (en) Punched adhesive tape for semiconductor, method of manufacturing lead frame with the adhesive tape, lead frame with the adhesive tape, and semiconductor device comprising the lead frame
KR100405771B1 (ko) 반도체장치 및 그 제조방법
JPH07105405B2 (ja) 半導体装置
US5933708A (en) Lead-on-chip semiconductor package and method for making the same
JP2704342B2 (ja) 半導体装置およびその製造方法
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JPH1022325A (ja) Icチップ接着用シートおよびicパッケージ
JPH01147836A (ja) 半導体装置
JPH11224912A (ja) 半導体パッケ−ジ用チップ支持基板及び半導体パッケ−ジ
JPS63216365A (ja) 半導体装置
JP3314142B2 (ja) 半導体パッケージの製造方法
JP3380058B2 (ja) バンプ転写用フレーム
JPH0442921Y2 (ja)
JP2587632B2 (ja) 半導体装置
JPH07263487A (ja) 半導体装置の製造方法
EP0410116B1 (en) Method of manufacturing a wire-bonded semiconductor device
JP2596387B2 (ja) 樹脂封止型半導体装置
JPH04237149A (ja) 電子チップ部品の製造方法及びボンディング方法