KR101596280B1 - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101596280B1
KR101596280B1 KR1020140011095A KR20140011095A KR101596280B1 KR 101596280 B1 KR101596280 B1 KR 101596280B1 KR 1020140011095 A KR1020140011095 A KR 1020140011095A KR 20140011095 A KR20140011095 A KR 20140011095A KR 101596280 B1 KR101596280 B1 KR 101596280B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
bump
conductive
substrate
resin layer
Prior art date
Application number
KR1020140011095A
Other languages
English (en)
Other versions
KR20150090443A (ko
Inventor
정구웅
김병진
신민철
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020140011095A priority Critical patent/KR101596280B1/ko
Publication of KR20150090443A publication Critical patent/KR20150090443A/ko
Application granted granted Critical
Publication of KR101596280B1 publication Critical patent/KR101596280B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 장치 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩이 도전성 범프를 매개로 기판에 부착된 구조의 반도체 패키지를 보이드 트랩, 쇼트 현상, 넌 웨트 현상 등을 방지할 수 있는 구조로 새롭게 개선시킨 반도체 장치 및 이의 제조 방법에 관한 것이다.
즉, 본 발명은 반도체 칩의 도전성 범프가 부착되는 영역인 기판의 중앙 영역에 돌출형의 범프 부착용 도전성 패턴을 돌출 형성시키고, 돌출된 범프 부착용 도전성 패턴을 제외한 나머지 표면에 솔더마스크를 균일한 두께로 도포함으로써, 범프 부착용 도전성 패턴만이 노출되어 도전성 범프가 일반 도전성 패턴에 닿아 전기적 쇼트가 발생되는 것을 방지할 수 있고, 언더필 재료 주입을 위한 입구 확대로 언더필 재료의 보이드 트랩 현상을 방지할 수 있으며, 도전성 범프의 솔더가 탈락되는 넌 웨트 현상 등을 방지할 수 있는 새로운 구조의 반도체 장치 및 이의 제조 방법을 제공하고자 한 것이다.

Description

반도체 장치 및 이의 제조 방법{Semiconductor package and method for manufacturing the same}
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩이 도전성 범프를 매개로 기판에 부착된 구조의 반도체 패키지를 보이드 트랩, 전기적 쇼트 현상, 넌 웨트 현상 등을 방지할 수 있는 구조로 새롭게 개선시킨 반도체 장치 및 이의 제조 방법에 관한 것이다.
일반적으로, 반도체 패키지는 기판(PCB, Printed Circuit Board)에 반도체 칩을 부착하고, 반도체 칩과 기판 간을 도전성 와이어로 연결한 후, 반도체 칩과 도전성 와이어 등을 몰딩 컴파운드 수지로 봉지시킨 구조로 제조된다.
이러한 반도체 패키지의 구성중, 상기 기판의 도전성 패턴과 반도체 칩의 본딩패드 간을 연결하는 도전성 와이어는 소정의 높이 및 길이를 가지며 배설되어 있기 때문에 실질적으로 반도체 패키지의 사이즈를 증가시키는 원인이 되고 있고, 특히 반도체 칩이 고직접화, 고성능화 및 고속화됨에 따라 반도체 패키지를 소형화시키기 위한 노력에 오히려 역행하는 요인이 되고 있다.
이러한 점을 감안하여, 반도체 칩의 본딩패드(=전극패드)와 기판의 도전성패턴간을 금속 재질의 도전성 범프를 매개로 전기적으로 연결시키는 반도체 패키지가 제안되고 있으며, 그 대표적인 예로서 플립칩 볼 그리드 어레이(FCBGA: flip chip ball grid array) 패키지, 웨이퍼 레벨 칩 사이즈/스케일 패키지(WLCSP: wafer level chip size/scale package) 등을 들 수 있고, 또한 상기 플립칩 볼 그리드 어레이 패키지는 각 도전성 범프의 간격이 매우 협소하여 파인피치(Fine Pitch) 플립칩 패키지로 불리우고 있다.
상기 파인피치 플립 칩 패키지는 반도체 칩의 일면에 형성된 각 본딩패드에 도전성 범프를 도금 공정에 의하여 일체로 형성하고, 각 도전성 범프를 기판의 도전성 패턴에 솔더링(soldering) 접합시킨 반도체 패키지를 말하며, 그 일례는 첨부한 도 3에 도시된 바와 같다.
첨부한 도 3은 종래의 파인피치 플립칩 패키지를 나타낸 단면도로서, 도면부호 10은 반도체 칩이고, 20은 기판을 나타낸다.
상기 반도체 칩(10)의 일면에는 전기적 신호 입출력을 위하여 다수의 본딩패드(12)가 파인피치로 형성되어 있으며, 각 본딩패드(12)에는 일종의 플립칩인 도전성 범프(14)가 통상의 도금 공정에 의하여 파인피치를 이루며 일체로 형성되어 있다.
이때, 상기 도전성 범프(14)는 기둥 형상의 카파필러(16, cooper filler)와, 카파필러의 하단에 일체로 도금되는 솔더(18)로 구성된다.
상기 기판(20)은 베이스층인 수지층(22)과, 수지층(22)을 중심으로 상면 및 저면에 소정의 회로 배열을 이루며 도금된 도전성 패턴을 포함하여 구성되고, 상면 및 저면에 도금된 도전성 패턴들은 수지층(22)에 형성되는 비아홀(23)에 의하여 도전 가능하게 연결된다.
이때, 상기 기판(20)의 상면에 도금된 도전성 패턴은 범프 부착용 도전성 패턴(24) 및 일반 도전성 패턴(25)을 포함하고, 기판(20)의 저면에는 볼랜드(28)와 연결되는 일반 도전성 패턴(25)이 형성된다.
또한, 상기 기판(20)의 상면에서 반도체 칩(10)이 부착되는 중앙 영역을 제외한 나머지 영역에는 절연 재질의 솔더마스크(26)가 도포되고, 기판(20)의 저면에서 볼랜드(28)를 제외한 나머지 영역도 솔더마스크(26)로 도포된다.
이때, 상기 반도체 칩(10)이 부착되는 기판(20)의 중앙 영역에는 도전성 범프(14)가 부착되는 범프 부착용 도전성 패턴(24)이 파인피치를 이루며 노출되어 있고, 그 밖의 일반 도전성 패턴(25, 트레이스)까지 함께 노출되어 있다.
특히, 도 3에 보듯이 상기 기판(20)의 구성 중 범프 부착용 도전성패턴(24) 및 일반 도전성패턴(25)은 프리프레그 형태의 수지층(22)의 상면과 동일 평면을 이루면서 수지층(22)내에 임베디드되는 상태가 된다.
따라서, 상기 반도체 칩(10)의 도전성 범프(14)를 기판(20)의 범프 부착용 도전성 패턴(24)에 솔더 리플로우(reflow) 공정 등을 이용하여 융착시키는 단계와, 반도체 칩(10)과 기판(20) 간의 사이공간에 각 도전성 범프(14) 간을 절연시키는 동시에 각 도전성 범프(14)를 지지해주는 절연성의 언더필재료(32)를 충진시키는 단계와, 기판(20)의 볼랜드(28)에 마더보드 탑재를 위한 입출력단자인 솔더볼(30)을 융착시키는 단계 등을 통하여, 파인피치 플립칩 패키지가 완성된다.
참고로, 상기 언더필(underfill) 공정에 의하여 채워지는 언더필 재료는 각 도전성 범프(12)를 감싸면서 상호 절연시키는 동시에 도전성 범프(12)의 내구성을 유지시키는 역할을 한다.
또한, 상기 반도체 칩(10)은 통상의 몰딩 공정에 의하여 몰딩 컴파운드 수지(미도시됨)로 봉지되는 상태가 된다.
이와 같은 종래의 파인피치 플립칩 패키지는 기존의 와이어 본딩 방식에서 탈피하여, 반도체 칩과 기판을 도전성 범프로 연결함으로써, 반도체 칩과 기판 간의 전기적 접속 거리가 짧아져 신호 전송을 위한 전기적 특성이 우수하고, 패키지의 소형화를 실현할 수 있는 장점이 있다.
그러나, 종래의 파인피치 플립칩 패키지는 다음과 같은 문제점이 있다.
첫째, 기판의 중앙영역 즉, 반도체 칩의 도전성 범프가 부착되는 영역에는 범프 부착용 도전성 패턴 및 일반 도전성 패턴 들이 파인피치를 이루고 있기 때문에 도전성 범프가 범프 부착용 도전성 패턴에 정확하게 매칭되며 부착되지 않고 일반 도전성 패턴에 부착되어 전기적 쇼트 현상이 발생되는 문제점이 있다.
둘째, 언더필 재료를 주입하는 입구가 협소하여 반도체 칩과 기판 사이에 언더필 재료를 주입하는 공정이 원활하지 못하고, 주입되는 언더필 재료에 보이드(Void, 기포)가 생성되는 문제점이 있다.
즉, 기판의 중앙 영역(반도체 칩의 도전성 범프가 부착되는 영역)을 제외한 나머지 영역에는 솔더마스크가 도포되어 있기 때문에, 반도체 칩과 기판 간의 사이공간에 언더필을 주입할 때, 솔더마스크의 두께만큼 언더필 재료를 주입하는 입구가 협소해질 수 밖에 없으므로, 그에 따라 반도체 칩과 기판 사이에 언더필 재료를 일정한 속도로 주입하는데 어려움이 있고, 주입 완료된 언더필 재료에 보이드(Void, 기포)가 생성되는 문제점이 있다.
셋째, 도전성 범프의 솔더가 기판의 범프 부착용 도전성 패턴에 융착될 때, 솔더의 성질상 메탈 표면을 타고 퍼지듯이 흐르는 특성으로 인하여, 도 3에서 보듯이 범프 부착용 도전성 패턴을 벗어나는 패턴 표면 위치까지 솔더가 번지듯이 흘러서, 도전성 범프의 부착력을 떨어뜨리는 원인이 되고, 결국 도전성 범프가 탈락되는 넌-웨트(non-wet) 현상이 발생되는 문제점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 칩의 도전성 범프가 부착되는 영역인 기판의 중앙 영역에 돌출형의 범프 부착용 도전성 패턴을 돌출 형성시키고, 돌출된 범프 부착용 도전성 패턴을 제외한 나머지 표면에 솔더마스크를 균일한 두께로 도포함으로써, 범프 부착용 도전성 패턴만이 노출되어 도전성 범프가 일반 도전성 패턴에 닿아 전기적 쇼트가 발생되는 것을 방지할 수 있고, 언더필 재료 주입을 위한 입구 확대로 언더필 재료의 보이드 트랩 현상을 방지할 수 있으며, 도전성 범프의 솔더가 탈락되는 넌 웨트 현상 등을 방지할 수 있는 새로운 구조의 반도체 장치 및 이의 제조 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 반도체 칩이 도전 가능하게 부착되는 영역인 기판의 중앙 영역에 돌출형의 범프 부착용 도전성 패턴을 돌출 형성시키고, 돌출형의 범프 부착용 도전성 패턴을 제외한 나머지 표면에 절연성의 솔더마스크를 균일한 두께로 도포하여서 된 것을 특징으로 하는 반도체 장치를 제공한다.
바람직하게는, 상기 반도체 칩과 기판 간의 사이공간 높이는 언더필 재료가 용이하게 주입되도록 돌출형의 범프 부착용 도전성 패턴의 높이에 따라 증가되는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명은: 비아홀이 형성된 수지층과, 수지층의 상면 및 저면에 비아홀에 의하여 도전 가능하게 연결되는 도전성 패턴이 도금된 구조의 프리프레그 기판을 구비하는 단계와; 상기 프리프레그 기판의 도전성 패턴 중 범프 부착용 도전성 패턴자리면 위에 마스크를 부착하는 단계와; 상기 마스크에 의하여 덮혀진 범프 부착용 도전성 패턴자리면을 제외한 나머지 도전성 패턴을 일정 두께로 에칭 처리하여 두께를 감소시키는 단계와; 상기 범프 부착용 도전성 패턴자리면이 돌출형의 범프 부착용 도전성 패턴이 되도록 두께가 감소된 도전성 패턴의 표면을 포함하는 프리프레그 기판의 전체 표면에 걸쳐 절연성의 솔더마스크를 도포하는 단계; 를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법을 제공한다.
바람직하게는, 상기 프리프레그 기판을 구비하는 단계에서, 수지층의 상면에 도전성 패턴을 도금할 때, 돌출형의 범프 부착용 도전성 패턴의 높이만큼 더 높게 도금하는 것을 특징으로 한다.
더욱 바람직하게는, 상기 돌출형의 범프 부착용 도전성 패턴의 도금 높이에 의하여 반도체 칩과 기판 간의 사이공간 높이가 정해지는 것을 특징으로 한다.
특히, 상기 솔더마스크를 도포하는 단계에서, 솔더마스크의 도포 두께는 돌출형의 범프 부착용 도전성 패턴의 높이보다 낮게 실시하여, 돌출형의 범프 부착용 도전성 패턴이 솔더마스크 위로 돌출 형성되도록 한 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 기판의 중앙 영역에 돌출형의 범프 부착용 도전성 패턴을 돌출 형성시키고, 돌출된 범프 부착용 도전성 패턴을 제외한 나머지 표면에 솔더마스크를 균일한 두께로 도포함으로써, 돌출형의 범프 부착용 도전성 패턴만이 돌출됨에 따라 그 위에 반도체 칩의 도전성 범프를 정확하게 융착시킬 수 있고, 도전성 범프의 솔더가 범프 부착용 도전성 패턴을 감싸며 융착되므로 도전성 범프의 결합력을 향상시킬 수 있다.
둘째, 범프 부착용 도전성 패턴의 주변은 솔더마스크로 덮힌 상태이므로, 도전성 범프의 솔더가 녹으면서 범프 부착용 도전성 패턴의 주변(솔더마스크)으로 번지는 현상을 방지할 수 있다.
다시 말해서, 기존에 도전성 범프의 솔더가 기판의 범프 부착용 도전성 패턴에 융착될 때, 솔더의 성질상 메탈 표면을 타고 퍼지듯이 흐르는 특성으로 인하여 범프 부착용 도전성 패턴을 벗어나는 위치까지 솔더가 흘러서 도전성 범프의 넌-웨트(non-wet) 현상이 발생되는 것을 방지할 수 있다.
셋째, 범프 부착용 도전성 패턴을 제외한 기판의 나머지 표면(일반 도전성 패턴 포함)은 절연재질의 솔더마스크로 덮혀지게 되어, 도전성 범프가 일반 도전성 패턴에 닿아 전기적 쇼트가 발생되는 것을 방지할 수 있다.
넷째, 기판의 표면이 솔더마스크 도포로 인하여 평평한 상태를 유지하는 동시에 범프 부착용 도전성 패턴만이 돌출된 상태가 되므로, 언더필 재료를 주입하기 위한 입구, 즉 반도체 칩과 기판 표면 간의 사이공간 입구가 확대되어, 언더필 재료가 일정한 속도로 용이하게 주입될 수 있고, 그에 따라 주입 완료된 언더필 재료내에 보이드 트랩이 생기는 현상을 방지할 수 있다.
도 1은 본 발명에 따른 반도체 장치를 나타낸 단면도,
도 2는 본 발명에 따른 반도체 장치 제조 공정을 나타낸 단면도,
도 3은 종래의 반도체 장치를 나타낸 단면도.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명은 반도체 칩의 도전성 범프가 기판의 도전성 패턴에 직접 도전 가능하게 융착되는 파인피치 플립칩 형태의 반도체 패키지로서, 도전성 범프의 넌 웨트 현상과 언더필 재료에 보이드 트랩이 발생되는 현상 등을 방지할 수 있도록 반도체 칩의 도전성 범프가 부착되는 영역인 기판의 중앙 영역에 돌출형의 범프 부착용 도전성 패턴을 돌출 형성시키고, 돌출된 범프 부착용 도전성 패턴을 제외한 기판의 나머지 표면에 솔더마스크를 균일한 두께로 도포시킨 점에 특징이 있다.
첨부한 도 1은 본 발명의 반도체 장치를 나타내는 단면도이고, 도 2는 본 발명의 반도체 장치를 제조하는 과정을 나타낸 단면도이다.
먼저, 일정 면적의 캐리어(44) 위에 프리프레그 기판(40)을 구비한다.
상기 캐리어(44)는 프리프레그 기판(40)을 제조하기 위한 일종의 지지수단일 뿐, 프리프레그 기판(40)의 제조가 완료되면 제거되어진다.
상기 프리프레그 기판(20)은 캐리어(44) 위에 도전성 패턴을 도금하는 단계와, 프리프레그 상태의 수지층(22)을 적층하는 단계와, 프리프레그 상태의 수지층(22)에 비아홀(23)을 형성하는 단계와, 다시 수지층(22) 위에 도전성 패턴을 도금하는 단계 등을 거쳐 제작된다.
이에, 상기 프리프레그 기판(20)은 베이스층인 수지층(22)과, 수지층(22)을 중심으로 상면 및 저면에 소정의 회로 배열을 이루며 도금된 도전성 패턴을 포함하여 구성되고, 상면 및 저면에 도금된 도전성 패턴들은 수지층(22)에 형성되는 비아홀(23)에 의하여 도전 가능하게 연결되며, 저면에는 볼랜드(28)가 노출된 구조로 구비된다(도 2의 (a) 참조).
상기 프리프레그 기판(40)을 구비하는 단계에서, 수지층(22)의 상면에 도전성 패턴을 도금할 때, 도 2에 "H"로 지시된 것과 같이 돌출형의 범프 부착용 도전성 패턴(42)을 돌출 형성시키기 위한 높이만큼 더 높게 도금되도록 하며, 이때의 도금 높이를 조절하면 돌출형의 범프 부착용 도전성 패턴(42)의 돌출 높이를 조절할 수 있다.
이렇게 프리프레그 기판(40)이 완성되면, 캐리어(44)를 제거한 다음, 프리프레그 기판(40)의 상면에 노출된 도전성 패턴 중 범프 부착용 도전성 패턴자리면(46) 위에 마스크(48)를 부착한다(도 2의 (b) 참조).
이때, 본 발명의 구성을 명확하게 구분하고자, 캐리어(44)가 제거되기 전의 기판은 프리프레그 기판(40)을 명기하고, 캐리어(44)가 제거된 후의 기판은 기판(20)으로 명기한다.
다음으로, 상기 마스크(48)에 의하여 덮혀진 범프 부착용 도전성 패턴자리면(46)을 제외하고, 기판(20)의 상면에 걸쳐 노출된 나머지 도전성 패턴을 일정 두께로 에칭 처리하여 두께를 감소시킨다(도 2의 (c) 참조).
이어서, 상기 마스크(48)로 덮혀진 범프 부착용 도전성 패턴자리면(46)을 제외하고, 에칭 처리에 의하여 두께가 감소된 도전성 패턴의 표면을 포함하는 기판(20)의 전체 상면에 걸쳐 절연성의 솔더마스크(26)를 도포한다(도 2의 (d) 참조).
이때, 상기 솔더마스크(26)를 도포하는 단계에서, 솔더마스크(26)의 도포 두께는 돌출형의 범프 부착용 도전성 패턴(42)의 높이보다 낮게 실시하여, 돌출형의 범프 부착용 도전성 패턴(42)이 솔더마스크(26) 위로 돌출 형성되도록 한다.
따라서, 상기 마스크(48)를 제거하면, 기판(20)의 전체 상면에 걸쳐 솔더마스크(26)가 균일하게 도포된 상태에서 돌출형의 범프 부착용 도전성 패턴(42)만이 위로 돌출된 상태가 된다.
또한, 도 1에서 보듯이 상기 돌출형의 범프 부착용 도전성패턴(42) 및 일반 도전성패턴(25)은 수지층(22)내에 임베디드된 상태가 되고, 돌출형의 범프 부착용 도전성패턴(42)의 상단부만이 수지층(22)의 표면에서 돌출되는 구조를 이루게 된다.
이와 같이, 반도체 칩(10)이 도전 가능하게 부착되는 영역인 기판(20)의 중앙 영역에 돌출형의 범프 부착용 도전성 패턴(42)가 돌출 형성되고, 돌출형의 범프 부착용 도전성 패턴(42)을 제외한 기판(20)의 나머지 표면에 걸쳐 절연성의 솔더마스크(26)를 균일한 두께로 도포된 본 발명의 반도체 장치가 완성된다.
이어서, 상기 기판(20)에 반도체 칩(10)을 도전 가능하게 부착하는 바, 반도체 칩(10)의 도전성 범프(14)가 기판(20)에 돌출 형성된 돌출형의 범프 부착용 도전성 패턴(42)에 솔더 리플로우(reflow) 공정에 의하여 융착되도록 한다.
참고로, 상기 반도체 칩(10)의 일면에는 전기적 신호 입출력을 위하여 다수의 본딩패드(12)가 파인피치로 형성되어 있고, 각 본딩패드(12)에는 일종의 플립칩인 도전성 범프(14)가 통상의 도금 공정에 의하여 일체로 형성되며, 각 도전성 범프(14)는 본딩패드에 도금되는 기둥 형상의 카파필러(16)와, 카파필러(16)의 하단에 일체로 도금되는 솔더(18)로 구성된다.
이때, 기존에는 도전성 범프(14)의 솔더(18)가 녹을 때 메탈 표면을 타고 퍼지듯이 흐르는 특성을 가지고 있기 때문에 기존에는 범프 부착용 도전성 패턴을 벗어나는 위치까지 솔더가 흘러서, 도전성 범프의 부착력을 떨어뜨리는 원인이 되고, 결국 도전성 범프가 탈락되는 넌-웨트(non-wet) 현상이 발생되고 있다.
그러나, 본 발명에서는 돌출형의 범프 부착용 도전성 패턴(42)이 돌출된 상태이고, 그 주변에는 솔더마스크로 덮혀진 상태이므로, 도전성 범프(14)의 솔더(18)가 녹을 때 제위치를 벗어나지 않고 정확하게 돌출형의 범프 부착용 도전성 패턴(42)위에만 융착될 수 있다.
또한, 상기 도전성 범프(14)의 솔더(18)가 돌출형의 범프 부착용 도전성 패턴(42)을 감싸면서 융착되므로, 도전성 범프(14)의 부착 결합력을 향상시킬 수 있다.
또한, 상기 돌출형의 범프 부착용 도전성 패턴(42)을 제외한 기판의 나머지 표면(일반 도전성 패턴 포함)은 절연재질의 솔더마스크(26)로 덮혀지게 되어, 도전성 범프(14)가 일반 도전성 패턴에 닿아 전기적 쇼트가 발생되는 것을 용이하게 방지할 수 있다.
다음으로, 상기 반도체 칩(10)과 기판(20) 간의 사이공간에 각 도전성 범프(14) 간을 절연시키는 동시에 각 도전성 범프(14)를 지지해주는 절연성의 언더필재료(32)를 충진시키는 단계가 진행된다.
참고로, 상기 언더필(underfill) 공정에 의하여 채워지는 언더필 재료는 각 도전성 범프(12)를 감싸면서 상호 절연시키는 동시에 도전성 범프(12)의 내구성을 유지시키는 역할을 한다.
이때, 상기 기판(20)의 표면에는 솔더마스크(26)가 균일하게 도포된 상태이고, 또한 돌출형의 범프 부착용 도전성 패턴(42)이 돌출된 상태이기 때문에 반도체 칩(10)과 기판(20) 간의 사이공간 높이가 돌출형의 범프 부착용 도전성 패턴(42)이 돌출된 높이 만큼 증가된 상태가 된다.
바람직하게는, 상기 돌출형의 범프 부착용 도전성 패턴(42)의 도금 높이를 조절하여, 반도체 칩(10)과 기판(20) 간의 사이공간 높이를 원하는 높이로 조절할 수 있다.
이에, 상기 언더필 재료(32)를 주입하기 위한 반도체 칩(10)과 기판(20) 간의 사이공간 및 그 입구 높이가 증가된 상태가 되므로, 언더필 재료(32)를 일정한 속도로 용이하게 주입할 수 있고, 그에 따라 주입 완료된 언더필 재료내에 보이드 트랩이 생기는 현상을 방지할 수 있다.
최종적으로, 상기 기판(20)의 볼랜드(28)에 마더보드 탑재를 위한 입출력단자인 솔더볼(30)을 융착시킴으로써, 본 발명에 따른 파인피치 플립칩 패키지가 완성된다.
10 : 반도체 칩 12 : 본딩패드
14 : 도전성 범프 16 : 카파필러
18 : 솔더 20 : 기판
22 : 수지층 23 : 비아홀
24 : 범프 부착용 도전성 패턴 25 : 일반 도전성 패턴
26 : 솔더마스크 28 : 볼랜드
30 : 솔더볼 32 : 언더필 재료
40 : 프리프레그 기판 42 : 돌출형의 범프 부착용 도전성 패턴
44 : 캐리어 46 : 범프 부착용 도전성 패턴자리면
48 : 마스크

Claims (6)

  1. 프리프레그 형태의 수지층(22)과, 수지층(22)을 관통하는 도전성의 비아홀(23)과, 수지층(22)의 상면과 동일 평면을 이루면서 수지층(22)내에 임베디드된 범프 부착용 도전성패턴(24) 및 일반 도전성패턴(25)과, 수지층(22)의 저면에 도금된 볼랜드(28)와, 각 도전성패턴 간의 절연을 위한 수지층(22)에 도포되는 솔더마스크(26)로 구성되는 기판(20)과; 상기 기판(20)에 도전 가능하게 부착되는 반도체 칩(10)을 포함하는 반도체 장치에 있어서,
    상기 수지층(22)에 임베디드된 도전성 패턴 중 범프 부착용 도전성 패턴이 될 표면에 마스크(48)로 덮은 후, 마스크(48)에 의하여 덮혀진 범프 부착용 도전성 패턴자리면(46)을 제외하고, 나머지 도전성 패턴을 일정 두께로 에칭 처리하여 두께를 감소시킴으로써, 반도체 칩(10)이 도전 가능하게 부착되는 영역인 돌출형의 범프 부착용 도전성 패턴(42)이 돌출 형성되고,
    상기 돌출형의 범프 부착용 도전성 패턴(42)에 반도체 칩(10)의 도전성 범프(14)의 솔더(18)가 융착되며,
    상기 반도체 칩(10)과 기판(20) 간의 사이공간 높이는 언더필 재료(32)가 용이하게 주입되도록 돌출형의 범프 부착용 도전성 패턴(42)의 높이에 따라 증가되는 것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 비아홀(23)이 형성된 수지층(22)과, 수지층(22)의 상면과 동일 평면을 이루면서 수지층(22)내에 임베디드된 범프 부착용 도전성패턴(24) 및 일반 도전성패턴(25)과, 수지층(22)의 저면에 도금된 볼랜드(28)와, 각 도전성패턴 간의 절연을 위한 수지층(22)에 도포되는 솔더마스크(26)로 구성되는 프리프레그 기판(40) 제공 단계와;
    상기 프리프레그 기판(40)의 도전성 패턴 중 범프 부착용 도전성 패턴자리면(46) 위에 마스크(48)를 부착하는 단계와;
    상기 마스크(48)에 의하여 덮혀진 범프 부착용 도전성 패턴자리면(46)을 제외한 나머지 도전성 패턴을 일정 두께로 에칭 처리하여 두께를 감소시켜서, 수지층(22)내에 임베디드된 범프 부착용 도전성패턴 위로 돌출형의 범프 부착용 도전성 패턴(42)이 돌출 형성되는 단계와;
    상기 마스크(48)로 덮혀진 범프 부착용 도전성 패턴자리면(46)을 제외하고, 에칭 처리에 의하여 두께가 감소된 도전성 패턴의 표면을 포함하는 기판(20)의 전체 상면에 걸쳐 절연성의 솔더마스크(26)를 도포하는 단계;
    를 포함하고, 상기 돌출형의 범프 부착용 도전성 패턴(42)의 도금 높이에 의하여 반도체 칩(10)과 기판(20) 간의 사이공간 높이가 정해지는 것을 특징으로 하는 반도체 장치 제조 방법.
  4. 삭제
  5. 삭제
  6. 청구항 3에 있어서,
    상기 솔더마스크(26)를 도포하는 단계에서, 솔더마스크(26)의 도포 두께는 돌출형의 범프 부착용 도전성 패턴(42)의 높이보다 낮게 실시하여, 돌출형의 범프 부착용 도전성 패턴(42)이 솔더마스크(26) 위로 돌출 형성되도록 한 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020140011095A 2014-01-29 2014-01-29 반도체 장치 및 이의 제조 방법 KR101596280B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140011095A KR101596280B1 (ko) 2014-01-29 2014-01-29 반도체 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140011095A KR101596280B1 (ko) 2014-01-29 2014-01-29 반도체 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150090443A KR20150090443A (ko) 2015-08-06
KR101596280B1 true KR101596280B1 (ko) 2016-03-07

Family

ID=53885156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140011095A KR101596280B1 (ko) 2014-01-29 2014-01-29 반도체 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101596280B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070079654A (ko) * 2006-02-03 2007-08-08 삼성전자주식회사 플립 칩 본딩용 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지 제조 방법
TWI339883B (en) * 2007-02-02 2011-04-01 Unimicron Technology Corp Substrate structure for semiconductor package and manufacturing method thereof
TWI377656B (en) * 2007-09-19 2012-11-21 Method for manufacturing packaging substrate
KR101534849B1 (ko) * 2008-08-27 2015-07-07 엘지이노텍 주식회사 플립칩 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20150090443A (ko) 2015-08-06

Similar Documents

Publication Publication Date Title
KR100551607B1 (ko) 반도체 패키지
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US10580749B2 (en) Semiconductor device and method of forming high routing density interconnect sites on substrate
US9345148B2 (en) Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US8022553B2 (en) Mounting substrate and manufacturing method thereof
US20120032337A1 (en) Flip Chip Substrate Package Assembly and Process for Making Same
KR101785729B1 (ko) 반도체 소자 및 그 제조 방법
US20040080054A1 (en) Wiring board, semiconductor device, and process for production of wiring board
KR20090042777A (ko) 반도체 플립칩 패키지를 위한 기판 및 공정
KR101357765B1 (ko) 유연성을 갖는 마이크로 전자회로 조립체
JPH1050883A (ja) 半導体装置およびその製造方法
CN103811428A (zh) 用于具有保护环的倒装芯片衬底的方法和装置
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
US7554197B2 (en) High frequency IC package and method for fabricating the same
CN103839897A (zh) 集成电路封装及制造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
US10276465B2 (en) Semiconductor package assembly
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
KR20130116643A (ko) 범프를 갖는 기판, 반도체칩, 및 반도체 패키지와, 그 제조방법
KR101596280B1 (ko) 반도체 장치 및 이의 제조 방법
KR101209473B1 (ko) 반도체 패키지 제조용 기판 및 그 제조 방법
KR20110013902A (ko) 패키지 및 그 제조방법
JP5577734B2 (ja) 電子装置および電子装置の製造方法
KR101162507B1 (ko) 반도체 장치용 범프 및 그 제조 방법
KR101326534B1 (ko) 플립 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant