KR20080037740A - 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법 - Google Patents

상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법 Download PDF

Info

Publication number
KR20080037740A
KR20080037740A KR1020087007143A KR20087007143A KR20080037740A KR 20080037740 A KR20080037740 A KR 20080037740A KR 1020087007143 A KR1020087007143 A KR 1020087007143A KR 20087007143 A KR20087007143 A KR 20087007143A KR 20080037740 A KR20080037740 A KR 20080037740A
Authority
KR
South Korea
Prior art keywords
protrusion
workpiece
conductive layer
engagement feature
pads
Prior art date
Application number
KR1020087007143A
Other languages
English (en)
Inventor
키아 헹 푸아
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20080037740A publication Critical patent/KR20080037740A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

상호 접속 구조체를 포함하는 마이크로피처 조립체 및, 이와 같은 상호 접속 구조체를 형성하는 방법이 여기에 개시된다. 마이크로피처 조립체의 한 특정 실시예는 집적 회로, 이 집적 회로에 전기적으로 결합된 다수의 단자, 및 개별 단자 상의 도전 범프를 가진 마이크로 전자 다이를 포함한다. 도전 범프는 제 1 맞물림 피처를 포함한다. 이 조립체는 또한 기판 및, 이 기판 상의 다수의 패드를 가진 마이크로피처 공작물을 포함한다. 이 패드는 대응하는 도전 범프 상의 제 1 맞물림 피처와 맞물린 비평면의 제 2 맞물림 피처를 포함한다.

Description

상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그 상호 접속 구조체를 형성하는 방법{MICROFEATURE ASSEMBLIES INCLUDING INTERCONNECT STRUCTURES AND METHODS FOR FORMING SUCH INTERCONNECT STRUCTURES}
본 발명의 실시예는 일반적으로 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그 상호 접속 구조체를 형성하는 방법에 관한 것이다. 특히, 본 발명의 수개의 양태는 플립 칩(flip chip) 조립체에 이용하기 위한 상호 접속 구조체에 관한 것이다.
반도체 장치 및 다른 타입의 마이크로 전자 장치는 세라믹 칩 캐리어, 인쇄 회로 기판, 리드 프레임, 또는 다른 타입의 삽입 구조체(interposing structure)에 부착된 마이크로 전자 다이를 포함할 수 있다. 이 다이는, 이 다이 내의 집적 회로를 삽입 구조체의 와이어링(wiring)에 전기적으로 접속하도록 Direct Chip Attach (DCA), 플립 칩 본딩, 또는 와이어 본딩을 이용하여 삽입 구조체에 부착될 수 있다. 통상의 DCA 또는 플립 칩 방법에서, 예컨대, 도전 물질 (예컨대, 솔더(solder))의 매우 작은 범프 또는 볼은 다이의 콘택(contact) 상에 증착된다. 그 후, 범프는 삽입 구조체 상의 대응하는 콘택 또는 패드에 접속된다.
도 1은 삽입 구조체(30)에 부착된 마이크로 전자 다이(20)를 포함하는 종래 의 조립체(10)의 부분을 도시한 측단면도이다. 다이(20)는 삽입 구조체(30) 상의 다수의 대응하는 패드(32)(하나만 도시됨)와 접촉해 있는 다수의 스터드 범프(stud bump)(22)(하나만 도시됨)를 포함한다. 스터드 범프(22)는 베이스 부분(23) 및 스템 부분(stem portion)(24)을 포함할 수 있다. 베이스 부분(23)은 다이(20) 상의 (도시되지 않은) 단자 또는 콘택과 전기적으로 접촉해 있고, 스템 부분(24)은 상호 접속을 완료하기 위해 패드(32)에 접촉하도록 위치된다. 설명된 예에서, 스템 부분(24) 및 패드(32)는 접착 물질(40) (예컨대, 도전 또는 비도전 접착제)을 이용하여 서로 접착된다. 선택적 실시예에서, 스터드 범프(22) 및 패드(32)는 다른 적절한 방법 (예컨대, 접착제를 이용하지 않는 초음파 조립체)을 이용하여 접착될 수 있다.
도 1에서 다이(20)와 삽입 구조체(30) 간의 상호 접속을 형성하는 것에 따른 하나의 관심사는, 다이 및/또는 삽입 구조체의 표면이 균일하게 평평하지 않다는 것이다 (즉, 표면이 많은 불규칙성을 포함한다). 다이(20)와 삽입 구조체(30) 상의 콘택 간의 높이 변화는, (a) 패키지된 장치 내에 힘의 분포를 고르지 못하게 할 수 있고, (b) 다이 틈새(fracture)를 생성시킬 수 있으며, 및/또는 (c) 장치 내에 전기적 단락을 유발시킬 수 있는 패키지된 장치 내의 접속을 찢어지게 할 수 있다. 이런 문제를 다루는 하나의 접근법은 다이(20) 상에 스터드 범프(22)를 "압인 가공(coining)" 또는 플래트닝(flattening)하여, 대응하는 패드(32)와의 상호 접속에 일반적으로 균일한 표면을 제공하는 것이다. 도 1에 도시된 스터드 범프(22)의 스템 부분(24)은 예컨대 패드(32)와의 더 많은 표면 콘택에 플래터 단부 표 면(flatter end surface)을 제공하도록 압인 가공되었다.
다이(20) 상에 스터드 범프(22)의 단부 표면을 압인 가공하는 것이 삽입 구조체(30) 상의 패드(32)와의 상호 접속에 더욱 균일한 표면을 제공하는데 도움을 줄 수 있지만, 압인 가공된 스터드 범프(22)와의 상호 접속 구조체는 많은 결점을 포함할 수 있다. 예컨대, 도 1에 도시된 상호 접속 구조체에 따른 하나의 문제는, 접착 물질(40)이 조립체(10) 또는 생성된 패키지된 장치에 가해지는 여러 힘 (예컨대, 기계적 및 열적 힘)에 견딜 수 있도록 접착제가 충분히 경화하도록 하기 위해 매우 긴 인-프로세스 경화 시간(in-process cure time)을 필요로 할 수 있다. 긴 경화 시간은 패키지된 장치의 처리량(throughput)을 상당히 감소시킬 수 있다.
다른 문제는, 스터드 범프(22)와 패드(32) 간의 인터페이스를 따른 (화살표 S로 도시된 바와 같은) 전단 응력(shear stress)이 조인트의 층간 분리(delamination) 및/또는 실패를 유발시킬 수 있다는 것이다. 이런 문제는 조립체(10)의 신뢰성 스트레스 테스팅(reliability stress testing) (예컨대, 오토클레이브(Autoclave)및 열 사이클링(thermal cycling)) 중에 악화된다. 예컨대, 신뢰성 테스팅 프로세스는 조립체(10)를 상당한 고온으로 가열하는 단계 및/또는 조립체(10)를 상당한 습윤 조건에 노출시키는 단계를 포함할 수 있다. 이들 조건은 다이(20) 및/또는 삽입 구조체(30)의 여러 구성 요소가 팽창 및/또는 수축하도록 하여, 스터드 범프(22)와 패드(32) 간의 인터페이스를 따른 층간 분리를 유발시킬 수 있다. 이와 같은 층간 분리는 결과적으로 조립체(10) 또는 생성된 패키지된 장치 내의 접속을찢어지게 하고, 전기적 단락을 생성시킬 수 있다. 따라서, 마이크로피 처 조립체를 패키지할 시에 이용되는 상호 접속 구조체를 개선할 필요성이 존재한다.
도 1은 종래 기술의 한 양태에 따라 상호 접속 구조체를 포함하는 마이크로피처 조립체의 부분의 측 단면도이다.
도 2는 본 발명의 실시예에 따라 구성된 다수의 상호 접속 구조체를 가진 마이크로피처 조립체의 부분을 도시한 측 단면도이다.
도 3A-3E는 본 발명의 실시예에 따라 마이크로피처 공작물 상에 맞물림 피처(engagement feature)를 가진 패드를 형성하는 방법에서의 여러 단계를 도시한 측 단면도이다.
도 4A 및 4B는 본 발명의 부가적인 실시예에 따라 구성된 상호 접속 구조체의 측 단면도이다.
도 4C-4E는 본 발명의 추가적인 실시예에 따라 구성된 맞물림 피처를 가진 패드의 평면도이다.
도 5A-5E는 본 발명의 다른 실시예에 따라 마이크로피처 공작물 상에 맞물림 피처를 가진 패드를 형성하는 방법에서의 여러 단계를 도시한 측 단면도이다.
도 5F는 본 발명의 실시예에 따라 도 5A-5E에 형성된 패드를 포함하는 패키지된 마이크로피처 장치의 측 단면도이다.
A. 개요/요약
본 발명은 상호 접속 구조체를 포함하는 마이크로피처 조립체 및, 이와 같은 상호 접속 구조체를 형성하는 방법에 관한 것이다. 이와 같은 마이크로피처 조립체의 한 특정 실시예는 집적 회로, 이 집적 회로에 전기적으로 결합된 다수의 단자, 및 개별 단자 상의 도전 범프를 가진 마이크로 전자 다이를 포함한다. 이 도전 범프는 제 1 맞물림 피처를 포함한다. 이 조립체는 또한 기판 및, 이 기판 상의 다수의 패드를 가진 마이크로피처 공작물을 포함한다. 이 패드는 대응하는 도전 범프 상의 제 1 맞물림 피처와 맞물린 비평면의 제 2 맞물림 피처를 포함한다.
제 1 및 2 맞물림 피처는 다이와 공작물 간의 상대 운동을 제한하는 연동 소자(interlocking element)이다. 제 1 및 2 맞물림 피처는 많은 상이한 구성을 가질 수 있다. 예컨대, 제 1 맞물림 피처는 돌출부 또는 돌기부를 포함할 수 있고, 비평면의 제 2 맞물림 피처는 리세스, 다수의 리세스, 연장된 트렌치, 다수의 트렌치, 및/또는 출구 트렌치를 포함하는 리세스를 포함할 수 있다.
본 발명의 다른 양태는 패키지된 마이크로피처 장치에 관한 것이다. 이 장치는 집적 회로 및, 집적 회로에 전기적으로 결합된 다수의 본드 패드를 가진 마이크로 전자 다이를 포함할 수 있다. 이 장치는 또한 본드 패드 상의 다수의 압연 가공되지 않은 스터드 범프를 포함한다. 스터드 범프는 베이스 부분 및, 베이스 부분으로부터 돌출하는 스템 부분을 포함할 수 있다. 스터드 범프의 스템 부분은 제 1 상호 접속 피처를 정의한다. 이 장치는 다수의 패드를 가진 인터포저(interposer) 기판을 더 포함할 수 있다. 이 패드는 대응하는 제 1 상호 접속 피처와 짝을 이룬 비평면의 제 2 상호 접속 피처를 포함할 수 있다. 이 장치는 또한 다이와 삽입 구조 체 간의 접착 물질을 포함할 수 있다.
본 발명의 또 다른 양태는 마이크로피처 조립체를 형성하는 방법에 관한 것이다. 이 방법은 마이크로피처 공작물 상에 및/또는 내에 비평면의 제 1 맞물림 피처를 가진 다수의 패드를 형성하는 단계를 포함한다. 이 방법은 또한 마이크로 전자 다이 상의 다수의 도전 범프를 공작물 상의 대응하는 패드에 부착하는 단계를 포함한다. 다이는 집적 회로, 집적 회로에 전기적으로 결합된 다수의 단자, 및 이 단자 상의 도전 범프를 포함한다. 도전 범프는 패드 상에서 제 1 맞물림 피처와 짝을 이룬 제 2 맞물림 피처를 포함한다.
용어 "마이크로피처 공작물"은 온통 기판을 포함하는데 이용되며, 이 기판 위 및/또는 내에서, 마이크로 전자 회로 또는 부품, 데이터 저장 소자 또는 층, 비아(via) 또는 도전 라인, 마이크로 광학 피처, 마이크로 기계 피처, 및/또는 미생물 피처가 마이크로리소그래픽 기술을 이용하여 제조되거나 제조될 수 있다. 용어 "마이크로피처 조립체"는 온통 다양한 제조품을 포함하는데 이용되며, 이 제조품은, 예컨대, 능동 부품, 개별 집적 회로 다이, 패키지된 다이, 및 2 이상의 마이크로 전자 공작물 또는 부품, 예컨대, 적층된 다이 패키지를 포함하는 보조 조립체(subassembly)를 가진 반도체 웨이퍼를 포함한다. 본 발명의 어떤 실시예에 대한 많은 특정 상세 사항은 이들 실시예에 대한 철저한 이해를 제공하도록 다음의 설명 및 도 2-5F에서 설명된다. 그러나, 당업자는, 본 발명이 수개의 이들 상세 사항 없이 실시될 수 있거나, 부가적인 상세 사항이 본 발명에 부가될 수 있음을 이해할 것이다. 공지된 구조체 및 기능은 본 발명의 실시예에 대한 설명의 불필요한 불명 료함을 회피하도록 상세히 도시되지 않거나 기술되지 않았다. 이런 문맥이 허용하는 경우, 단일 또는 다수의 용어는 또한 제각기 다수 또는 단일 용어를 포함할 수 있다. 더욱이, 단어 "또는(or)"가 명백히 2 이상의 용어의 리스트와 관련하여 다른 용어으로부터 배제한 단일 용어만을 의미하는 것으로 제한되지 않으면, 이와 같은 리스트 내의 "또는"의 사용은, (a) 리스트 내의 어떤 단일 용어, (b) 리스트 내의 모든 용어, 또는 (c) 리스트 내의 용어의 어떤 조합을 포함하는 것으로 해석될 수 있다. 게다가, 용어 "포함하는"는 온통, 많은 동일한 피처 및/또는 부가적인 타입의 피처가 배제되지 않도록 적어도 인용된 피처를 포함하는 것을 의미하는데 이용된다.
B. 연동 소자를 가진 상호 접속 구조체를 포함하는 마이크로피처 조립체의 실시예
도 2는 다수의 상호 접속 구조체(230)를 가진 플립 칩 (FCIP) 구성에서 마이크로피처 공작물(220)에 결합된 마이크로 전자 다이(210)를 포함하는 마이크로피처 조립체(200)의 부분을 도시한 측 단면도이다. 상호 접속 구조체(230)는 다이(210)와 공작물(220) 간의 상대 운동을 실질적으로 감소시키거나 금지하는 연동 소자(232)를 포함한다. 도 1에 대해 상술한 종래의 스터드 범프 상호 접속에 비해, 상호 접속 구조체(230)는, (a) 상호 접속 구조체(230)의 층간 분리 및/또는 실패를 줄이고, (b) 종래의 상호 접속에 비해 다이(210)와 공작물(220) 간의 기계적/전기적 접속의 전체 콘택 영역을 증대시키며, (c) 인프로세스 접착 경화에 필요로 된 시간을 감소시킴으로써 전체 처리 시간을 감소시키는 것으로 기대된다.
설명된 실시예에서, 공작물(220)은 기판(222) 상 및/또는 내에 형성된 다수의 패드(224)를 가진 기판(222)을 포함할 수 있다. 기판(222)은 (도 5A-5F에 대해 아래에 기술되는 바와 같이) 일반적으로 단단한 물질 또는 유연한 물질일 수 있다. 기판(222) 상의 개별 패드(224)는 기판(222)의 대향 측면에서 (도시되지 않은) 기판 콘택의 어레이에 전기적으로 결합될 수 있다. (도시되지 않은) 기판 콘택은 조립체(200)를 다른 장치의 보드 또는 모듈에 설치하는 표면에 대한 어레이에 배치된다. 이와 같이, 기판(222)은, 신호를 다이(210) 상의 매우 작은 콘택으로부터 기판(222)의 대향 측면에 있는 기판 콘택의 더욱 큰 어레이로 분배한다.
다이(210)는, (개략적으로 도시된) 집적 회로(211), 집적 회로(211)에 전기적으로 결합된 (점선으로 도시된) 다수의 단자(212), 및 대응하는 단자(212)로부터 돌출하는 다수의 도전 범프 또는 스터드 범프(214)를 포함할 수 있다. 스터드 범프(214)는 베이스 부분(215) 및, 베이스 부분(215)으로부터 돌출하는 스템 부분(216)을 포함할 수 있는 "압연 가공되지 않은" 스터드 범프이다. 아래에 더욱 상세히 기술되는 바와 같이, 스터드 범프(214)의 스템 부분(216)은 패드(224) 내의 대응하는 맞물림 피처와 맞물려, 다이(210)를 공작물(220)에 전기적 및 물리적으로 결합하는 상호 접속 구조체(230)의 연동 소자(232)를 형성하도록 구성된다.
수개의 실시예에서, 스터드 범프(214)는 (도시되지 않은) 와이어 본딩 도구 및 수정된 와이어 본딩 공정으로 형성될 수 있다. 예컨대, 와이어 본딩 도구는 단자(212) 상에 베이스 부분(215) (예컨대, 금 볼(gold ball))을 형성하도록 미리 정해진 힘 및 온도 조건 하에 금 또는 금 합금을 단자(212) 상으로 프레스할 수 있 다. 그 후, 와이어 본딩 도구는 다이(210)에서 떨어지고, 와이어는 개별 베이스 부분(215)에 가깝게 트림 오프(trim off)되어, 개별 스템 부분(216)을 형성한다. 다른 실시예에서, 스터드 범프(214)를 형성하기 위해 다른 방법이 이용될 수 있으며, 및/또는 스터드 범프(214)는 상이한 물질로부터 형성될 수 있다.
기판(222) 상의 패드(224)는, 대응하는 스터드 범프(214)와 맞물리거나 짝을 이루어, 다이(210)와 공작물(220) 간의 상대 운동을 금지하도록 배치된 맞물림 피처 또는 연동 소자를 정의하는 리세스 또는 트렌치(226) (즉, 비평면 피처)를 포함할 수 있다. 도 2에 도시된 실시예에서, 예컨대, 개별 스터드 범프(214)의 스템 부분(216)은 패드(224) 내의 대응하는 리세스(226) 내에 수용된 돌출부이다. 도 4A-4E에 대해 아래에 기술되는 다른 실시예에서, 패드(224) 및/또는 스터드 범프(214) 내의 맞물림 피처는 상이한 구성을 가질 수 있다.
수개의 실시예에서, 조립체(200)는 다이(210)와 기판(222) 사이에 배치된 접착 또는 언더필 물질(underfill material)(235)을 더 포함하여, 다이(210)를 기판(222)에 부착하여, 오염물 (예컨대, 습기, 미립자 등)로부터 상호 접속 구조체(230)를 보호하는데 도움을 줄 수 있다. 접착 물질(235)은 이방성 도전막, 비도전 페이스트, 또는 다른 적절한 물질을 포함할 수 있다.
도 2에 도시된 상호 접속 구조체(230)의 하나의 피처는, 스템 부분(216)이 패드(224) 내의 대응하는 리세스(226)에 맞물려, 신뢰성 스트레스 테스팅, 솔더 리플로우(solder reflow) 공정, 베이크인(bake-in), 및 다른 열 사이클링 이벤트 중에 발생할 수 있는 스터드 범프(214)와 패드(224) 간의 운동을 제한한다는 것이다. 특히, 상호 접속 구조체(230)는, 스터드 범프(214)와 패드(224) 간의 조인트에 따른 전단력이 다이(210)와 공작물(220) 간의 상대 운동을 유발시키지 못하게 하는 기계적 연동을 제공한다. 상호 접속 구조체(230)의 연동 소자(232) 없이, 이와 같은 운동은 스터드 범프(214)와 패드(224) 간의 층간 분리를 유발시킬 수 있다.
상호 접속 구조체(230)의 연동 소자(232)는 또한 스터드 범프(214)와 패드(224) 간의 전체 콘택 표면 영역을 증대시킨다. 이런 피처는, 스터드 범프(214)와 대응하는 패드(224) 간의 접착력을 더 증대시킬 수 있을 뿐만 아니라, 다이(210) 및 공작물(220) 상의 콘택 간의 전기적 콘택을 증대시킬 수 있다.
도 2에 도시된 실시예에서, 상호 접속 구조체(230) 및 연동 소자(232)의 형성은 완료한다. 아래에 기술되는 도 3A-3E는 본 발명의 수개의 실시예에 따라 맞물림 피처 (예컨대, 리세스)를 가진 패드를 형성하는 방법에 대한 수개의 실시예를 도시한 것이다. 다음의 설명은 2개의 패드만을 형성하는 것으로 설명하지만, 다수의 패드가 공작물 상에 동시에 구성될 수 있음을 알게 될 것이다.
C. 맞물림 피처를 가진 패드를 형성하는 방법
도 3A-3E는 본 발명의 실시예에 따라 패드(224)(도 2)를 형성하는 방법에서의 여러 단계를 도시한 것이다. 특히, 도 3A는 패드(224)(도 2)가 형성되기 전에 개시 단계에서의 공작물(220)의 측 단면도이다. 이전의 처리 단계에서, 제 1 도전 층(310)은 기판(222) 상에 증착되었다. 제 1 도전 층(310)은 Cu 또는 다른 적절한 물질을 포함할 수 있다. 그 후, 제 1 도전 층(310)은 개구(315)를 형성하도록 제 1 에칭 공정을 이용하여 패턴화되고 에칭되었다. 개구(315)는 제 1 도전 층(310)을 통해 적어도 부분적으로 연장하는 블라인드 홀(blind hole)이다. 이 명세서를 위해, "블라인드 홀"은 물질을 통해 부분적으로만 연장하거나 한 단부에서 폐쇄되는 홀 또는 개구라 한다.
그 다음, 도 3B를 참조하면, 제 2 도전 층(320)은 공작물(220) 상에 증착되고, 제 1 도전 층(310) 위에 증착된다. 제 2 도전 층(320)은 일반적으로 무전해 도금 동작에서 제 1 도전 층(310) 상에 증착되는 Cu 층과 같은 금속 층이다. 그러나, 다른 실시예에서, 제 2 도전 층(320)은 다른 적절한 물질로 구성될 수 있고, 및/또는 상이한 공정을 이용하여 공작물(220) 상에 증착될 수 있다.
제 2 도전 층(320)을 증착한 후, 마스크(330)는 제 2 도전 층(320) 위에 도포되어, 도 3C에 도시된 바와 같이 패턴화된다. 마스크(330)는, 기판(222) 상의 패드(224)(도 2)의 원하는 배치에 따라 패턴화되는 레지스트 또는 다른 적절한 광-활성 물질(photo-active material)의 층일 수 있다. 그 다음, 도 3D를 참조하면, 제 1 및 2 도전 층(310 및 320)은 패드(224)를 기판(222) 상에 형성하도록 에칭된다. 이에 따라 이전에 형성된 개구(315)는 개별 패드(224) 내의 맞물림 피처(226)를 정의한다. 제 2 에칭 공정은 선택적으로 제 1 및 2 도전 층(310 및 320)으로부터 물질을 제거하지만, 기판(222)에서는 제거하지 않는다. 이에 따라 기판(222)은 제 2 에칭 공정 동안 에칭 정지(etch-stop)로서 작용할 수 있다.
그 다음, 도 3E를 참조하면, 제 3 도전 층(340)은 공작물(220) 상에 증착되고, 제 2 도전 층(320) 위에 증착된다. 제 3 도전 층(340)은 무전해 도금법 또는 다른 적절한 방법을 이용하여 제 2 도전 층(320) 상에 증착되는 Ni 층을 포함할 수 있다. 그 후, 제 4 도전 층(342)은 제 3 도전 층(340) 위에 증착된다. 제 4 도전 층(342)은 무전해 도금법 또는 다른 적절한 방법을 이용하여 제 3 도전 층(340) 상에 증착되는 Au 층을 포함할 수 있다. 다른 실시예에서, 제 3 및 4 도전 층(340 및 342)은 다른 물질을 포함할 수 있고, 및/또는 다른 방법을 이용하여 공작물(220) 상에 증착될 수 있다.
도 3A-3E에 대해 상술한 패드(224)를 형성하는 방법의 한 피처는, 개구(315)의 사이즈 및/또는 형상이 개구(315)에 의해 형성되는 맞물림 피처(226)의 원하는 구성에 따라 구성될 수 있다. 이런 피처의 이점은 맞물림 피처(226)가 다양한 상호 접속 구조체 내에 이용하기 위해 커스터마이즈(customize)될 수 있다. 예컨대, 개구(315) (및 생성된 맞물림 피처(226))의 사이즈는 패드(224)와 상호 접속될 수 있는 스터드 범프의 특정 사이즈 및/또는 형상에 대응하도록 변화될 수 있다.
D. 연동 소자를 가진 상호 접속 구조체에 대한 부가적인 실시예
도 4A-4E는 다이(210)와 공작물(220) 간의 상대 운동을 감소시키고, 및/또는 금지시키도록 연동 소자를 가진 상호 접속 구조체에 대한 수개의 상이한 실시예를 도시한 것이다. 도 4A-4E의 각각에서, 많은 피처는 조립체(200)에 관하여 상술한 것과 동일할 수 있다. 따라서, 동일한 참조 번호는 도 2 및 도 4A-4E에서 동일한 구성 요소를 나타내는데 이용된다. 아래에 기술되는 상호 접속 구조체는 상술한 상호 접속 구조체(230)와 동일한 많은 이점을 가지는 것으로 기대된다.
도 4A는 본 발명의 실시예에 따라 구성된 상호 접속 구조체(410)의 측 단면도이다. 상호 접속 구조체(410)는, 다이(210)로부터 돌출하고, 연동 소자(411)를 형성하도록 기판(222) 상의 패드(418)와 맞물리거나 짝을 이루는 스터드 범프(414)를 포함할 수 있다. 상호 접속 구조체(410)는, 패드(418)가 패드(224)(도 2)의 맞물림 피처와 상이한 구성을 가진 맞물림 피처(420)를 포함한다는 점에서 상술한 상호 접속 구조체(230)와 상이하다. 특히, 패드(418)의 맞물림 피처(420)는 제 1 치수 D1를 가진 제 1 부분(422) 및, 제 2 치수 D2를 가진 제 2 부분(424)을 포함한다. 제 2 치수 D2는 제 1 치수 D1보다 크다.
패드(418)의 맞물림 피처(420)는, 도 3A에 대해 상술한 바와 같이, 개구(315)를 형성할 시에 제 1 도전 층(310)을 오버 에칭(over-etching)함으로써 형성될 수 있다. 이 실시예의 한 양태에서, 스터드 범프(414)는, 맞물림 피처(420)가 맞물림 피처(226)(도 2)에 비해 더 큰 체적을 갖기 때문에 종래의 스터드 범프보다 더 큰 체적을 필요로 할 수 있다. 따라서, 스터드 범프(414)는 "이중 적층된(double-stacked)" 범프를 포함할 수 있다. 상호 접속 구조체(410)의 한 이점은, 맞물림 피처(420)가 상호 접속 구조체(230)(도 2)에 비해 스터드 범프(414)와 패드(418) 간의 생성된 조인트에 부가적인 강도를 제공하여, 다이(210)와 공작물(220) 간의 횡방향 운동을 더 금지할 수 있다는 것이다.
도 4B는 본 발명의 또 다른 실시예에 따라 구성된 상호 접속 구조체(430)의 측 단면도이다. 상호 접속 구조체(430)는, 다이(210)로부터 돌출하고, 연동 소자(431)를 형성하도록 기판(222) 상의 패드(434)와 맞물리거나 짝을 이루는 스터드 범프(432)를 포함할 수 있다. 상호 접속 구조체(430)는, 패드(434)가 단지 단일 맞 물림 피처보다는 다수의 맞물림 피처(436)를 포함한다는 점에서 상술한 상호 접속 구조체와 상이하다. 도시된 실시예에서, 예컨대, 맞물림 피처(436)는 패드(434) 내의 중간 깊이로 연장하는 비교적 작은 개구이다. 다른 실시예에서, 맞물림 피처(436)는 패드(434) 상의 상이한 사이즈 및/또는 상이한 배치를 가질 수 있다. 수개의 실시예에서, 맞물림 피처(436)는, 제 3 및 4 도전 층(340 및 342)을 공작물(220) 상에 증착하는데 이용되는 도금조(plating bath)의 농도 (예컨대, Ni 및 Au 도금조의 농도)를 조정함으로써 형성될 수 있다.
도 4C-4E는 본 발명의 또 다른 실시예에 따라 구성된 맞물림 피처를 가진 패드의 평면도이다. 다음의 실시예는, 예컨대, 접착 물질(235)(도 2)이 비도전 페이스트일 시에 이용될 수 있다. 비도전 페이스트는, 그의 이름이 암시하듯이, 상호 접속 구조체 내에 트랩되어, (도 2에 도시된 바와 같이) 다이(210) 상의 스터드 범프(214)와 기판(222) 상의 패드(224) 간의 전기적 접속을 방해하는 비도전 물질이다. 이런 문제를 완화하기 위해, 다음의 실시예는 상호 접속 구조체 내에 트랩되지 않도록 비도전 페이스트에 대한 "탈출 출구(escape outlets)"를 가진 패드를 포함한다.
도 4C는, 예컨대, 기판(222) 상의 다수의 패드(450)의 평면도이다. 패드(450)는 (도시되지 않은) 다이 상의 대응하는 스터드 범프와 맞물리거나 짝을 이루도록 위치된 맞물림 피처(452)를 포함한다. 이 실시예에서, 맞물림 피처(452)는 패드(450)를 가로질러 연장하는 연장된 트렌치이다. 이와 같이, 다이(210)를 기판(222)에 부착할 시에 맞물림 피처(452) 내에 있게 되는 (도시되지 않은) 어떤 비 도전 페이스트는 맞물림 피처(452) 내에 트랩되기 보다는 트렌치의 단부 밖으로 내몰릴 수 있다.
도 4D는 본 발명의 다른 실시예에 따라 구성된 맞물림 피처(462)를 가진 다수의 패드(460)의 평면도이다. 패드(460)는, 패드(460) 상의 맞물림 피처(462)가 패드(460)를 가로질러 연장하는 2 이상의 트렌치를 포함하는 것을 제외하고는, 도 4C에 대해 상술한 패드(450)와 일반적으로 유사할 수 있다. 수개의 실시예에서, 부가적인 트렌치는 기판(222)과 (도시되지 않은) 다이를 정렬하는 것을 더욱 쉽게 할 수 있는데, 그 이유는 패드(460)가 다이 상의 (도시되지 않은) 스터드 범프가 패드(460)와 맞물릴 수 있는 다수의 영역 (즉, 다수의 트렌치)을 포함하기 때문이다.
도 4E는 본 발명의 또 다른 실시예에 따라 구성된 맞물림 피처(472)를 가진 다수의 패드(470)의 평면도이다. 패드(470)는 도 2에 대해 상술한 패드(224)와 일반적으로 유사할 수 있다. 예컨대, 패드(470) 상의 맞물림 피처(472)는 일반적으로 패드(224)의 맞물림 피처(226)의 리세스 또는 개구와 유사한 리세스 또는 개구를 포함한다. 그러나, 패드(470)는, 패드(470)가 패드(470) 내의 리세스로부터 패드(470)의 외부 에지로 연장하는 출구(474)를 더 포함한다는 점에서 패드(224)와 상이하다. 따라서, 출구(474)는 이 리세스 내에 트랩된 어떤 비도전 페이스트가 맞물림 피처(472)를 "탈출"하거나 유출시키도록 할 수 있음으로써, 비도전 페이스트는 (도시되지 않은) 다이와 기판(222) 간의 전기적 접속을 방해하지 않거나 부정적 영향을 주지 않도록 한다.
E. 맞물림 피처를 가진 패드를 형성하는 방법 및, 이와 같은 패드를 이용하 여 형성된 상호 접속 구조체를 포함하는 마이크로피처 장치에 대한 부가적인 실시 예
도 5A-5E는 본 발명의 다른 실시예에 따라 마이크로피처 공작물 상에 패드를 형성하는 방법에서의 여러 단계를 도시한 것이다. 특히, 도 5A는 패드가 형성되기 전에 개시 단계에서의 공작물(520)의 측 단면도이다. 공작물(520)은 제 1 측면(524) 및, 제 1 측면(524)에 대향하는 제 2 측면(526)을 가진 기판(522)을 포함한다. 기판(522)은, 기판(522)이 얇고, 유연한 공작물 (예컨대, 유연한 막)이다는 점에서 도 2 및 도 3A-3E에 대해 상술한 기판(222)과 상이하다. 이전의 처리 단계에서, 제 1 도전 층(530)은 기판(522)의 제 2 측면(526) 상에 증착된다. 제 1 도전 층(530)은 Cu 또는 다른 적절한 도전 물질의 층을 포함할 수 있다.
그 다음 도 5B를 참조하면, 제 1 개구(535)는 제 1 도전 층(530)의 부분을 노출시키도록 기판(522)을 통해 형성된다. 특히, 제 1 개구(535)는, 기판(522)을 통해 기판(522)의 제 1 측면(524)으로부터 제 1 도전 층(530)으로 완전히 연장하는 블라인드 홀이다. 제 1 개구(535)는, 일반적으로 제 1 도전 층(530)으로부터 물질을 제거하지 않거나 제 1 도전 층(530)에 부정적 영향을 주지 않고, 기판(522)으로부터 물질을 선택적으로 제거하는 에칭 공정을 이용하여 형성될 수 있다. 다른 실시예에서, 제 1 개구(535)는 다른 적절한 방법을 이용하여 형성될 수 있다.
그 다음 도 5C를 참조하면, 마스크(538)는 기판(522)의 제 1 측면(524) 위에 도포되어, 제 1 개구(535) 위에 제 2 개구(539)를 갖도록 패턴화된다. 마스크(538)는, 기판(522) 상의 패드의 원하는 배치에 따라 패턴화되는 레지스트 또는 다른 적 절한 광-활성 물질의 층일 수 있다.
그 다음, 도 5D를 참조하면, 제 2 도전 층(550)은 제 1 및 2 개구(535 및 539) 내의 공작물(520)상에 증착되고, 제 1 도전 층(520)과 접촉해 있다. 제 2 도전 층(550)은 무전해 도금법을 이용하여 공작물(520) 상에 증착되는 Cu를 포함할 수 있다. 다른 실시예에서, 제 2 도전 층(550)은 다른 적절한 물질을 포함할 수 있고, 및/또는 다른 방법을 이용하여 증착될 수 있다.
그 다음, 제 3 도전 층(552)은 제 2 도전 층(550) 위에 증착된다. 제 3 도전 층(552)은 무전해 도금법 또는 다른 적절한 방법을 이용하여 제 2 도전 층(550) 상에 증착되는 Ni 층을 포함할 수 있다. 그 후, 제 4 도전 층(554)은 제 3 도전 층(552) 위에 증착된다. 제 4 도전 층(554)은 무전해 도금법 또는 다른 적절한 방법을 이용하여 제 3 도전 층(552) 상에 증착되는 Au 층을 포함할 수 있다. 다른 실시예에서, 제 3 및 4 도전 층(552 및 554)은 다른 물질을 포함할 수 있고, 및/또는 다른 방법을 이용하여 공작물(520) 상에 증착될 수 있다.
그 다음 도 5E를 참조하면, 마스크(538)는 공작물(520) 상에 다수의 패드(528)(하나만 도시됨)를 형성하도록 공작물(520)로부터 제거된다. 패드(528)는, 아래에 기술되는 바와 같이, 마이크로 전자 다이의 도전 범프 상의 대응하는 맞물림 피처와 짝을 이루거나 맞물리도록 구성되는 맞물림 피처(529)를 포함한다.
도 5F는 본 발명의 실시예에 따라 구성된 마이크로피처 장치(560)의 측 단면도이다. 장치(560)는 도 5A-5E에 대해 상술한 방법을 이용하여 형성되는 패드(528)를 가진 공작물(520)을 포함한다. 장치(560)는 또한, 상호 접속 구조체(565)(하나 만 도시됨)를 형성하도록 공작물(520) 상의 대응하는 패드(528)와 맞물린 (즉, 연동되거나 짝을 이룬) 다수의 도전 범프(572)(예컨대, 스터드 범프)를 가진 마이크로 전자 다이(570)를 포함한다. 상호 접속 구조체(565)는 상술한 상호 접속 구조체의 동일한 많은 이점을 포함할 수 있다.
장치(560)는 다이(570)와 공작물(520) 사이에 배치된 접착 물질(575) 및, 제 1 도전 층(530) 상의 재분배 구조체(580)를 더 포함할 수 있다. 접착 물질(520)은 일반적으로 도 2에 대해 상술한 접착 물질(235)과 유사할 수 있다. 재분배 구조체(580)는 유전체 층(582), 장치(560)를 외부 보드 또는 다른 장치에 전기적으로 결합하는 다수의 전기적 결합기(584)(예컨대, 솔더 볼), 및 전기적 결합기(584)를 대응하는 패드(528)에 전기적으로 결합하는 다수의 트레이스(586)를 포함할 수 있다.
장치(560)의 한 피처는, 패드(528)가 기판(522)을 통해 기판(522)의 제 2 측면(526)에 있는 제 1 도전 층(530)으로 완전히 연장한다는 것이다. 이런 피처의 이점은 상호 접속 구조체(565)가, (a) 다이(570) 상의 콘택을 대응하는 전기적 결합기(584)에 전기적으로 결합하고, (b) 다이(570)와 공작물(520) 간의 상대 운동을 감소시키거나 금지시킬 수 있다. 종래의 마이크로피처 장치는 일반적으로, 기판의 한 측면에 있는 패드 또는 콘택을 기판의 대향 측면에 있는 대응하는 볼 패드(ball-pad)에 전기적으로 결합하도록 기판 또는 삽입 구조체를 통해 연장하는 비아 또는 다른 피처를 포함한다. 그러나, 장치(560) 내의 상호 접속 구조체(565)는 기판(522)을 통해 연장하는 부가적인 비아의 필요성을 제거한다.
상술한 바로부터, 본 발명의 특정 실시예는 설명을 위해 여기서 기술되었지만, 본 발명의 범주 내에서 여러 수정이 행해질 수 있다. 예컨대, 상호 접속 구조체는 상술한 것 이외에 부가적인 구성 및/또는 피처를 포함할 수 있다. 특정 실시예에 관련하여 기술된 본 발명의 양태는 다른 실시예와 조합되거나 제거될 수 있다. 예컨대, 여기에 기술된 상호 접속 구조체의 어떤 여러 구성은 도 5A-5F에 대해 상술한 박막 기판과 함께 이용될 수 있다. 또한, 본 발명의 어떤 실시예과 관련된 이점이 이들 실시예에 관련하여 기술되었지만, 다른 실시예는 또한 이와 같은 이점을 나타낼 수 있다. 게다가, 모든 실시예가 본 발명의 범주 내에서 이와 같은 이점을 반드시 나타낼 필요는 없다. 따라서, 본 발명은 첨부한 청구범위를 제외하고는 제한되지 않는다.

Claims (65)

  1. 마이크로피처 조립체에 있어서,
    집적 회로, 상기 집적 회로에 전기적으로 결합된 다수의 단자, 및 상기 개별 단자 상의 도전 범프를 포함하는 마이크로 전자 다이로서, 상기 도전 범프는 제 1 맞물림 피처를 포함하는 마이크로 전자 다이; 및
    기판 및, 상기 기판 상의 다수의 패드를 포함하는 마이크로피처 공작물로서, 상기 패드는 대응하는 도전 범프 상의 제 1 맞물림 피처와 맞물린 비평면의 제 2 맞물림 피처를 갖는 마이크로피처 공작물을 포함하는 마이크로피처 조립체.
  2. 청구항 1에 있어서,
    상기 도전 범프는, 상기 다이 상의 대응하는 단자와 접촉해 있는 베이스 부분 및, 상기 베이스 부분으로부터 돌출하는 스템(stem) 부분을 가진 스터드(stud) 범프를 포함하고, 상기 스템 부분은 상기 제 1 맞물림 피처를 규정하는, 마이크로피처 조립체.
  3. 청구항 1에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 리세스를 포함하는, 마이크로피처 조립체.
  4. 청구항 1에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 다수의 리세스를 포함하는, 마이크로피처 조립체.
  5. 청구항 1에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 개별적인 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 패드 내의 리세스를 포함하고, 상기 제 2 맞물림 피처는 상기 패드의 외부 표면에 있는 제 1 부분 및 상기 패드 내의 중간 깊이에 있는 제 2 부분을 가지며, 상기 제 1 부분은 제 1 치수를 가지고, 상기 제 2 부분은 상기 제 1 치수보다 큰 제 2 치수를 갖는, 마이크로피처 조립체.
  6. 청구항 1에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 연장된 트렌치(trench)를 포함하는, 마이크로피처 조립체.
  7. 청구항 1에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 개별적인 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 다수의 연장된 트렌치를 포함하는, 마이크로피처 조립체.
  8. 청구항 1에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 개별적인 비평면의 제 2 맞물림 피처는, (a) 대응하는 돌출부와 짝을 이루는 리세스, 및 (b) 상기 리세스로부터 상기 패드의 외부 에지로 연장하는 출구 트렌치를 포함하는, 마이크로피처 조립체.
  9. 청구항 1에 있어서,
    상기 도전 범프는 압인 가공되지 않은(uncoined) 스터드 범프를 포함하는, 마이크로피처 조립체.
  10. 청구항 1에 있어서,
    상기 도전 범프는 Au 도전 범프를 포함하고, 상기 패드는 Au 패드를 포함하는, 마이크로피처 조립체.
  11. 청구항 1에 있어서,
    상기 다이와 상기 공작물 간의 접착 물질을 더 포함하는, 마이크로피처 조립 체.
  12. 청구항 11에 있어서,
    상기 접착 물질은 이방성 도전막 또는 비도전 페이스트를 포함하는, 마이크로피처 조립체.
  13. 청구항 1에 있어서,
    상기 기판은 얇고, 유연한 막인, 마이크로피처 조립체.
  14. 마이크로피처 조립체에 있어서,
    집적 회로, 상기 집적 회로에 전기적으로 결합된 다수의 단자, 및 상기 개별 단자 상의 도전 범프를 포함하는 마이크로 전자 다이로서, 상기 도전 범프는 제 1 연동 소자(interlocking elements)를 포함하는 마이크로 전자 다이; 및
    기판 및, 상기 기판 상의 다수의 패드를 포함하는 마이크로피처 공작물로서, 상기 패드는 상기 다이와 상기 공작물 간의 상대 운동을 제한하도록 대응하는 도전 범프 상의 상기 제 1 연동 소자와 짝을 이룬 제 2 연동 소자를 갖는 마이크로피처 공작물을 포함하는 마이크로피처 조립체.
  15. 청구항 14에 있어서,
    상기 도전 범프는, 상기 다이 상의 대응하는 단자와 접촉해 있는 베이스 부 분 및 상기 베이스 부분으로부터 돌출하는 스템 부분을 가진 스터드 범프를 포함하고, 상기 스템 부분은 상기 제 1 연동 소자를 규정하는, 마이크로피처 조립체.
  16. 청구항 14에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 리세스를 포함하는, 마이크로피처 조립체.
  17. 청구항 14에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 다수의 리세스를 포함하는, 마이크로피처 조립체.
  18. 청구항 14에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 개별적인 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 패드 내의 리세스를 포함하고, 상기 제 2 맞물림 피처는 상기 패드의 외부 표면에 있는 제 1 부분 및 상기 패드 내의 중간 깊이에 있는 제 2 부분을 가지며, 상기 제 1 부분은 제 1 치수를 가지고 상기 제 2 부분은 상기 제 1 치수보다 큰 제 2 치수를 갖는, 마이크로피처 조립체.
  19. 청구항 14에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 연장된 트렌치를 포함하는, 마이크로피처 조립체.
  20. 청구항 14에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 개별적인 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 다수의 연장된 트렌치를 포함하는, 마이크로피처 조립체.
  21. 청구항 14에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 개별적인 제 2 연동 소자는, (a) 대응하는 돌출부와 짝을 이루는 리세스, 및 (b) 상기 리세스로부터 상기 패드의 외부 에지로 연장하는 출구 트렌치를 포함하는, 마이크로피처 조립체.
  22. 청구항 14에 있어서,
    상기 도전 범프는 압인 가공되지 않은 스터드 범프를 포함하는, 마이크로피처 조립체.
  23. 청구항 14에 있어서,
    상기 다이와 상기 공작물 간의 접착 물질을 더 포함하며, 상기 접착 물질은 이방성 도전막 또는 비도전 페이스트를 포함하는, 마이크로피처 조립체.
  24. 청구항 14에 있어서,
    상기 기판은 얇고, 유연한 막인, 마이크로피처 조립체.
  25. 마이크로피처 조립체에 있어서,
    집적 회로, 상기 집적 회로에 전기적으로 결합된 다수의 본드 패드, 및 개별 본드 패드 상의 스터드 범프를 포함하는 마이크로 전자 다이로서, 상기 스터드 범프는 베이스 부분 및, 상기 베이스 부분으로부터 떨어져 돌출한 스템 부분을 포함하고, 상기 스템 부분은 제 1 맞물림 피처를 규정하는 마이크로 전자 다이; 및
    기판 및, 상기 기판 상의 다수의 패드를 포함하는 마이크로피처 공작물로서, 상기 패드는 상기 다이와 상기 공작물 간의 상대 운동을 제한하는 상호 접속 구조체를 형성하도록 대응하는 제 1 맞물림 피처와 맞물린 비평면의 제 2 맞물림 피처를 갖는 마이크로피처 공작물을 포함하는 마이크로피처 조립체.
  26. 청구항 25에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 리세스를 포함하는, 마이크로피처 조립체.
  27. 청구항 25에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 다수의 리세스를 포함하는, 마이크로피처 조립체.
  28. 청구항 25에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 개별적인 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 패드 내의 리세스를 포함하고, 상기 제 2 맞물림 피처는 상기 패드의 외부 표면에 있는 제 1 부분 및 상기 패드 내의 중간 깊이에 있는 제 2 부분을 가지며, 상기 제 1 부분은 제 1 치수를 가지고 상기 제 2 부분은 상기 제 1 치수보다 큰 제 2 치수를 갖는, 마이크로피처 조립체.
  29. 청구항 25에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 연장된 트렌치를 포함하는, 마이크로피처 조립체.
  30. 청구항 25에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 개별적인 비평면의 제 2 맞물림 피처는 대응하는 돌출부와 짝을 이루는 다수의 연장된 트렌치를 포함하는, 마이크로피처 조립체.
  31. 청구항 25에 있어서,
    상기 제 1 맞물림 피처는 돌출부를 포함하고;
    상기 개별적인 비평면의 제 2 맞물림 피처는, (a) 대응하는 돌출부와 짝을 이루는 리세스, 및 (b) 상기 리세스로부터 상기 패드의 외부 에지로 연장하는 출구 트렌치를 포함하는, 마이크로피처 조립체.
  32. 청구항 25에 있어서,
    상기 다이와 상기 공작물 간의 접착 물질을 더 포함하며, 상기 접착 물질은 이방성 도전막 또는 비도전 페이스트를 포함하는, 마이크로피처 조립체.
  33. 청구항 25에 있어서,
    상기 기판은 얇고, 유연한 막인, 마이크로피처 조립체.
  34. 마이크로 전자 다이와 마이크로피처 공작물 간의 다수의 상호 접속 구조체로 서, 상기 다이는 집적 회로 및 상기 집적 회로에 전기적으로 결합된 다수의 단자를 포함하고, 상기 공작물은 다수의 패드를 가진 기판을 포함하는 상호 접속 구조체에 있어서,
    제 1 연동 소자를 포함하는, 상기 단자 상의 다수의 스터드 범프; 및
    상기 다이와 상기 공작물 간의 상대 운동을 제한하도록 대응하는 제 1 연동 소자와 짝을 이루는, 상기 패드 내의 다수의 비평면의 제 2 연동 소자를 포함하는 상호 접속 구조체.
  35. 청구항 34에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 비평면의 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 리세스를 포함하는, 상호 접속 구조체.
  36. 청구항 34에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 비평면의 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 다수의 리세스를 포함하는, 상호 접속 구조체.
  37. 청구항 34에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 개별적인 비평면의 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 패드 내의 리세스를 포함하고, 상기 제 2 연동 소자는 상기 패드의 외부 표면에 있는 제 1 부분 및 상기 패드 내의 중간 깊이에 있는 제 2 부분을 포함하며, 상기 제 1 부분은 제 1 치수를 가지고 상기 제 2 부분은 상기 제 1 치수보다 큰 제 2 치수를 갖는, 상호 접속 구조체.
  38. 청구항 34에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 비평면의 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 연장된 트렌치를 포함하는, 상호 접속 구조체.
  39. 청구항 34에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 개별적인 비평면의 제 2 연동 소자는 대응하는 돌출부와 짝을 이루는 다수의 연장된 트렌치를 포함하는, 상호 접속 구조체.
  40. 청구항 34에 있어서,
    상기 제 1 연동 소자는 돌출부를 포함하고;
    상기 개별적인 비평면의 제 2 연동 소자는, (a) 대응하는 돌출부와 짝을 이루는 리세스, 및 (b) 상기 리세스로부터 상기 패드의 외부 에지로 연장하는 출구 트렌치를 포함하는, 상호 접속 구조체.
  41. 마이크로피처 조립체에 있어서,
    집적 회로, 상기 집적 회로에 전기적으로 결합된 다수의 단자, 및 상기 개별 단자 상의 도전 범프를 포함하는 마이크로 전자 다이로서, 상기 도전 범프는 상기 다이에 대해 직교로 연장하는 제 1 콘택 부분을 가진 마이크로 전자 다이; 및
    기판 및, 상기 기판 상의 다수의 패드를 포함하는 마이크로피처 공작물로서, 상기 패드는 상기 다이와 상기 공작물 간의 상대 운동을 제한하도록 대응하는 도전 범프 상의 제 1 콘택 부분과 짝을 이룬 제 2 콘택 부분을 갖는 마이크로피처 공작물을 포함하는 마이크로피처 조립체.
  42. 패키지된 마이크로피처 장치에 있어서,
    집적 회로 및, 상기 집적 회로에 전기적으로 결합된 다수의 본드 패드를 포함하는 마이크로 전자 다이;
    상기 본드 패드 상의 다수의 압인 가공되지 않은 스터드 범프로서, 상기 스터드 범프는 베이스 부분 및, 상기 베이스 부분으로부터 돌출한 스템 부분을 포함하고, 상기 스템 부분은 제 1 상호 접속 피처를 규정하는 다수의 압인 가공되지 않은 스터드 범프;
    다수의 패드를 가진 인터포저(interposer) 기판으로서, 상기 패드는 대응하는 제 1 상호 접속 피처와 짝을 이룬 비평면의 제 2 상호 접속 피처를 포함하는 인 터포저 기판; 및
    상기 다이와 인터포징(interposing) 구조체 간의 접착 물질을 포함하는 패키지된 마이크로피처 장치.
  43. 마이크로피처 조립체를 형성하는 방법에 있어서,
    마이크로피처 공작물 내 및/또는 상에 비평면의 제 1 맞물림 피처를 가진 다수의 패드를 형성하는 단계; 및
    마이크로 전자 다이 상의 다수의 도전 범프를 상기 공작물 상의 대응하는 패드에 부착하는 단계로서, 상기 다이는 집적 회로, 상기 집적 회로에 전기적으로 결합된 다수의 단자, 및 상기 단자 상의 도전 범프를 포함하고, 상기 도전 범프는 상기 제 1 맞물림 피처와 짝을 이룬 제 2 맞물림 피처를 포함하는, 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  44. 청구항 43에 있어서, 상기 제 2 맞물림 피처는 돌출부를 포함하고,
    상기 비평면의 제 1 맞물림 피처를 가진 다수의 패드를 형성하는 단계는, 리세스를 가진 패드를 형성하는 단계를 포함하고;
    상기 마이크로 전자 다이 상의 다수의 도전 범프를 대응하는 패드에 부착하는 단계는, 상기 다이 상의 돌출부를 대응하는 리세스와 짝을 이루게 하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  45. 청구항 43에 있어서, 상기 제 2 맞물림 피처는 돌출부를 포함하고,
    상기 비평면의 제 1 맞물림 피처를 가진 다수의 패드를 형성하는 단계는, 다수의 리세스를 가진 패드를 형성하는 단계를 포함하고;
    상기 마이크로 전자 다이 상의 다수의 도전 범프를 대응하는 패드에 부착하는 단계는, 상기 다이 상의 돌출부를 대응하는 리세스와 짝을 이루게 하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  46. 청구항 43에 있어서, 상기 제 2 맞물림 피처는 돌출부를 포함하고,
    상기 비평면의 제 1 맞물림 피처를 가진 다수의 패드를 형성하는 단계는, 연장된 트렌치를 가진 패드를 형성하는 단계를 포함하고;
    상기 마이크로 전자 다이 상의 다수의 도전 범프를 대응하는 패드에 부착하는 단계는, 상기 다이 상의 돌출부를 대응하는 트렌치와 짝을 이루게 하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  47. 청구항 43에 있어서, 상기 제 2 맞물림 피처는 돌출부를 포함하고,
    상기 비평면의 제 1 맞물림 피처를 가진 다수의 패드를 형성하는 단계는, 다수의 연장된 트렌치를 가진 패드를 형성하는 단계를 포함하고;
    상기 마이크로 전자 다이 상의 다수의 도전 범프를 대응하는 패드에 부착하는 단계는, 상기 다이 상의 돌출부를 대응하는 트렌치와 짝을 이루게 하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  48. 청구항 43에 있어서, 상기 마이크로피처 공작물 상에 다수의 패드를 형성하는 단계는,
    제 1 도전 층을 포함하는 기판을 마련하는 단계;
    상기 제 1 도전 층 내에 다수의 제 1 개구를 형성하는 단계;
    상기 공작물 상에 및 상기 개구 내에 제 2 도전 층을 도포하는 단계;
    상기 공작물 상에 레지스트 층을 증착하고, 상기 제 1 개구 위의 상기 레지스트 층 내에 제 2 개구를 형성하는 단계;
    상기 공작물 상에 다수의 패드를 형성하도록 상기 제 1 및 2 도전 층을 에칭하는 단계로서, 상기 개별 패드는 각기 적어도 하나의 상기 제 1 개구를 포함하는 단계;
    상기 개별 패드의 상기 제 2 도전 층 상에 제 3 도전 층을 증착하는 단계; 및
    상기 제 3 도전 층 상에 제 4 도전 층을 증착하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  49. 청구항 48에 있어서,
    상기 공작물 상에 상기 제 2 도전 층을 증착하기 전에, 상기 제 1 개구 외부의 상기 공작물의 적어도 일부로부터 상기 제 1 도전 층을 제거하는 단계를 더 포함하는, 마이크로피처 조립체 형성 방법.
  50. 청구항 48에 있어서,
    상기 제 2 도전 층 상에 상기 제 3 도전 층을 증착하기 전에, 상기 공작물로부터 상기 레지스트 층을 제거하는 단계를 더 포함하는, 마이크로피처 조립체 형성 방법.
  51. 청구항 48에 있어서,
    상기 제 1 도전 층 내에 다수의 제 1 개구를 형성하는 단계는, 상기 제 1 도전 층 내에 다수의 블라인드(blind) 홀을 에칭하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  52. 청구항 48에 있어서,
    상기 제 1 도전 층 내에 다수의 제 1 개구를 형성하는 단계는, 상기 제 1 도전 층 내에 다수의 트렌치를 형성하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  53. 청구항 48에 있어서,
    상기 공작물 상에 제 2 도전 층을 증착하는 단계는, 무전해 도금 공정을 이용하여 Cu 층을 증착하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  54. 청구항 48에 있어서,
    상기 제 2 도전 층 상에 제 3 도전 층을 증착하는 단계는, 무전해 도금 공정을 이용하여 상기 제 2 도전 층 상에 Ni 층을 증착하는 단계를 포함하고;
    상기 제 3 도전 층 상에 제 4 도전 층을 증착하는 단계는, 무전해 도금 공정을 이용하여 상기 제 3 도전 층 상에 Au 층을 증착하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  55. 청구항 43에 있어서, 상기 마이크로피처 공작물 상에 다수의 패드를 형성하는 단계는,
    제 1 측면, 상기 제 1 측면에 대향하는 제 2 측면, 및 상기 제 2 측면 상의 제 1 도전 층을 포함하는 얇고 유연한 기판을 마련하는 단계로서, 상기 제 1 도전 층은 Cu 층을 포함하는, 단계;
    상기 기판의 제 1 측면 내에 다수의 제 1 개구를 형성하는 단계;
    상기 기판의 제 1 측면 상에 레지스트 층을 증착하고, 상기 제 1 개구 위의 상기 레지스트 층 내에 제 2 개구를 형성하는 단계;
    상기 공작물 상에, 및 상기 제 1 도전 층과 접촉해 있는 상기 제 1 개구 내에 제 2 도전 층을 증착하는 단계;
    상기 제 1 개구 내에 및 상기 제 2 도전 층 상에 제 3 도전 층을 증착하는 단계; 및
    상기 제 3 도전 층 상에 제 4 도전 층을 증착하는 단계를 포함하는, 마이크 로피처 조립체 형성 방법.
  56. 청구항 55에 있어서,
    상기 제 3 도전 층 상에 상기 제 4 도전 층을 증착한 후에, 상기 공작물로부터 상기 레지스트 층을 제거하는 단계를 더 포함하는, 마이크로피처 조립체 형성 방법.
  57. 청구항 55에 있어서,
    상기 기판의 제 1 측면 내에 다수의 제 1 개구를 형성하는 단계는, 상기 기판의 제 2 측면에 있는 상기 제 1 도전 층의 적어도 일부를 노출시키도록 상기 제 1 측면의 기판 내에 다수의 개구를 에칭하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  58. 청구항 55에 있어서,
    상기 공작물 상에 제 2 도전 층을 증착하는 단계는, 무전해 도금 공정을 이용하여 Cu 층을 증착하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  59. 청구항 55에 있어서,
    상기 제 2 도전 층 상에 제 3 도전 층을 증착하는 단계는, 무전해 도금 공정을 이용하여 상기 제 2 도전 층 상에 Ni 층을 증착하는 단계를 포함하고;
    상기 제 3 도전 층 상에 제 4 도전 층을 증착하는 단계는, 무전해 도금 공정을 이용하여 상기 제 3 도전 층 상에 Au 층을 증착하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  60. 청구항 43에 있어서,
    상기 다이와 상기 공작물 사이에 접착 물질을 배치하는 단계를 더 포함하는, 마이크로피처 조립체 형성 방법.
  61. 마이크로피처 조립체를 형성하는 방법에 있어서,
    다수의 패드를 가진 기판을 포함하는 마이크로피처 공작물을 마련하는 단계로서, 상기 패드는 비평면의 제 1 연동 피처를 포함하는 단계; 및
    마이크로 전자 다이를 상기 공작물에 부착하는 단계로서, 상기 다이는 집적 회로, 상기 집적 회로에 전기적으로 결합된 다수의 단자, 및 상기 단자 상의 다수의 스터드 범프를 포함하고, 상기 스터드 범프는 상기 제 1 연동 피처와 짝을 이룬 제 2 연동 피처를 포함하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  62. 청구항 61에 있어서, 상기 비평면의 제 1 연동 피처는 리세스를 포함하고, 상기 제 2 연동 피처는 돌출부를 포함하며,
    상기 공작물에 마이크로 전자 다이를 부착하는 단계는, 상기 돌출부를 대응하는 리세스와 짝을 이루게 하는 단계를 포함하는, 마이크로피처 조립체 형성 방 법.
  63. 청구항 61에 있어서, 상기 개별적인 비평면의 제 1 연동 피처는 다수의 리세스를 포함하고, 상기 제 2 연동 피처는 돌출부를 포함하며,
    상기 공작물에 마이크로 전자 다이를 부착하는 단계는, 상기 돌출부를 대응하는 다수의 리세스와 짝을 이루게 하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  64. 청구항 61에 있어서, 상기 비평면의 제 1 연동 피처는 연장된 트렌치를 포함하고, 상기 제 2 연동 피처는 돌출부를 포함하며,
    상기 공작물에 마이크로 전자 다이를 부착하는 단계는, 상기 돌출부를 대응하는 트렌치와 짝을 이루게 하는 단계를 포함하는, 마이크로피처 조립체 형성 방법.
  65. 청구항 61에 있어서,
    상기 다이와 상기 공작물 간에 접착 물질을 배치하는 단계를 더 포함하는, 마이크로피처 조립체 형성 방법.
KR1020087007143A 2005-08-31 2006-08-14 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법 KR20080037740A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/217,712 US20070045812A1 (en) 2005-08-31 2005-08-31 Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
US11/217,712 2005-08-31

Publications (1)

Publication Number Publication Date
KR20080037740A true KR20080037740A (ko) 2008-04-30

Family

ID=37603104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087007143A KR20080037740A (ko) 2005-08-31 2006-08-14 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법

Country Status (6)

Country Link
US (1) US20070045812A1 (ko)
EP (1) EP1938369A2 (ko)
JP (1) JP2009506572A (ko)
KR (1) KR20080037740A (ko)
TW (1) TW200711018A (ko)
WO (1) WO2007027417A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160053185A (ko) * 2014-10-31 2016-05-13 한국생산기술연구원 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP2007109884A (ja) * 2005-10-13 2007-04-26 Shinko Electric Ind Co Ltd 実装基板および半導体装置
TWI295840B (en) * 2006-04-07 2008-04-11 Advanced Semiconductor Eng Mounting method of passive component
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR100890298B1 (ko) 2007-06-15 2009-03-26 삼성전기주식회사 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법
JP2008311584A (ja) * 2007-06-18 2008-12-25 Elpida Memory Inc 半導体パッケージの実装構造
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US20090079080A1 (en) * 2007-09-24 2009-03-26 Infineon Technologies Ag Semiconductor Device with Multi-Layer Metallization
US8487428B2 (en) * 2007-11-20 2013-07-16 Fujitsu Limited Method and system for providing a reliable semiconductor assembly
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
JP5604876B2 (ja) * 2008-02-18 2014-10-15 日本電気株式会社 電子装置及びその製造方法
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
US8253230B2 (en) 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US7929314B2 (en) * 2008-06-20 2011-04-19 International Business Machines Corporation Method and apparatus of changing PCB pad structure to increase solder volume and strength
US8268722B2 (en) * 2009-06-03 2012-09-18 Novellus Systems, Inc. Interfacial capping layers for interconnects
TWI394247B (zh) * 2010-01-26 2013-04-21 Powertech Technology Inc 免用焊料之金屬柱晶片連接構造與方法
US8409979B2 (en) 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
US8659126B2 (en) * 2011-12-07 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit ground shielding structure
US8610247B2 (en) 2011-12-30 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a transformer with magnetic features
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
US10361158B2 (en) * 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch
CN112201640A (zh) * 2019-07-08 2021-01-08 群创光电股份有限公司 电子装置
US11081468B2 (en) 2019-08-28 2021-08-03 Micron Technology, Inc. Stacked die package including a first die coupled to a substrate through direct chip attachment and a second die coupled to the substrate through wire bonding and related methods, devices and apparatuses
US11164837B1 (en) * 2020-05-20 2021-11-02 Micron Technology, Inc. Semiconductor device packages with angled pillars for decreasing stress

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5252857A (en) * 1991-08-05 1993-10-12 International Business Machines Corporation Stacked DCA memory chips
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5411400A (en) * 1992-09-28 1995-05-02 Motorola, Inc. Interconnect system for a semiconductor chip and a substrate
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
US5592736A (en) * 1993-09-03 1997-01-14 Micron Technology, Inc. Fabricating an interconnect for testing unpackaged semiconductor dice having raised bond pads
US5426266A (en) * 1993-11-08 1995-06-20 Planar Systems, Inc. Die bonding connector and method
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
TW318321B (ko) * 1995-07-14 1997-10-21 Matsushita Electric Ind Co Ltd
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5673846A (en) * 1995-08-24 1997-10-07 International Business Machines Corporation Solder anchor decal and method
US5851845A (en) * 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US5736456A (en) * 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US5733800A (en) * 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US5891753A (en) * 1997-01-24 1999-04-06 Micron Technology, Inc. Method and apparatus for packaging flip chip bare die on printed circuit boards
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
US6107122A (en) * 1997-08-04 2000-08-22 Micron Technology, Inc. Direct die contact (DDC) semiconductor package
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
US6107180A (en) * 1998-01-30 2000-08-22 Motorola, Inc. Method for forming interconnect bumps on a semiconductor die
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
US5933713A (en) * 1998-04-06 1999-08-03 Micron Technology, Inc. Method of forming overmolded chip scale package and resulting product
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6268114B1 (en) * 1998-09-18 2001-07-31 Taiwan Semiconductor Manufacturing Company, Ltd Method for forming fine-pitched solder bumps
US6130141A (en) * 1998-10-14 2000-10-10 Lucent Technologies Inc. Flip chip metallization
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
US6232666B1 (en) * 1998-12-04 2001-05-15 Mciron Technology, Inc. Interconnect for packaging semiconductor dice and fabricating BGA packages
US6081429A (en) * 1999-01-20 2000-06-27 Micron Technology, Inc. Test interposer for use with ball grid array packages assemblies and ball grid array packages including same and methods
US6310390B1 (en) * 1999-04-08 2001-10-30 Micron Technology, Inc. BGA package and method of fabrication
JP4420538B2 (ja) * 1999-07-23 2010-02-24 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド ウェーハパッケージの製造方法
US6423625B1 (en) * 1999-08-30 2002-07-23 Taiwan Semiconductor Manufacturing Company Ltd. Method of improving the bondability between Au wires and Cu bonding pads
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP3830125B2 (ja) * 2000-03-14 2006-10-04 株式会社東芝 半導体装置の製造方法及び半導体装置
US6552910B1 (en) * 2000-06-28 2003-04-22 Micron Technology, Inc. Stacked-die assemblies with a plurality of microelectronic devices and methods of manufacture
US6560117B2 (en) * 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
US6576495B1 (en) * 2000-08-30 2003-06-10 Micron Technology, Inc. Microelectronic assembly with pre-disposed fill material and associated method of manufacture
US6294471B1 (en) * 2000-09-27 2001-09-25 Vanguard International Semiconductor Corporation Method of eliminating dishing effect in polishing of dielectric film
US6534396B1 (en) * 2000-10-10 2003-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned conductor layer pasivation method with dimensionally stabilized planarization
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
KR100370238B1 (ko) * 2000-10-20 2003-01-30 삼성전자 주식회사 반도체 소자의 본드패드 및 그 형성방법
US6543674B2 (en) * 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
US6534863B2 (en) * 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
JP2002289770A (ja) * 2001-03-27 2002-10-04 Nec Kansai Ltd 半導体装置
US20030116845A1 (en) * 2001-12-21 2003-06-26 Bojkov Christo P. Waferlevel method for direct bumping on copper pads in integrated circuits
US6583517B1 (en) * 2002-04-09 2003-06-24 International Business Machines Corporation Method and structure for joining two substrates with a low melt solder joint
US6596619B1 (en) * 2002-05-17 2003-07-22 Taiwan Semiconductor Manufacturing Company Method for fabricating an under bump metallization structure
JP2004014854A (ja) * 2002-06-07 2004-01-15 Shinko Electric Ind Co Ltd 半導体装置
US6696757B2 (en) * 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection
US6673649B1 (en) * 2002-07-05 2004-01-06 Micron Technology, Inc. Microelectronic device packages and methods for controlling the disposition of non-conductive materials in such packages
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
JP4175197B2 (ja) * 2003-06-27 2008-11-05 株式会社デンソー フリップチップ実装構造
KR101049252B1 (ko) * 2004-08-23 2011-07-13 삼성전자주식회사 테이프 배선 기판, 그 테이프 배선 기판을 포함하는반도체 칩 패키지 및 그 반도체 칩 패키지를 포함하는액정 표시 장치
US7282433B2 (en) * 2005-01-10 2007-10-16 Micron Technology, Inc. Interconnect structures with bond-pads and methods of forming bump sites on bond-pads

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160053185A (ko) * 2014-10-31 2016-05-13 한국생산기술연구원 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지

Also Published As

Publication number Publication date
JP2009506572A (ja) 2009-02-12
US20070045812A1 (en) 2007-03-01
EP1938369A2 (en) 2008-07-02
WO2007027417A3 (en) 2007-06-21
TW200711018A (en) 2007-03-16
WO2007027417A2 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
KR20080037740A (ko) 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법
US10510659B2 (en) Substrate-less stackable package with wire-bond interconnect
US10297582B2 (en) BVA interposer
US6709897B2 (en) Method of forming IC package having upward-facing chip cavity
US7999397B2 (en) Microelectronic packages and methods therefor
US8604348B2 (en) Method of making a connection component with posts and pads
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
KR20060063654A (ko) 칩 내장 기판의 제조 방법
WO2006004672A1 (en) Components with posts and pads
EP1605738B1 (en) Method for production of semiconductor package
US6897088B2 (en) Method for connecting circuit devices
KR20040045017A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN110858582A (zh) 半导体封装件及其制造方法
US20090151995A1 (en) Package for semiconductor device and method of manufacturing the same
JP2001308122A (ja) 半導体装置の製造方法
JP4626063B2 (ja) 半導体装置の製造方法
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
JP4619104B2 (ja) 半導体装置
JP2000174060A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application