JP2000174060A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000174060A
JP2000174060A JP34170098A JP34170098A JP2000174060A JP 2000174060 A JP2000174060 A JP 2000174060A JP 34170098 A JP34170098 A JP 34170098A JP 34170098 A JP34170098 A JP 34170098A JP 2000174060 A JP2000174060 A JP 2000174060A
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
wiring pattern
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34170098A
Other languages
English (en)
Inventor
Masanori Tanaka
正則 田中
Isataka Yoshino
功高 吉野
Masakazu Nakada
昌和 中田
Yoshihiko Tsuruya
仁彦 鶴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34170098A priority Critical patent/JP2000174060A/ja
Publication of JP2000174060A publication Critical patent/JP2000174060A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップと回路基板との間の電気的接続
の信頼性が高い半導体装置及びその製造方法を提供する
こと。 【解決手段】 この回路基板1の一方の主面上には、配
線パターンである接続パッド2a,3aが形成されてい
る。また、回路基板1の他方の主面上であって、接続パ
ッド2a,3aと後述する金バンプ6a,7aとの間の
接続部分が形成される領域に対応する領域には、表面層
パターン2b,3bが形成されている。また、回路基板
1内には、中間層パターン1aが形成されている。回路
基板1の接続パッド2a,3a上には、突起電極である
金バンプ6a,7aを介して半導体チップ4が実装され
ている。また、回路基板1と半導体チップ4との間に
は、導電粒子8が分散されたACFなどの異方性導電接
着剤5が充填されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路基板に半導体
チップを実装してなる半導体装置及びその製造方法に関
する。
【0002】
【従来の技術】従来、例えばCOB(Chip On
Board)と呼ばれる半導体チップを回路基板に実装
する方法では、1つの回路基板上に複数の半導体チップ
を直接実装している。具体的には、熱硬化樹脂を配線板
に供給して、バンプと呼ばれる突起電極を設けた半導体
チップをフェースダウンボンディングして加圧、加熱す
ることにより行なう。このようにして得られた構造を図
4に示す。
【0003】図4に示す半導体装置は、ガラスエポキシ
基板などの有機材料で構成された回路基板11上に形成
された配線パターン11aに、バンプと呼ばれる突起電
極を介して半導体チップ14が実装されており、回路基
板11と半導体チップ14との間にACFなどの異方性
導電接着剤15が充填された構造を有する。
【0004】次に、上記半導体装置の製造方法について
説明する。まず、半導体チップ14の回路面の電極に、
突起電極を形成する。回路基板11の両面上にそれぞれ
Cuなどをメッキで被着して金属層を形成し、フォトリ
ソグラフィー及びエッチングにより、配線パターン11
aを形成する。
【0005】次いで、この回路基板11を受けテーブル
12に載置し、この回路基板11上面の配線パターン1
1a上に導電粒子13を含む異方性導電接着剤15を供
給する。次いで、回路基板11の配線パターン11aと
半導体チップ14の突起電極との間の位置合わせを行な
って、熱圧着ヘッド16を用いて回路基板11上に半導
体チップ14をフェースダウンボンディングし、加熱、
加圧することにより異方性導電接着剤15を硬化させ
る。このときの加圧力により、回路基板11の配線パタ
ーン11aと半導体チップ14の突起電極との間に導電
粒子13が介在して両者を電気的に接続する。そして、
異方性導電接着剤15を硬化させた後、熱圧着ヘッド1
6を上昇させて、半導体チップ14の実装を完了する。
【0006】
【発明が解決しようとする課題】上記実装の際に回路基
板11の配線パターン11aと半導体チップ14の突起
電極13との間に加わる接続圧力は、熱圧着ヘッド16
の加圧力で決定する。一方、回路基板11の上面及び下
面には配線パターン11aが形成されているが、そのパ
ターンは上面及び下面で異なるのが通常である。図4に
示す回路基板の場合のように、回路基板11の上面の配
線パターン11aのうち半導体チップ14のバンプが接
続される配線パターンに対応する回路基板11の下面に
配線パターン11aが存在しない領域Aがあることがあ
る。このような領域Aには、適正に熱圧着ヘッド16の
加圧力が加わらず、図4に示すように、その部分の回路
基板11が変形してしまい、回路基板11の配線パター
ン11aと半導体チップ14の突起電極との間を導電粒
子13で接続することができないことがある。このた
め、両者の電気的接続の信頼性を低下させるという問題
がある。
【0007】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、半導体チップと回路基板
との間の電気的接続の信頼性が高い半導体装置及びその
製造方法を提供する。
【0008】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、回路基板上に半導体チ
ップを搭載して形成される半導体装置であって、一方の
主面に第1の配線パターンを有する回路基板と、前記第
1の配線パターン上に導電部材を介して搭載された半導
体チップと、前記半導体チップと前記第1の配線パター
ンとの間の接続部に対応する前記回路基板の他方の主面
上に形成された第2の配線パターンと、を具備すること
を特徴とする。
【0009】上記半導体装置では、半導体チップと配線
パターンとの間の接続部に対応する回路基板の他方の主
面上に第2の配線パターンが形成されているので、半導
体チップと配線パターンとの間のすべての接続部分に均
等に実装の際の加圧力が加わる。これにより、すべての
接続部分において良好に電気的に接続がなされ、半導体
チップと回路基板との間の電気的接続の信頼性が高くな
る。
【0010】本発明の半導体装置においては、前記第2
の配線パターンの一部が、ダミーパターンであることが
好ましい。また、本発明の半導体装置においては、前記
半導体チップと前記配線パターンとの間の接続部が、導
電性粒子を介して前記半導体チップと前記配線パターン
とが接続される構造であることが好ましい。
【0011】本発明に係る半導体装置の製造方法は、回
路基板上に半導体チップを搭載して形成される半導体装
置の製造方法であって、一方の主面上に第1の配線パタ
ーンが形成され、他方の主面上であって該第1の配線パ
ターンに対応する部分に第2の配線パターンが形成され
た回路基板を準備する工程と、前記半導体チップを、前
記回路基板の前記第1の配線パターン上に実装する工程
と、を具備することを特徴とする。
【0012】上記半導体装置の製造方法では、すべての
接続部分において良好に電気的に接続がなされ、半導体
チップと回路基板との間の電気的接続の信頼性が高い半
導体装置を得ることができる。
【0013】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図1は、本発明の実施の形態によ
る半導体装置を示す断面図である。この半導体装置は、
ガラスエポキシ基板などの有機材料で構成された回路基
板1を用いている。この回路基板1の一方の主面上に
は、配線パターンである接続パッド2a,3aが形成さ
れている。また、回路基板1の他方の主面上には表面層
パターン2b,3bが形成されており、この表面層パタ
ーン2b,3bは、上記接続パッド2a,3aと後述す
る金バンプ6a,7aとの間の接続部分が形成される領
域に対応する領域に配置されている。また、回路基板1
内には、中間層パターン1aが形成されている。
【0014】回路基板1の接続パッド2a,3a上に
は、突起電極である金バンプ6a,7aを介して半導体
チップ4が実装されている。また、回路基板1と半導体
チップ4との間には、導電粒子8が分散されたACFな
どの異方性導電接着剤5が充填されている。
【0015】図2(a)は、図1に示す回路基板の上面
の一部を示す平面図であり、図2(b)は、図2(a)
に示す上面部分に対応する回路基板の下面部分を示す平
面図である。
【0016】図2(a)に示すように、回路基板1の上
面において半導体チップ4を実装する部分には、上述し
たように接続パッド2a,3aが形成されている。図2
(b)に示すように、この接続パッド2a,3aに対応
する回路基板1の下面には、上述したように表面層パタ
ーン2b,3bが形成されている。なお、この表面層パ
ターンが形成されている部分は、本来的には、配線パタ
ーン又は接続パッド等が形成されておらず何も形成され
ていない部分である。
【0017】次に、図1に示す半導体装置の製造方法に
ついて説明する。図3は、本発明の実施の形態による半
導体装置の製造方法を説明するための断面図である。ま
ず、半導体チップ4の回路面の電極に、金バンプ6a,
7aを形成する。なお、バンプの材料としては、金以外
にも導電材料として使用されている材料であれば使用す
ることが可能である。
【0018】次に、回路基板1を準備する。この回路基
板1は、その一方の主面上に配線パターンである接続パ
ッド2a,3aが形成され、その内部には中間層パター
ン1aが形成され、その他方の主面上であって該接続パ
ッド2a,3aに対応する領域に表面層パターン2b,
3bが形成されているものである。
【0019】即ち、回路基板1においては、接続パッド
2a,3aのすべての裏側に表面層パターンが形成され
た状態となる。この状態では、回路基板1上の各接続パ
ッド2a,3aの領域において接続パッド2a,3aか
ら表面層パターン2b,3bとの間の厚さは均一とな
る。この表面層パターン2b,3bは、配線パターンで
ある必要はなく、一部又は全部がダミーパターンであっ
ても良い。
【0020】次いで、この回路基板1を、表面層パター
ン2b,3b側を下にして受けテーブル9に載せる。次
に、この回路基板1の接続パッド2a,3a上に導電粒
子8を含む異方性導電接着剤5を供給する。次いで、回
路基板1の接続パッド2a,3aと半導体チップ4の金
バンプ6a,7aとの間の位置合わせを行なって、熱圧
着ヘッド10を用いて回路基板1上に半導体チップ4を
フェースダウンボンディングする。
【0021】次いで、熱圧着ヘッド10を加熱、加圧す
ることにより、異方性導電接着剤5を硬化させる。この
ときの加圧力により、回路基板1の接続パッド2a,3
aと半導体チップ4の金バンプ6a,7aとの間に導電
粒子8が介在して両者を電気的に接続する。そして、異
方性導電接着剤5を硬化させた後、熱圧着ヘッド10を
上昇させて、半導体チップ4の実装を完了する。このよ
うにして本実施の形態に係る半導体装置が得られる。
【0022】上記実施の形態によれば、半導体チップ4
と接続パッド2a,3aとの間の接続部に対応する回路
基板1の他方の主面上に表面層パターン2b,3bが形
成されており、回路基板1上の各接続パッド2a,3a
の領域において接続パッド2a,3aから表面層パター
ン2b,3bとの間の厚さが均一となる。従って、半導
体チップ4と接続パッド2a,3aとの間のすべての接
続部分に均等に実装の際の加圧力が加わる。これによ
り、すべての接続部分において良好に電気的に接続がな
され、半導体チップと回路基板との間の電気的接続の信
頼性が高くなる。
【0023】本発明は上記実施の形態に限定されず、種
々変更して実施することが可能である。例えば、本実施
の形態では、異方性導電接着剤を用いているが、他の接
着剤を用いることも可能である。
【0024】
【発明の効果】以上説明したように本発明によれば、半
導体チップと配線パターンとの間の接続部に対応する回
路基板の他方の主面上に第2の配線パターンが形成され
ているので、半導体チップと配線パターンとの間のすべ
ての接続部分に均等に実装の際の加圧力が加わる。これ
により、すべての接続部分において良好に電気的に接続
がなされ、半導体チップと回路基板との間の電気的接続
の信頼性が高い半導体装置及びその製造方法を提供する
ことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による半導体装置を示す断
面図である。
【図2】図2(a)は、図1に示す回路基板の上面の一
部を示す平面図であり、図2(b)は、図2(a)に示
す上面部分に対応する回路基板の下面部分を示す平面図
である。
【図3】本発明の実施の形態による半導体装置の製造方
法を説明するための断面図である。
【図4】従来の半導体装置の製造方法を説明するための
断面図である。
【符号の説明】
1…回路基板、1a…中間層パターン、2a,3a…接
続パッド、2b,3b…表面層パターン、4…半導体チ
ップ、5…異方性導電接着剤、6a,7a…金バンプ、
8…導電粒子、9…受けテーブル、10…熱圧着ヘッ
ド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鶴谷 仁彦 宮城県加美郡中新田町字雁原325番地ソニ ー中新田株式会社内 Fターム(参考) 5F044 KK09 KK10 LL09

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 回路基板上に半導体チップを搭載して形
    成される半導体装置であって、 一方の主面に第1の配線パターンを有する回路基板と、 前記第1の配線パターン上に導電部材を介して搭載され
    た半導体チップと、 前記半導体チップと前記第1の配線パターンとの間の接
    続部に対応する前記回路基板の他方の主面上に形成され
    た第2の配線パターンと、 を具備することを特徴とする半導体装置。
  2. 【請求項2】 前記第2の配線パターンの一部は、ダミ
    ーパターンであることを特徴とする請求項1記載の半導
    体装置。
  3. 【請求項3】 前記半導体チップと前記配線パターンと
    の間の接続部は、導電性粒子を介して前記半導体チップ
    と前記配線パターンとが接続される構造であることを特
    徴とする請求項1記載の半導体装置。
  4. 【請求項4】 回路基板上に半導体チップを搭載して形
    成される半導体装置の製造方法であって、 一方の主面上に第1の配線パターンが形成され、他方の
    主面上であって該第1の配線パターンに対応する部分に
    第2の配線パターンが形成された回路基板を準備する工
    程と、 前記半導体チップを、前記回路基板の前記第1の配線パ
    ターン上に実装する工程と、 を具備することを特徴とする半導体装置の製造方法。
JP34170098A 1998-12-01 1998-12-01 半導体装置及びその製造方法 Pending JP2000174060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34170098A JP2000174060A (ja) 1998-12-01 1998-12-01 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34170098A JP2000174060A (ja) 1998-12-01 1998-12-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000174060A true JP2000174060A (ja) 2000-06-23

Family

ID=18348109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34170098A Pending JP2000174060A (ja) 1998-12-01 1998-12-01 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000174060A (ja)

Similar Documents

Publication Publication Date Title
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
US7598121B2 (en) Method of manufacturing a semiconductor device
KR20080037740A (ko) 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법
JP2738568B2 (ja) 半導体チップモジュール
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
JP2000332055A (ja) フリップチップ実装構造及び実装方法
KR100553403B1 (ko) 집적 회로의 접속 방법 및 그 어셈블리
JP2002270717A (ja) 半導体装置
JP2003007916A (ja) 回路装置の製造方法
US6897088B2 (en) Method for connecting circuit devices
JP2000277649A (ja) 半導体装置及びその製造方法
JP2000068328A (ja) フリップチップ実装用配線基板
JPH1013003A (ja) 半導体装置
JP2000299432A (ja) 半導体装置の製造方法
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JP2003124257A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP2000174060A (ja) 半導体装置及びその製造方法
JP2001015677A (ja) 半導体装置
JP3337922B2 (ja) 半導体装置及びその製造方法
JP3785442B2 (ja) 半導体装置の製造方法
JP4520052B2 (ja) 半導体装置およびその製造方法
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法