KR100890298B1 - 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법 - Google Patents

스터드 범프 본딩용 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100890298B1
KR100890298B1 KR1020070059003A KR20070059003A KR100890298B1 KR 100890298 B1 KR100890298 B1 KR 100890298B1 KR 1020070059003 A KR1020070059003 A KR 1020070059003A KR 20070059003 A KR20070059003 A KR 20070059003A KR 100890298 B1 KR100890298 B1 KR 100890298B1
Authority
KR
South Korea
Prior art keywords
electroless tin
printed circuit
circuit board
plating layer
tin alloy
Prior art date
Application number
KR1020070059003A
Other languages
English (en)
Other versions
KR20080110350A (ko
Inventor
서무홍
카로우 타나카
이용빈
김진관
Original Assignee
삼성전기주식회사
이시하라 야쿠힌 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 이시하라 야쿠힌 가부시끼가이샤 filed Critical 삼성전기주식회사
Priority to KR1020070059003A priority Critical patent/KR100890298B1/ko
Publication of KR20080110350A publication Critical patent/KR20080110350A/ko
Application granted granted Critical
Publication of KR100890298B1 publication Critical patent/KR100890298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법에 관한 것으로서, 반도체 실장을 위한 본딩 패드를 포함하는, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에서, 무전해 주석(합금) 도금법을 이용하여 본딩 패드를 형성시킨 것에 특징이 있다.
본 발명에 따르면, 기존의 표면처리 공정과 프리솔더 공정을 무전해 주석(합금) 도금 공정으로 단순화하고, 미세 범프 피치에의 적용이 가능하며, 휨(warpage) 불량을 최소화한 스터드 범프 본딩용 인쇄회로기판을 제공할 수 있다.
스터드 범프 본딩, 인쇄회로기판, 본딩 패드, 주석 도금

Description

스터드 범프 본딩용 인쇄회로기판 및 그 제조방법 {Printed circuit board for bonding stud bump and method of manufacturing the same}
도 1a 내지 도 1f는 종래기술의 일 실시형태에 따른 플립 칩 타입의 실장기술에 있어서 칩 부품과 인쇄회로기판 사이의 접합과정을 개략적으로 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명의 바람직한 일 실시형태에 따른 스터드 범프 본딩용 인쇄회로기판과 칩 부품 사이의 접합과정을 개략적으로 나타낸 단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
100 : 인쇄회로기판
101 : 전도성 금속층
102 : 솔더레지스트층
103 : 무전해 주석(합금) 도금층
200 : 웨이퍼
201 : 칩 부품
202 : 스터드 범프
본 발명은 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 기존의 표면처리 공정과 프리솔더 공정을 무전해 주석(합금) 도금 공정으로 일원화하여, 제조공정 프로세스를 단순화시키고 프리솔더간의 브리지에 의한 쇼트 불량을 제거할 수 있어 미세 범프 피치에의 적용이 가능하며, 휨 불량을 최소화할 수 있는 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법에 관한 것이다.
메모리에 사용되는 와이어 본딩 제품의 BOC(Board On Chip)를 FCCSP(Flip Chip Chip Scale Package)로 전환하면 전기응답 속도가 빨라지고 I/O의 밀집도를 증가시킬 수 있는 장점이 있다. 그러나, FC에 적용되는 프리솔더(범프)의 높은 가격으로 제조 단가가 상승하고, 미세 피치로 갈수록 리플로우 시 프리솔더 간에 브리지(Bridge) 현상에 의해 쇼트 불량이 발생할 가능성이 높아 이의 전환에 어려움을 겪고 있다.
기존 FCCSP는 표면처리 후에 수퍼 주피트(super juffit), 수퍼 솔더, 스텐실 프린팅 방법을 사용하여 프리솔더를 형성한다.
이와 관련하여, 도 1a 내지 도 1f에 기존의 스텐실 프린팅 방법에 따라 프리솔더를 형성한 기판을 칩 부품과 접합시키는 과정을 개략적으로 나타내었다.
먼저, 인쇄회로기판(10)의 회로패턴(11), 바람직하게는 Cu 패드(11) 상에 솔 더레지스트층(12)을 형성한다(도 1a 참조). 상기 솔더레지스트층(12)을 통해서 노출된 패드(11)에 OSP(Oraganic Surface Preservative), 치환 주석 도금 또는 전해 Ni/Au 등의 처리를 통해서 표면처리층(13)을 형성한 후(도 1b 참조), 마스크를 이용하여 마이크로 솔더 볼(14)을 도포한다(도 1c 참조). 상기 기판을 마이크로 솔더 볼(14)의 융점 이상으로 가열하여 용융시킴으로써 범프부(15)를 형성한다(도 1d 참조). 칩 부품과의 접속을 용이하게 하기 위하여 코이닝 작업을 통해서 프리솔더(15)를 형성한 다음(도 1e 참조), 웨이퍼(20)의 칩 부품(21)에 형성된 솔더 범프(22)와 접속시켜 어셈블리를 실시한다(도 1f 참조).
이와 같은 스텐실 프린팅 방법은 낮은 가격으로 프리솔더를 형성할 수 있으나, 프린팅 마스크의 제작 능력 한계로 150㎛ 이하의 미세 피치 구현이 어렵다. 한편, 수퍼 주피트, 수퍼 솔더 방법은 100㎛ 피치까지의 피치 구현이 가능하지만 가격이 높은 단점이 있다. 여기에 더하여 상기 언급된 프리솔더 방법들은 표면처리와 프리솔더 공정이 분리되어 있어 공정이 복잡하고 단가가 높아지게 된다. 또한, 리플로우 공정을 거치게 되어 있어, 인접 솔더간 브리지가 발생할 수 있고, 리플로우 최대 온도와 유지 시간 증가로 휨(warpage) 가능성이 높아지게 된다.
한편, 전해 주석 도금 방법은 표면처리와 프리솔더를 동시에 형성함으로써 낮은 가격으로 미세피치의 프리솔더를 용이하게 형성할 수 있다. 그러나, 전해 도금법에 의한 프리솔더 형성은 도금 두께 편차가 크고, 버스라인으로 인한 전기적 노이즈가 높다. 이러한 노이즈를 줄이기 위해 버스라인을 제거하는 에치 백 공정은 단가를 상승시키는 요인이 되며, 완벽한 버스라인 제거가 불가능하기 때문에 약 간의 노이즈는 잔존할 수밖에 없다.
이에 본 발명에서는 상기와 같은 문제점을 해결하기 위하여 광범위한 연구를 거듭한 결과, 기판에 무전해 주석(immersion tin) 도금을 이용하여 표면처리와 프리솔더를 동시에 진행함으로써 공정수를 줄여 BOC 제품과 동등한 수준으로 단가를 낮출 수 있으며, 리플로우 공정이 필요 없기 때문에 60㎛ 이하의 미세 피치에도 적용이 가능한 스터드 범프 본딩용 인쇄회로기판을 제작할 수 있었고, 본 발명은 이에 기초하여 완성되었다.
따라서, 본 발명의 일 측면은 기존의 표면처리 공정과 프리솔더 공정을 단순화하고, 미세 범프 피치에의 적용이 가능한 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 측면은 휨(warpage) 불량을 최소화할 수 있는 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 바람직한 일 실시형태에 따른 스터드 범프 본딩용 인쇄회로기판은:
반도체 실장을 위한 본딩 패드를 포함하는, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
상기 본딩 패드가:
전도성 금속층; 및
상기 전도성 금속층 상에 형성된 무전해 주석 도금층 또는 무전해 주석합금 도금층;
을 포함하는 것을 특징으로 한다.
상기 스터드 범프 본딩용 인쇄회로기판에서, 상기 무전해 주석 도금층 및 무전해 주석합금 도금층은 각각 바람직하게는 무전해 주석 치환 도금층 및 무전해 주석합금 치환 도금층이다.
상기 무전해 주석합금 도금층은 또한 바람직하게는 주석(Sn)과, 은(Ag), 구리(Cu), 아연(Zn), 비스무트(Bi) 또는 이들의 조합물로 이루어질 수 있다.
좀 더 바람직하게는, 상기 무전해 주석합금 도금층이 Sn-Ag, Sn-Cu, Sn-Zn 또는 Sn-Bi로 이루어지며, 상기 각 무전해 주석합금 도금층 중 Ag, Cu, Zn 및 Bi의 함량은 각각 0.5∼5중량%이다.
상기 무전해 주석 도금층 또는 무전해 주석합금 도금층의 두께는 바람직하게는 2∼7㎛이다.
본 발명의 바람직한 일 실시형태에 따른 스터드 범프 본딩용 인쇄회로기판의 제조방법은:
(a) 반도체 실장을 위한 본딩 패드를 포함하는, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
(b) 상기 인쇄회로기판의 본딩 패드를 제외한 부분에 솔더레지스트층을 형성 하는 단계; 및
(c) 상기 솔더레지스트층을 통해 노출된 본딩 패드에 무전해 주석 도금층 또는 무전해 주석합금 도금층을 형성하는 단계;
를 포함하는 것을 특징으로 한다.
상기 (c) 단계는 바람직하게는 가용성 제1주석염, 베이스산 및 안정제를 함유하는 도금액을 이용하여 수행되며, 상기 도금액은 베이스산으로서 1.3몰/L 이상의 차아인산과 안정제로서 0.01∼2몰/L의 축합 인산류를 함유할 수 있다.
이하, 본 발명을 첨부된 도면을 참조하여 좀 더 구체적으로 살펴보면 다음과 같다.
도 2a 내지 도 2c에 본 발명의 바람직한 일 실시형태에 따른 스터드 범프 본딩용 인쇄회로기판과 칩 부품 사이의 접합과정을 개략적으로 나타내었다.
본 발명의 바람직한 일 실시형태의 방법에 따르면, 먼저 반도체 실장을 위한 본딩 패드를 포함하는, 일정한 회로패턴(101)이 형성된 패키지용 인쇄회로기판(100)을 준비하고, 상기 인쇄회로기판의 본딩 패드를 제외한 부분에 솔더레지스트층(102)을 형성한다(도 2a 참조).
본 도면에서는 설명의 편의를 위하여 인쇄회로기판의 내층을 생략하고 그 일면의 표면층 중 일부인 전도성 금속층(101)만을 개략적으로 나타내었으나, 본 발명에서는 패키지용 인쇄회로기판 분야에서 사용되는 것이라면 특별히 한정되지 않고, 양면, 빌드업 인쇄회로기판 모두 적용 가능하다.
상기 금속층(101)을 구성하는 회로층용 금속으로는 인쇄회로기판 분야에서 회로층으로서 사용되는 통상의 전도성 금속이라면 특별히 한정되지 않으며, 경제적인 측면에서 구리를 사용하는 것이 전형적이다.
또한, 상기 회로패턴의 형성방법 역시 세미애더티브법 등 당업계에 공지된 것이라면 특별히 한정되지 않고 모두 사용 가능하다.
도면에 도시되지는 않았으나, 수지 기판을 구성하는 수지의 종류로는 열경화성 수지, 열가소성 수지, 보강재 함침 열경화성 수지, 보강재 함침 열가소성 수지, 이들의 조합 등, 당업계에 공지된 것이라면 특별히 한정되지 않고 사용 가능하다.
한편, 상기 솔더레지스트층(102)은 당업계에 공지된 통상의 방법에 따라 솔더레지스트 페이스트를 도포, 경화시킨 후 레이저 가공 등을 통해서 본딩 패드를 제외한 부분만을 선택적으로 오프닝 가공하여 형성한다.
다음, 상기 솔더레지스트층(102)을 통해 노출된 본딩 패드(101)에 무전해 주석 도금층 또는 무전해 주석합금 도금층(103)을 형성한다(도 2b 참조).
상기 무전해 주석합금 도금층은 환원 도금법 또는 치환 도금법을 통해 모두 형성될 수 있으나, 바람직하게는 무전해 치환 도금법을 통해서 형성되는 것이 바람직하다.
상기 무전해 주석합금 도금층은 또한 바람직하게는 주석(Sn)과, 은(Ag), 구리(Cu), 아연(Zn), 비스무트(Bi) 또는 이들의 조합물로 이루어질 수 있다.
좀 더 바람직하게는, 상기 무전해 주석합금 도금층이 Sn-Ag, Sn-Cu, Sn-Zn 또는 Sn-Bi로 이루어지며, 상기 각 무전해 주석합금 도금층 중 Ag, Cu, Zn 및 Bi의 함량은 각각 0.5∼5중량%인 것이 침전 등의 현상 없이 도금액 관리가 용이하고 칩 부품과 인쇄회로기판의 접합 시 접합력이 우수한 IMC(intermetalic commpound)층을 형성한다는 측면에서 적합하다.
상기 무전해 주석 도금층 또는 무전해 주석합금 도금층(103) 형성은 바람직하게는 그 도금 두께를 높이기 위하여 가용성 제1주석염을 함유하는 차아인산욕에 축합 인산류를 보조 첨가하여 두께 도금에 효과적이면서 가용성 제1주석염의 용해를 촉진하여 콜로이드 입자의 발생을 유효하게 방지할 수 있다. 상기 축합 인산류는 상기 도금액에 안정제로서 함유되며, 피로인산, 폴리인산 또는 그 염 등을 일례로서 들 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 도금액 중 차아인산의 함유량이 1.3몰/L 이상, 축합 인산류의 함유량이 0.01∼2몰/L인 것이 적절한 도금의 증속 효과를 얻을 수 있고, 제1주석염의 콜로이드 입자의 발생을 유효하게 방지할 수 있으며, 또한 용해성 측면에서 바람직하다. 그러나, 본 발명에서 사용 가능한 도금액의 종류가 상기에 한정되는 것은 아니다.
이와 같은 도금 과정을 통해서 형성되는 무전해 주석 도금층 또는 무전해 주석합금 도금층(103)의 두께는 2∼7㎛인 것이 경제성 대비 접속 신뢰성 측면에서 가장 바람직하다.
이와 같이 제작된 스터드 범프 본딩용 인쇄회로기판은 당업계에 공지된 통상의 공정을 통해서 준비된 웨이퍼(200)의 칩 부품(201)에 형성된 스터드 범프(202)와 접속시켜 어셈블리를 실시한다(도 2c 참조).
이처럼, 본 발명에 따르면, 2㎛ 이상의 두께 도금을 통해 표면처리와 프리솔 더 공정을 동시에 수행하게 된다. 이로써 기존의 스텐실 프린팅 방법의 마스킹, 마이크로 솔더볼 도포, 리플로우 공정 등의 프리솔더 공정을 생략하여 공정을 단순화함으로써 제조 원가를 절감할 수 있다.
또한, 무전해 주석 도금과 스터드 범프에 의한 어셈블리 방법은 기존 방법에 비해 리플로우 공정 횟수를 한 번 더 줄여 브리지 불량률을 낮출 수 있다. 리플로우에 의한 쇼트 불량의 위험이 없기 때문에 60㎛ 이하의 미세 범프 피치에도 적용이 가능하다. 나아가, 고온 작업을 최소화하여 휨(warpage) 감소 및 고온 불량을 낮춤으로써 패키지 품질을 향상시킬 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
전술한 바와 같이, 본 발명에 따르면, 기판에 무전해 주석 도금(Immersion Tin Plating) 두께 2㎛ 이상의 두께 주석 도금을 통하여 표면처리와 프리솔더 공정을 동시에 행함으로써 인쇄회로기판의 제조 공정 프로세스를 단순화할 수 있다.
이와 같이 공정 단순화를 통하여, 스텐실 프린팅, 수퍼 주피트, 수퍼 솔더 등과 같은 기존 방법에 비해 FCCSP 제품 제조 단가를 BOC 수준으로 낮출 수 있다.
또한, 리플로우 공정이 없으므로 프리솔더 간의 브리지에 의한 쇼트 불량을 제거할 수 있어 60㎛ 이하의 미세 범프 피치에도 적용할 수 있다. 프리솔더 형성과 칩 접속 시에 200℃ 이상의 고온 노출이 줄어들게 되어 고온에 의한 휨(warpage) 불량을 최소화할 수 있다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

Claims (11)

  1. 반도체 실장을 위한 본딩 패드를 포함하는, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판에 있어서,
    상기 본딩 패드가:
    전도성 금속층; 및
    상기 전도성 금속층 상에 형성된 무전해 주석 도금층 또는 무전해 주석합금 도금층;
    을 포함하며,
    상기 무전해 주석합금 도금층이 Sn-Ag, Sn-Cu, Sn-Zn 또는 Sn-Bi로 이루어지며, 상기 각 무전해 주석합금 도금층 중 Ag, Cu, Zn 및 Bi의 함량은 각각 0.5∼5중량%인 것을 특징으로 하고,
    상기 무전해 주석 도금층 또는 무전해 주석합금 도금층의 두께는 2∼7㎛인 것을 특징으로 하는 스터드 범프 본딩용 인쇄회로기판.
  2. 제1항에 있어서, 상기 무전해 주석 도금층 및 무전해 주석합금 도금층은 각각 무전해 주석 치환 도금층 및 무전해 주석합금 치환 도금층인 것을 특징으로 하는 스터드 범프 본딩용 인쇄회로기판.
  3. 삭제
  4. 삭제
  5. 삭제
  6. (a) 반도체 실장을 위한 본딩 패드를 포함하는, 일정한 회로패턴이 형성된 패키지용 인쇄회로기판을 제공하는 단계;
    (b) 상기 인쇄회로기판의 본딩 패드를 제외한 부분에 솔더레지스트층을 형성하는 단계; 및
    (c) 상기 솔더레지스트층을 통해 노출된 본딩 패드에 무전해 주석 도금층 또는 무전해 주석합금 도금층을 형성하는 단계;
    를 포함하는 것을 특징으로 하며,
    상기 무전해 주석합금 도금층이 Sn-Ag, Sn-Cu, Sn-Zn 또는 Sn-Bi로 이루어지며, 상기 각 무전해 주석합금 도금층 중 Ag, Cu, Zn 및 Bi의 함량은 각각 0.5∼5중량%인 것을 특징으로 하고, 상기 무전해 주석 도금층 또는 무전해 주석합금 도금층의 두께는 2∼7㎛인 것을 특징으로 하는 스터드 범프 본딩용 인쇄회로기판의 제조방법.
  7. 제6항에 있어서, 상기 무전해 주석 도금층 및 무전해 주석합금 도금층은 각각 무전해 주석 또는 무전해 주석합금의 치환 도금을 통해 형성되는 것을 특징으로 하는 스터드 범프 본딩용 인쇄회로기판의 제조방법.
  8. 삭제
  9. 삭제
  10. 제6항에 있어서, 상기 (c) 단계는 가용성 제1주석염, 베이스산 및 안정제를 함유하는 도금액을 이용하여 수행되며, 상기 도금액은 베이스산으로서 1.3몰/L 이상의 차아인산과 안정제로서 0.01∼2몰/L의 축합 인산류를 함유하는 것을 특징으로 하는 스터드 범프 본딩용 인쇄회로기판의 제조방법.
  11. 삭제
KR1020070059003A 2007-06-15 2007-06-15 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법 KR100890298B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070059003A KR100890298B1 (ko) 2007-06-15 2007-06-15 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059003A KR100890298B1 (ko) 2007-06-15 2007-06-15 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080110350A KR20080110350A (ko) 2008-12-18
KR100890298B1 true KR100890298B1 (ko) 2009-03-26

Family

ID=40369271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059003A KR100890298B1 (ko) 2007-06-15 2007-06-15 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100890298B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223696A (ja) * 1997-02-05 1998-08-21 Hitachi Cable Ltd Ｔａｂテープおよびその製造方法
KR20000036297A (ko) * 1999-11-06 2000-07-05 윤덕용 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프(Ｂｕｍｐ) 및 UBM 형성방법
KR20060037309A (ko) * 2006-04-11 2006-05-03 오태성 요철 접속구조와 이를 이용한 칩 실장방법
US20070045812A1 (en) 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223696A (ja) * 1997-02-05 1998-08-21 Hitachi Cable Ltd Ｔａｂテープおよびその製造方法
KR20000036297A (ko) * 1999-11-06 2000-07-05 윤덕용 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프(Ｂｕｍｐ) 및 UBM 형성방법
US20070045812A1 (en) 2005-08-31 2007-03-01 Micron Technology, Inc. Microfeature assemblies including interconnect structures and methods for forming such interconnect structures
KR20060037309A (ko) * 2006-04-11 2006-05-03 오태성 요철 접속구조와 이를 이용한 칩 실장방법

Also Published As

Publication number Publication date
KR20080110350A (ko) 2008-12-18

Similar Documents

Publication Publication Date Title
US7812460B2 (en) Packaging substrate and method for fabricating the same
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
TWI344186B (en) Manufacturing method of package substrate
EP2747529B1 (en) Wiring board
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
US9699905B2 (en) Wiring board
TWI473543B (zh) 配線基板
JP4767185B2 (ja) 半導体パッケージ用プリント基板及びその製造方法
KR101555460B1 (ko) 배선기판
US20090146317A1 (en) Package substrate having electrically connecting structure
EP1953821A2 (en) Semiconductor package substrate
CN102569212A (zh) 配线基板
JP2014146652A (ja) 配線基板およびその製造方法
KR100890298B1 (ko) 스터드 범프 본딩용 인쇄회로기판 및 그 제조방법
KR20110038519A (ko) 인쇄회로기판 및 이의 제조 방법
JP3813497B2 (ja) バンプ形成方法および半導体装置の実装構造体
EP3560304A1 (en) Method of forming a solderable solder deposit on a contact pad
KR19990005679A (ko) 플립칩 실장용 패키지의 제조방법
JP2013077726A (ja) 半導体パッケージの製造方法
JP2001352005A (ja) 配線基板および半導体装置
KR20120115033A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee