KR20110038519A - 인쇄회로기판 및 이의 제조 방법 - Google Patents

인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20110038519A
KR20110038519A KR1020090095838A KR20090095838A KR20110038519A KR 20110038519 A KR20110038519 A KR 20110038519A KR 1020090095838 A KR1020090095838 A KR 1020090095838A KR 20090095838 A KR20090095838 A KR 20090095838A KR 20110038519 A KR20110038519 A KR 20110038519A
Authority
KR
South Korea
Prior art keywords
metal
circuit board
printed circuit
metal ball
metal pad
Prior art date
Application number
KR1020090095838A
Other languages
English (en)
Other versions
KR101103302B1 (ko
Inventor
심성보
류성욱
이영재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090095838A priority Critical patent/KR101103302B1/ko
Publication of KR20110038519A publication Critical patent/KR20110038519A/ko
Application granted granted Critical
Publication of KR101103302B1 publication Critical patent/KR101103302B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은, 절연기판; 상기 절연기판상에 상면이 노출되도록 형성된 금속패드; 상기 금속패드의 상면 중 일부가 노출되도록 형성된 절연층; 상기 일부 노출된 금속패드 상면에 접합된 금속볼을 포함하는 것을 특징으로 하는 솔더볼 접합 구조를 갖는 인쇄회로기판 및 이의 제조 방법에 관한 것이다. 이에 의해, 솔더 페이스트를 사용하지 않고, 금속볼을 직접 금속패드에 접합시킴으로써, 공정을 간단히 하고 신뢰성 높은 인쇄회로 기판을 제조한다.
인쇄회로기판, 솔더볼, 솔더 페이스트

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME}
본 발명은 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
인쇄회로 기판 (PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 라인 인쇄회로 기판 (line pattern)을 인쇄 형성시킨 것으로, 전자 부품을 탑재하기 직전의 기판을 말한다. 즉 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.
최근 반도체 칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서 CSP(Chip-Sized Package) 실장 또는 와이어 본딩 (wire bonding) 실장을 대신하여 반도체 칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있다. 인쇄회로기판에 반도체 칩을 직접 실장하기 위하여, 반도체의 고밀도화에 대응할 수 있는 고밀도 및 높은 신뢰도의 인쇄회로기판 개발이 필요하다.
특히, 제한된 기판 영역에 다수의 칩소자를 실장하기 위해서, BGA (Ball Grid Array) 본딩 방식이 많이 사용되는데, BGA 본딩 방식은 칩 밑면에 다수의 패 드가 배치되고 솔더볼을 이용하여 회로 기판의 구리 패드에 직접 실장되는 방식을 의미한다.
칩소자의 패드와 기판 패드가 전기적으로 접합되기 위해서, 보통 BGA 솔더볼이 사용되는데, 기판 패드 상에 솔더볼이 올려지고 리플로우 처리된 후 칩소자가 마운팅되는 공정 순서로 진행된다. 이러한 솔더볼은 개별 부품으로 제작된 사태로 이용되며, 약 300㎛의 직경을 갖는 원형을 이룬다.
따라서, 리플로우 공정이 처리되는 과정에서 고온의 열을 받으면, 솔더볼은 바액체 상태의 점성을 갖으며, 기판과의 표면장력, 중력 등의 힘을 받으므로 인하여 타원형을 이룬다.
또한, 칩소자가 상측으로부터 실장되면 칩소자가 압박됨에 따라, 솔더볼이 더욱 옆으로 퍼진 형상을 이루게 된다. 따라서, 패드 사이의 간격이 충분하지 못한 경우, 인접된 솔더볼이 서로 통전되는 현상이 발생될 수 있으며, 회로의 오동작을 유발한다.
이러한 이유로, 솔더볼 사이의 간격, 즉 패드 사이의 간격은 약 800㎛ 이상 충분히 확보되어야 하며, 이렇게 패드 사이의 간격에 제한이 가해짐에 따라 칩소자의 크기, 칩소자가 장착되는 전자기기의 크기를 축소하는데 한계가 생긴다. 이러한 공정을 도 1에서 더욱 구체적으로 설명한다.
도 1은 종래의 SOP (Solder On Panel) 기술에 따라, 솔더볼을 기판에 장착하는 방법을 나타내는 순서도이다.
우선, 복수의 구리 패드 (130), 절연층이 형성된 절연 절연기판을 준비한다. 여기서 복수의 구리 패드 (130)는 서로 통전되지 않도록 이격거리를 갖는다. 또한, 절연층 (130)는 이러한 복수의 구리 패드 (120) 사이의 통전을 방지하기 위해 구리 패드 (120) 사이 및 구리 패드 (120)의 상면을 일부 감싸며 형성될 수도 있다. 그 후, 절연층 (130)의 개구된 부분에 솔더 페이스트 (180)를 프린팅한다. 그 다음 솔더볼 (140)을 솔더볼 장착 마스크 (150)에 장착하고 솔더볼 (140)을 기판 (110)의 솔더 페이스트 부분 (180)에 각각 배치시킨다. 그 다음, 솔더볼 장착 마스크 (150)를 제거하고, 리플로우 및 디플럭스시켜 솔더볼 장착 기판을 완성한다. 여기서 솔더볼 (140)을 보통 구리볼을 사용한다.
이러한 종래 구리볼 SOP 공정은, 기판과 구리볼 접합을 위하여 절연층 개구부에 솔더 페이스트를 프린팅하여 구리볼과 접합시킨다. 따라서, 솔더 페이스트 및 리플로우 공정 요구된다.
그 결과, 솔더 페이스트의 사용으로 인해, 부피 편차 및 보이드 (Void)의 발생가능성이 크다. 또한, 솔더 페이스트에 플럭스가 사용된 경우, 디플럭스 공정이 별도로 필요한다. 더욱이, 구리볼과 기판의 구리 패드간의 솔더 접합으로 인해, 열이 가해지는 경우, 계면 IMC (Intermetallic compound)가 성장한다.
따라서, 솔더 페이스트의 사용으로 인한 문제점을 해소할 SOP 공정 및 구조가 필요하다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은, 솔더 페이스트를 사용하지 않음으로서 공정을 간단히 하고 신뢰성 높은 인쇄회로 기판을 제조하는 것이다.
상술한 과제를 해결하기 위한 본 발명에 따른, 인쇄회로기판은, 절연기판; 상기 절연기판상에 상면이 노출되도록 형성된 금속패드; 상기 금속패드의 상면 중 일부가 노출되도록 형성된 절연층; 상기 일부 노출된 금속패드 상면에 접합된 금속볼을 포함하여, 솔더 페이스트 없는 신뢰성있는 인쇄회로기판을 구성한다.
또한, 상기 금속볼은 Cu, Ni, Ag, Au, 및 Sn 중 하나 이상으로 구성될 수 있으며, 이 경우, 상기 금속패드의 재료와 상기 금속볼의 재료는 동일하게 하여, 동종 금속을 접촉시켜 계면 IMC 가 없는 높은 신뢰성의 인쇄회로기판이 구성된다.
또한, 상기 금속볼 위에 형성된 솔더층을 더 포함할 수도 있다.
특히, 상기 일부 노출된 금속패드의 상면 또는 상기 금속볼의 표면에 요철패턴이 형성되어, 다이 접합시에 접촉면을 증가시켜 신뢰성을 더욱 증가시킬 수 있다.
또한, 본 발명에 따른, 인쇄회로기판 제조 방법은, (a) 절연기판상에 금속 패드를 상면이 노출되도록 형성하는 단계; (b) 상기 금속 패드의 상면 중 일부가 노출되도록 절연층을 형성하는 단계; (c) 상기 일부 노출된 금속패드 상면에 금속 볼을 접합시키는 단계를 포함하여, 솔더 페이스트를 프린팅하는 공정과 이후의 리플로우 공정 및 디플럭스 공정을 생략할 수 있다.
특히, 상기 (c) 단계는, (c1) 상기 일부 노출된 금속패드 상면에 금속볼을 탑재시키는 단계; (c2) 상기 금속볼에 금속판을 통해 열 및 압력을 가하여, 상기 금속볼을 상기 일부 노출된 금속패드 상면에 접합시키는 단계를 포함할 수 있다.
또는, (c1) 상기 일부 노출된 금속패드 상면에 금속볼을 탑재시키는 단계; (c2) 상기 금속볼에 레이저 빔을 조사하여, 상기 금속볼을 상기 일부 노출된 금속패드 상면에 접합시키는 단계를 포함함 수 있어, 간단히 금속볼을 접착시킬 수 있다.
특히, 상기 (c) 단계는, Cu, Ni, Ag, Au, 및 Sn 중 하나 이상으로 구성된 금속볼을 접합시키는 단계인 것을 특징으로 한다.
또한, 상기 금속패드와 동일한 재료의 금속볼을 접합시키는 단계인 것을 특징으로 한다.
또한, 상기 인쇄회로기판 제조 방법은, 상기 (b) 단계와 상기 (c) 단계 사이에, 상기 일부 노출된 금속패드 상면에 요철패턴을 형성하는 단계를 더 포함하여, 다이 접합시에 접촉면을 증가시켜 신뢰성을 더욱 증가시킬 수 있다.
또한, 인쇄회로기판 제조 방법은, (d) 상기 절연층상에 드라이 필름 레지스트 (DFR: Dry Film Resist)를 라미네이팅하는 단계; (e) 상기 DFR의 개구부에 솔더를 도금 또는 프린팅하는 단계; 및 (f) 상기 DFR을 제거하여, 상기 금속볼상에 솔더층을 형성하는 단계를 더 포함할 수 있다.
본 발명에 의하면, 범핑 공정시 솔더 페이스트를 사용하지 않고, 금속볼을 직접 금속패드에 접합시킴으로써, 공정을 간단히 하고 신뢰성 높은 인쇄회로 기판을 제조할 있다. 특히, 전기적, 기계적 특성이 뛰어난 구리 대 구리를 본딩함으로써, 이종 금속 접합에 따른 IMC 층이 형성되지 않아 전체 인쇄회로기판의 신뢰성을 현저히 향상시킨다.
이하에서는 첨부한 도면을 참조하여 바람직한 일 실시형태에 따른 인쇄회로기판 및 이의 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
실시형태의 설명에 있어서, "상 (on)"과 "아래(under)"는 직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한, 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판의 단면을 도시한다.
도 2를 참조하면, 인쇄회로기판은, 절연기판 (210), 금속패드 (220), 절연층 (솔더 마스크) (230), 및 금속볼 (240)을 포함한다. 더욱 상세하게는, 절연기판 (210)상에 금속패드들 (220)이 서로 이격되도록 형성된다.
이 경우, 각각의 금속 패드 (220)의 상면은 절연기판 (210) 상의 외부로 노출되기 위해, 도시된 바와 같이 절연기판 (210)에 매립될 수도 있지만, 측면과 상면이 모두 노출되도록 절연기판 (210) 상에 형성될 수도 있다.
그리고 절연층 (230)은 각각의 금속패드 (220)의 상면 중 일부가 노출되도록 절연기판 (210) 상에 형성된다. 즉, 금속패드 (220)끼리 통전되는 것을 방지하기 위해 절연 재료로 구성된 절연층 (230)으로 각 구리 패드 간을 차단하는 것이다.
또한, 금속볼 (240)은 각각의 금속패드 (220)의 상면 중 절연층 (230)으로 덮힌 부분을 제외한 부분에 접합된다. 여기서 금속볼 (240)은 직경이 0.02 내지 0.06mm 의 다양한 사이즈를 가질 수 있다. 특히, 금속볼 (240)은 구리 (Cu), 니켈 (Ni), 은 (Ag), 금 (Au), 및 주석 (Sn) 중 하나로 구성되거나, 두개 이상으로 이루어진 합금인 것이 바람직하다. 또한, 금속볼 (240)은 전기적, 기계적 특성이 우수한 Cu 로 구성된 것이 더욱 바람직하다.
또한, 금속볼 (240)의 표면을 니켈 (Ni)/금 (Au) 또는 OSP (organic solder preservation) 또는 주석 (Sn) 또는 방청제를 코딩하거나 도금하여 산화를 방지하는 경우를 들 수 있다.
특히, 금속볼 (240) 의 재료는 금속패드 (220)의 재료와 동일하게 하는 것이 바람직하다. 이는 이종 금속의 접합에 따른 IMC 층의 형성을 방지하여 우수한 품질의 인쇄회로기판을 획득하기 위함이다. 또한, 일부 노출된 금속패드의 상면 또는 상기 금속볼의 표면에 요철패턴이 형성함으로써, 증가된 접촉면을 통해 신뢰성을 개선할 수 있다.
또한, 금속볼 (240)은 절연층 (230)을 벽으로 하여 서로 차단된다.
도 3은 본 발명의 또 다른 실시형태에 따른 인쇄회로기판의 단면을 도시한다.
도 3을 참조하면, 도 2에 도시된 구성에 더하여, 솔더층 (280)이 형성되어 있다. 이러한 솔더층 (280)의 재료는 Sn, SnAg SAC305, 및 SnCu 중 하나 이상일 수 있다.
도 4는 본 발명의 일 실시형태에 따른 인쇄회로기판을 제조하는 흐름도이다.
도 5 및 도 6은 도 4의 흐름도의 각 단계에 대응하는 인쇄회로기판의 제조 단면도이다.
도 4 를 참조하면, 기판 세정 및 미세 조도를 형성하는 단계 (S1), 금속볼을 탑재하는 단계 (S2), 열 압착 또는 레이저 본딩을 실시하는 단계 (S3), DFR 을 라미네이팅하는 단계 (S4), 솔더층을 형성하는 단계 (S5), 및 DFR 을 제거하는 단계 (S6)를 포함한다.
이에 대응하는 도 5 및 도 6을 참조하면, S1 에서, 로딩된 기판을 준비하여 세척을 하고 금속패드 (220)에 미세 조도를 형성한다. 더욱 상세하게는, 우선 절연기판 (210) 상에 금속패드 (220)를 상면이 노출되고 서로 이격되도록 형성한다. 그 다음, 복수의 금속패드 (220)의 노출된 각각의 상면 중 일부를 노출하도록 상기 절연 기판상에 절연층를 형성한다. 이에 대한 상세한 구조는 도 2에서 설명한 바와 같다.
그리고 이러한 기판 (210) 중 노출된 금속패드 부분의 산화막을 제거하기 위해 세정을 실시한다. 또한, 선택적으로 이 노출된 금속패드 부분에 미세 조도를 형성한다. 미세 조도는, 예를 들어 요철패턴으로 형성되어, 다이 접착시 접촉 면적을 증가시켜 신뢰도를 향상시킨다.
S2 에서, 절연층 (230) 의 개구부에 금속볼 (240)을 탑재시킨다. 이 금속볼 (240)을 탑재시키는 방법으로는 예를 들어, 스텐실 프린팅 (stencil printing) 기법이 사용될 수 있다. 스텐실 프린팅시, 도면에 도시된 바와 같이, 좌측에서 우측으로 스퀴지 (squeege; 250)를 밀면서 금속볼 (240)을 탑재시킨다. 여기서 금속볼 (240)은 직경의 직경 및 재료는 전술한 바와 같다.
S3 에서, 금속판 (260)을 금속볼 (240) 위에 놓고, 열과 압력을 가하여 금속볼 (240)을 금속패드 (220)의 일부 노출된 상면에 접착시킨다. 또는 레이저 조사에 의한 열을 발생시켜 금속볼 (240)을 금속패드 (220)의 일부 노출된 상면에 접착시킨다.
그 후, S4 에서, 드라이 필름 레지스트 (DFR; Dry Film Resist; 270) 를 절연층 (230) 상에 라미네이팅한다. 그 다음 S5에서, DFR (270) 개구부에 솔더층 (280)을 형성하도록 솔더를 도금하거나 프린팅한다. 여기서, 솔더는 1&2&3 원계인 것이 바람직하며, 이에 의해 금속볼 (240)상에 솔더층 (280)이 형성된다.
최종적으로, S6에서 DFR (270)을 제거하면, 솔더층 (280)이 형성된 구리볼 접착 구조를 갖는 인쇄회로기판이 제조된다.
그 결과, 솔더를 사용하지 않아, 리플로우 공정 및 디플럭스 공정이 생략된 다. 또한, 금속패드와 금속볼을 동일한 재료로 형성하여 이종 금속 접합에 따른 IMC 층의 형성을 방지할 수 있다. 특히, 구리 (금속볼) 대 구리 (금속패드)를 본딩함으로써, 전기적, 기계적 특성을 현저히 개선시킬 수 있다.
또한, 구리 패드에 미세 조도를 형성함으로써 다이와의 접착력을 증가시킬 수도 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래의 SOP (Solder On Panel) 기술에 따라, 솔더볼을 기판에 장착하는 방법을 나타내는 순서도이다.
도 2는 본 발명의 일 실시형태에 따른 인쇄회로기판의 단면을 도시한다.
도 3은 본 발명의 또 다른 실시형태에 따른 인쇄회로기판의 단면을 도시한다.
도 4는 본 발명의 일 실시형태에 따른 인쇄회로기판을 제조하는 흐름도이다.
도 5 및 도 6은 도 4의 흐름도의 각 단계에 대응하는 인쇄회로기판의 제조 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
110, 210: 절연기판 120, 220: 금속패드
130, 230: 절연층 180, 280: 솔더층
140: 솔더볼 150: 솔더볼 장착 마스크
240: 금속볼 250: 스퀴지
260: 금속기판 270: DFR

Claims (12)

  1. 절연기판;
    상기 절연기판상에 상면이 노출되도록 형성된 금속패드;
    상기 금속패드의 상면 중 일부가 노출되도록 형성된 절연층;
    상기 일부 노출된 금속패드 상면에 접합된 금속볼을 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 금속볼은 Cu, Ni, Ag, Au, 및 Sn 중 하나 이상으로 구성된 것을 특징으로 하는 인쇄회로기판.
  3. 제 1항 또는 제 2항에 있어서,
    상기 금속패드의 재료와 상기 금속볼의 재료는 동일한 것을 특징으로 하는 인쇄회로기판.
  4. 제 1항 또는 제 2항에 있어서,
    상기 금속볼 위에 형성된 솔더층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  5. 제 1항 또는 제 2항에 있어서,
    상기 일부 노출된 금속패드의 상면 또는 상기 금속볼의 표면에 요철패턴이 형성된 것을 특징으로 하는 인쇄회로기판.
  6. (a) 절연기판상에 금속패드를 상면이 노출되도록 형성하는 단계;
    (b) 상기 금속패드의 상면 중 일부가 노출되도록 절연층을 형성하는 단
    계;
    (c) 상기 일부 노출된 금속패드 상면에 금속볼을 접합시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  7. 제 6항에 있어서,
    상기 (c) 단계는,
    (c1) 상기 일부 노출된 금속패드 상면에 금속볼을 탑재시키는 단계;
    (c2) 상기 금속볼에 금속판을 통해 열 및 압력을 가하여, 상기 금속볼을 상기 일부 노출된 금속패드 상면에 접합시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  8. 제 6항에 있어서,
    상기 (c) 단계는,
    (c1) 상기 일부 노출된 금속패드 상면에 금속볼을 탑재시키는 단계;
    (c2) 상기 금속볼에 레이저 빔을 조사하여, 상기 금속볼을 상기 일부 노출된 금속패드 상면에 접합시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 (c) 단계는,
    Cu, Ni, Ag, Au, 및 Sn 중 하나 이상으로 구성된 금속볼을 접합시키는 단계인 것을 특징으로 하는 인쇄회로기판 제조 방법.
  10. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 (c) 단계는,
    상기 금속패드와 동일한 재료의 금속볼을 접합시키는 단계인 것을 특징으로 하는 인쇄회로기판 제조 방법.
  11. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 인쇄회로기판 제조 방법은,
    상기 (b) 단계와 상기 (c) 단계 사이에,
    상기 일부 노출된 금속패드 상면에 요철패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  12. 제 11항에 있어서,
    상기 인쇄회로기판 제조 방법은,
    (d) 상기 절연층상에 드라이 필름 레지스트 (DFR: Dry Film Resist)를 라미네이팅하는 단계;
    (e) 상기 DFR의 개구부에 솔더를 도금 또는 프린팅하는 단계; 및
    (f) 상기 DFR을 제거하여, 상기 금속볼상에 솔더층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
KR1020090095838A 2009-10-08 2009-10-08 인쇄회로기판 및 이의 제조 방법 KR101103302B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090095838A KR101103302B1 (ko) 2009-10-08 2009-10-08 인쇄회로기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090095838A KR101103302B1 (ko) 2009-10-08 2009-10-08 인쇄회로기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110038519A true KR20110038519A (ko) 2011-04-14
KR101103302B1 KR101103302B1 (ko) 2012-01-11

Family

ID=44045573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090095838A KR101103302B1 (ko) 2009-10-08 2009-10-08 인쇄회로기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101103302B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071821A (zh) * 2019-06-10 2020-12-11 恒劲科技股份有限公司 半导体封装基板及其制法与电子封装件
WO2022010235A1 (ko) * 2020-07-07 2022-01-13 주식회사 프로텍 가압식 구리 필러 기판 본딩 방법
WO2022010234A1 (ko) * 2020-07-07 2022-01-13 주식회사 프로텍 마스크를 이용하는 구리 필러 기판 본딩 방법
CN114451073A (zh) * 2019-07-22 2022-05-06 阿沙芬堡应用技术大学 具有改进的可焊性的电连接焊盘

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664500B1 (ko) * 2005-08-09 2007-01-04 삼성전자주식회사 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법
KR100744606B1 (ko) * 2006-06-21 2007-08-01 삼성전기주식회사 패키지 기판 제조방법
KR100826345B1 (ko) * 2006-11-29 2008-05-02 삼성전기주식회사 인쇄회로기판 및 이의 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071821A (zh) * 2019-06-10 2020-12-11 恒劲科技股份有限公司 半导体封装基板及其制法与电子封装件
CN112071821B (zh) * 2019-06-10 2022-05-13 恒劲科技股份有限公司 半导体封装基板及其制法与电子封装件
CN114451073A (zh) * 2019-07-22 2022-05-06 阿沙芬堡应用技术大学 具有改进的可焊性的电连接焊盘
WO2022010235A1 (ko) * 2020-07-07 2022-01-13 주식회사 프로텍 가압식 구리 필러 기판 본딩 방법
WO2022010234A1 (ko) * 2020-07-07 2022-01-13 주식회사 프로텍 마스크를 이용하는 구리 필러 기판 본딩 방법

Also Published As

Publication number Publication date
KR101103302B1 (ko) 2012-01-11

Similar Documents

Publication Publication Date Title
JP5011329B2 (ja) メタルポストを備えた基板及びその製造方法
US8022530B2 (en) Package substrate having electrically connecting structure
US8119451B2 (en) Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package
TWI344186B (en) Manufacturing method of package substrate
KR101034161B1 (ko) 반도체 패키지 기판
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US20060225917A1 (en) Conductive bump structure of circuit board and fabrication method thereof
KR20070019809A (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP5942074B2 (ja) 配線基板
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
US7241640B1 (en) Solder ball assembly for a semiconductor device and method of fabricating same
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
JP2010232616A (ja) 半導体装置及び配線基板
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
TWI351749B (en) Packaging substrate and method for menufacturing t
US20090081861A1 (en) Manufacturing method of solder ball disposing surface structure of package substrate
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP2004079891A (ja) 配線基板、及び、配線基板の製造方法
JP2013211497A (ja) 部品接合構造
JP4172238B2 (ja) 電子部品の実装構造
JP5860256B2 (ja) 配線基板
KR20070019629A (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 9