KR100826345B1 - 인쇄회로기판 및 이의 제조 방법 - Google Patents
인쇄회로기판 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100826345B1 KR100826345B1 KR1020060119076A KR20060119076A KR100826345B1 KR 100826345 B1 KR100826345 B1 KR 100826345B1 KR 1020060119076 A KR1020060119076 A KR 1020060119076A KR 20060119076 A KR20060119076 A KR 20060119076A KR 100826345 B1 KR100826345 B1 KR 100826345B1
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- pad
- plating layer
- printed circuit
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명은 비아홀이 있는 부분에 형성된 패드에서 실장 불량이 발생하는 것을 방지할 수 있는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법은, (A) 기판에 비아홀을 형성하는 단계; 및 (B) 상기 비아홀의 내부에 빈 공간을 형성하면서 상기 비아홀의 입구를 막는 패드를 형성하는 단계를 포함한다.
인쇄회로기판, 패드, 비아홀, 입구
Description
도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 도시한 단면도들이다.
도 2는 종래 기술에 따른 비아 온 패드 공법의 인쇄회로기판에서 발생할 수 있는 실장 불량을 도시한 부분 단면도이다.
도 3은 종래 기술에 따른 비아 온 패드 공법의 인쇄회로기판에서 발생할 수 있는 실장 불량을 도시한 부분 단면도이다.
본 발명은 인쇄회로기판 및 이의 제조 방법에 관한 것으로, 좀더 상세하게는 비아홀이 있는 부분에 형성된 패드에서 실장 불량이 발생하는 것을 방지할 수 있는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
인쇄회로기판은 전자 통신 기기 등에 사용되는 가장 기본적인 전자 부품으로서, 전자 통신 기술의 급속한 발전에 따라 인쇄회로기판 기술 또한 급속하게 발전하고 있다. 전자 통신 기기의 경량화 및 소형화에 따라 제한된 인쇄회로기판의 면 적 내에 실장되어야 할 칩 등의 실장 부품의 수가 급격히 증가하고 있다.
이를 고려하여 인쇄회로기판에 비아홀이 형성된 부분에 솔더 볼 패드를 형성하는 비아 온 패드(via on pad) 공법을 적용하는 경우가 증가하고 있다. 그러나, 비아홀이 있는 부분에 솔더 볼 패드를 형성하면 솔더 볼의 일부가 비아홀 내부로 유입되어 실장 불량을 일으킬 수 있다. 이러한 실장 불량의 예를 도 2 및 도 3에 도시하였다.
도 2에 도시된 바와 같이, 비아홀(122)이 있는 부분에 형성된 패드(128a)에서 솔더 볼(134a)의 일부가 비아홀(122) 내부로 유입되어, 솔더 볼(134a) 내부에 보이드(void)(V)가 형성될 수 있다. 온도 또는 압력 등이 변화하면 이 보이드(V)에 의해 이 솔더 볼(134a) 내부에 크랙(C)이 발생할 수 있고, 이 크랙(C)이 전파하여 솔더 볼(134a)이 깨지는 등의 실장 불량을 발생할 수 있다.
반면, 비아홀(122)이 없는 부분에 형성된 패드(128b)의 솔더 볼(134b)에서는 이러한 현상이 발생하지 않는다.
또는 도 3에 도시된 바와 같이, 비아홀(222)이 있는 부분에 형성된 패드(228a)에서 솔더 볼(234a)의 일부가 비아홀(222) 내부로 유입되어, 이 패드(228a)와 실장 부품(240)의 접촉 면적이 줄어들 수 있다. 즉, 비아홀(222)이 있는 부분에 형성된 패드(228a)와 실장 부품(240)의 접촉 면적이 비아홀(222)이 없는 부분에 형성된 패드(228b)와 실장 부품(240)의 접촉 면적보다 작아지게 된다. 이에 따라, 비아홀(222)이 있는 부분에 형성된 패드(228a) 위에 형성된 솔더 볼(234a)은, 실장 부품(240)과의 부착력이 약하여 실장 불량을 일으킬 수 있다.
이러한 문제를 방지하기 위하여 패드가 형성될 비아홀을 필 도금 또는 별도의 충진제를 이용하여 충진하는 방법이 제안되었다. 그러나, 이를 위해서는 신규 설비 또는 약품 구입에 필요한 비용 부담이 증가하게 되어 생산성이 저하되는 문제가 있다. 생산성은 실제 공정에 있어서 매우 중요한 요소이므로 실제 공정에 이러한 방법을 적용하는 데는 일정한 한계가 있다.
본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목적은 실장 신뢰성이 우수하며 제조 비용이 저렴한 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법은, (A) 기판에 비아홀을 형성하는 단계; 및 (B) 상기 비아홀의 내부에 빈 공간을 형성하면서 상기 비아홀의 입구를 막는 패드를 형성하는 단계를 포함한다.
상기 (B) 단계는, (B1) 상기 비아홀의 내벽과 상기 기판의 전면에 제1 도금층을 형성하는 단계; (B2) 상기 제1 도금층 위에 기설정된 패드 패턴에 대응하는 제2 도금층을 형성하는 단계; 및 (B3) 상기 제2 도금층이 형성되지 않은 부분의 제1 도금층을 제거하는 단계를 포함할 수 있다.
상기 제2 도금층이 상기 비아홀의 내부에 빈 공간을 형성하면서 상기 비아홀의 입구를 막을 수 있다.
상기 제2 도금층은 기설정된 패드 패턴을 노출하는 레지스트를 이용하여 형성될 수 있다.
상기 (B) 단계 이후에, 상기 패드에 솔더 볼을 형성하는 단계를 더 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 인쇄회로기판은 비아홀, 및 상기 비아홀의 내부에 빈 공간을 형성하면서 상기 비아홀의 입구를 막는 패드를 포함한다.
상기 패드는, 상기 비아홀의 내벽 및 상기 기판 위에 형성되는 제1 도금층, 및 상기 제1 도금층 위에서 상기 비아홀의 내부에 빈 공간을 형성하면서 상기 비아홀의 입구를 막는 제2 도금층을 포함할 수 있다.
상기 인쇄회로기판은, 상기 패드에 형성되는 솔더 볼을 더 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시예에 따른 인쇄회로기판 및 이의 제조 방법을 상세하게 설명한다.
도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 모식적으로 도시한 단면도들이다.
먼저, 도 1a에 도시된 바와 같이, 제1 절연층(12)의 양면에 제1 금속층(14)이 형성된 적층판(10)을 준비한다. 본 발명에서 금속층은 금속은 아니지만 전도성을 가지는 물질로 이루어지는 층으로 대체될 수 있으며, 이 또한 본 발명의 범위에 속함은 물론이다.
일례로, 본 실시예에서는 제1 금속층(14)이 구리로 이루어지는 동박적층판을 적층판(10)으로 사용할 수 있다. 이 때, 인쇄회로기판의 사용 분야, 용도 등을 고 려하여, 적층판(10)으로 유리/에폭시 동박 적층판, 내열수지 동박 적층판, 종이/페놀 동박 적층판, 고주파용 동박 적층판, 플렉시블 동박 적층판, 복합 동박 적층판 등에서 적절한 것을 선택할 수 있다.
이어서, 도 1b에 도시된 바와 같이, 제1 금속층(도 1a의 참조부호 14, 이하 동일)의 일부를 제거하여 기설정된 패턴의 제1 회로층(16)을 형성한다. 이 제1 회로층(16)은 다양한 방법에 의해 형성될 수 있다.
일례로, 먼저 상기 적층판(10)에 비아홀(도시하지 않음)을 형성하고 별도의 도금층을 형성한 다음 이를 제1 금속층(14)과 함께 패터닝하여 제1 회로층(16)을 형성할 수도 있다. 이 때, 비아홀은 CNC(computer numerical control) 드릴, 이산화탄소(CO2) 레이저, UV-YAG 레이저, UV-바나데이트(vanadate) 레이저 등에 의해 형성될 수 있다. 그러나, 본 발명이 이에 한정되지 않음은 물론이다.
이어서, 도 1c에 도시된 바와 같이, 제1 회로층(16)을 덮도록 양면 각각에 제2 절연층(18) 및 제2 금속층(20)을 형성한다. 일례로, 본 실시예에서는 제2 금속층(20)이 구리로 이루어질 수 있다.
제2 절연층(18)과 제2 금속층(20)은 레진코팅동박(resin coated copper, RCC)을 사용하여 형성되거나, 또는 프리프레그(prepreg)와 구리박을 적층하여 형성될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며 이 외의 다양한 방법으로 제2 절연층(18)과 제2 금속층(20)을 형성할 수 있다.
이어서, 도 1d에 도시된 바와 같이, 제2 절연층(18) 및 제2 금속층(20)이 형 성된 기판에, 이후에 패드가 형성될 비아홀(22)을 형성한다. 이러한 비아홀(22)은 이산화탄소(CO2) 레이저, UV-YAG 레이저, UV-바나데이트(vanadate) 레이저 등으로 형성할 수 있으며, 이 외의 다양한 방법이 적용될 수 있다.
이어서, 도 1e 내지 도 1g에 도시된 바와 같이, 솔더 볼 패드로 이용될 패드(28a, 28b)(도 1g 참조, 이하 동일)를 형성한다. 도시하지는 않았지만, 이 공정에 서 패드와 함께 회로층을 더 형성할 수도 있다.
명확한 설명을 위하여, 도면에서는 비아홀이 형성된 부분에 형성되는 제1 패드(28a)와 비아홀이 형성되지 않은 부분에 형성되는 제2 패드(28b)를 모두 도시하였다. 그러나, 본 발명이 이에 한정되는 것은 아니며 회로 설계에 따라 상기 제2 패드(28b)는 형성되지 않는 등 다양한 변형이 가능하다.
본 실시예에서 패드(28a, 28b)를 형성하는 공정을 좀더 상세하게 설명하면 다음과 같다.
먼저, 도 1e에 도시된 바와 같이, 비아홀(22)의 내벽과 기판의 전면을 도금하여 제1 도금층(24)을 형성한다. 이 제1 도금층(24)은 무전해 동도금층과 전해 동도금층으로 구성될 수 있다.
이어서, 도 1f에 도시된 바와 같이, 기설정된 패드(28a, 28b)의 패턴에 대응하여 제2 도금층(26a, 26b)을 형성한다. 이 제2 도금층(26a, 26b)은 전해 동도금층으로 구성될 수 있다.
이 때, 본 실시예에서는 제2 도금층(26a, 26b)은 비아홀(22)이 형성된 부분 에 형성되며 이후에 제1 패드(28a)의 일부를 구성하는 제1 부분(26a)과 비아홀(22)이 형성되지 않은 부분에 형성되어 이후에 제2 패드(28b)의 일부를 구성하는 제2 부분(26b)을 포함한다.
이 때, 비아홀(22)이 형성된 부분에 형성된 제2 도금층(26a, 26b)의 제1 부분(26a)은, 비아홀(22)의 입구를 막으면서 형성되어 비아홀(22)의 내부에 빈 공간(A)을 가지도록 형성된다. 이러한 형상의 제1 부분(26a)은 제2 도금층(26a, 26b)을 형성하는 도금에서의 조건을 조절하여 비아홀(22)의 입구에 적절한 두께로 도금이 되도록 함으로써 형성될 수 있다. 일례로, 도금 시의 전류 밀도를 조절하여 상기 형상의 제1 부분(26a)을 가지는 제2 도금층(26a, 26b)을 형성할 수 있다.
이어서, 도 1g에 도시된 바와 같이, 제2 도금층(도 1f의 참조부호 26a, 26b, 이하 동일)이 형성되지 않은 부분의 제1 도금층(도 1f의 참조부호 24)을 제거하여 패드(28a, 28b)의 형성을 완료한다. 이 때, 패드(28a, 28b)의 두께는 바람직하게 25 내지 30 ㎛일 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니며 기술 발전 및 회로 설계 등에 따라 패드(28a, 28b)가 다양한 두께를 가질 수 있음은 물론이다.
이어서, 도 1h에 도시된 바와 같이, 패드(28a, 28b)를 노출시키는 개구부(30a, 30b)를 가지는 솔더 레지스트(30)를 형성한다. 이러한 솔더 레지스트(30)는 솔더 레지스트 재료를 도포한 후 가건조 한 후 패드(28a, 28b)에 대응하는 부분을 노광 공정 또는 레이저 등으로 제거하여 개구부(30a, 30b)를 형성함으로써 형성될 수 있다.
이어서, 도 1i에 도시된 바와 같이, 패드(28a, 28b)의 상면에 니켈/금 도금층(32)을 형성한다.
이어서, 도 1j에 도시된 바와 같이, 패드(28a, 28b)에 칩(도시하지 않음)을 부착하기 위한 솔더 볼(34)을 융착하여 형성하여 본 실시예에 따른 인쇄회로기판(100)을 제조한다.
도 1j를 참조하면, 본 실시예에 따른 인쇄회로기판(100)에서는 비아홀(22)이 있는 부분에 형성된 제1 패드(28a)가 비아홀(22)의 입구를 막으면서 형성되어, 비아홀(22)의 내부로 솔더 볼(34)의 일부가 유입되는 경로를 막을 수 있다.
이로써, 비아홀(22)의 내부로 솔더 볼(34)의 일부가 유입되어 솔더 볼(34) 내부에 보이드(void)가 발생하는 문제 또는 솔더 볼(34)과 실장 부품(도시하지 않음)의 접착 면적이 저감되는 문제 등을 효과적으로 방지할 수 있다.
그리고, 도면에 도시된 바와 같이, 본 실시예에서는 비아홀(22)이 있는 부분에 형성된 제1 패드(28a)와 비아홀(22)이 없는 부분에 형성된 제2 패드(28b)의 상면들이 모두 평탄화되어 있어, 제1 패드(28a)와 제2 패드(28b)에 솔더 볼(34)을 균일하게 형성할 수 있다.
결과적으로, 인쇄회로기판에 실장되는 부품의 실장 특성을 향상시킬 수 있으며 실장 신뢰성을 향상시킬 수 있다.
또한 본 실시예에서는 필 도금 또는 충진제 등으로 비아홀(22) 전체를 충진하는 대신, 일반 도금을 적절한 순서에 따라 수행하여 비아홀(22)의 내부에 빈 공간을 남기고 비아홀(22)의 입구만을 막는다. 따라서, 기존 설비를 이용하여 제조가 가능하며 별도의 충진제 등을 사용하지 않아도 되므로, 신규 설비 투자 또는 약품 사용에 따른 비용을 절감할 수 있다. 결과적으로 우수한 생산성으로 실장 신뢰성이 우수한 인쇄회로기판(100)을 제조할 수 있다.
도면에서는 인쇄회로기판(100)의 양쪽 각각에 솔더 볼 패드(28a, 28b)가 형성된 것을 도시하였지만, 본 발명이 이에 한정되는 것은 아니며 한쪽에는 솔더 볼 패드가 형성되고 다른 쪽에는 와이어 본딩 패드가 형성되는 등 다양하게 변형이 가능함은 물론이다.
또한, 상기 도면 및 설명에서는 네 층의 회로층을 가지는 인쇄회로기판을 기준으로 도시 및 설명하였으나 회로층의 수는 다양하게 변화될 수 있으며, 이 또한 본 발명의 범위에 속한다.
즉, 이상을 통해 본 발명의 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하며 이 또한 본 발명의 범위에 속하는 것은 당연하다.
상술한 바와 같이 본 발명의 일 실시예에 따른 인쇄회로기판 및 이의 제조 방법에 따르면, 비아홀이 있는 부분에 형성된 패드가 비아홀의 입구를 막으면서 형성되어 솔더 볼의 일부가 비아홀 내부로 유입되는 것을 방지할 수 있다.
이에 따라, 솔더 볼 내부에 보이드가 발생하거나 솔더 볼과 실장 부품의 접촉 면적이 줄어드는 문제를 효과적으로 방지할 수 있다. 또한 비아홀이 있는 부분 에 형성된 패드와 비아홀이 없는 부분에 형성된 패드에 솔더 볼들이 균일하게 형성할 수 있다. 결과적으로 실장 불량을 저감하여 실장 신뢰성을 크게 향상시킬 수 있다.
더욱이, 본 실시예에 따르면 일반 도금을 적절한 순서에 따라 수행하여 비아홀 내부에 빈 공간을 가지도록 비아홀 입구를 막음으로써 신규 설비 투자 또는 약품의 사용할 필요가 없으므로 비용이 저렴하다. 따라서, 본 실시예에 따르면 우수한 생산성으로 실장 신뢰성이 우수한 인쇄회로기판을 제조할 수 있다.
Claims (8)
- (A) 기판에 비아홀을 형성하는 단계; 및(B) 상기 비아홀의 내부에 빈 공간을 형성하면서 상기 비아홀의 입구를 막는 패드를 형성하는 단계를 포함하고,상기 (B) 단계는,(B1) 상기 비아홀의 내벽과 상기 기판의 전면에 제1 도금층을 형성하는 단계;(B2) 상기 제1 도금층 위에 기설정된 패드 패턴에 대응하는 제2 도금층을 형성하는 단계; 및(B3) 상기 제2 도금층이 형성되지 않은 부분의 제1 도금층을 제거하는 단계를 포함하는 인쇄회로기판의 제조 방법.
- 삭제
- 제1항에 있어서,상기 제2 도금층이 상기 비아홀의 내부에 빈 공간을 형성하면서 상기 비아홀의 입구를 막는 인쇄회로기판의 제조 방법.
- 제1항 또는 제3항에 있어서,상기 제2 도금층은 기설정된 패드 패턴을 노출하는 레지스트를 이용하여 형성되는 인쇄회로기판의 제조 방법.
- 제1항에 있어서,상기 (B) 단계 이후에, 상기 패드에 솔더 볼을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
- 비아홀, 및 상기 비아홀의 내부에 빈 공간을 형성하면서 상기 비아홀의 입구를 막는 패드를 포함하고,상기 패드는, 상기 비아홀의 내벽 및 상기 기판 위에 형성되는 제1 도금층, 및 상기 제1 도금층 위에서 상기 비아홀의 내부에 빈 공간을 형성하면서 상기 비아홀의 입구를 막는 제2 도금층을 포함하는 인쇄회로기판.
- 삭제
- 제6항에 있어서,상기 패드에 형성되는 솔더 볼을 더 포함하는 인쇄회로기판.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060119076A KR100826345B1 (ko) | 2006-11-29 | 2006-11-29 | 인쇄회로기판 및 이의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060119076A KR100826345B1 (ko) | 2006-11-29 | 2006-11-29 | 인쇄회로기판 및 이의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100826345B1 true KR100826345B1 (ko) | 2008-05-02 |
Family
ID=39649385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060119076A KR100826345B1 (ko) | 2006-11-29 | 2006-11-29 | 인쇄회로기판 및 이의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100826345B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101103302B1 (ko) * | 2009-10-08 | 2012-01-11 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
KR101118878B1 (ko) * | 2010-08-19 | 2012-03-12 | 삼성전기주식회사 | 회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980068017A (ko) | 1997-02-14 | 1998-10-15 | 황인길 | 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지 |
KR20040061378A (ko) * | 2002-12-30 | 2004-07-07 | 삼성전기주식회사 | 인쇄회로기판 제조 공정 중에 비아홀 내에 emc가침입하지 않는 패키지 및 그 제조 방법 |
-
2006
- 2006-11-29 KR KR1020060119076A patent/KR100826345B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980068017A (ko) | 1997-02-14 | 1998-10-15 | 황인길 | 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지 |
KR20040061378A (ko) * | 2002-12-30 | 2004-07-07 | 삼성전기주식회사 | 인쇄회로기판 제조 공정 중에 비아홀 내에 emc가침입하지 않는 패키지 및 그 제조 방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101103302B1 (ko) * | 2009-10-08 | 2012-01-11 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
KR101118878B1 (ko) * | 2010-08-19 | 2012-03-12 | 삼성전기주식회사 | 회로 기판 및 그 제조 방법, 그리고 상기 회로 기판을 구비하는 반도체 패키지 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8710374B2 (en) | Printed wiring board with reinforced insulation layer and manufacturing method thereof | |
US7002080B2 (en) | Multilayer wiring board | |
TWI475938B (zh) | 多層配線板及其製造方法 | |
US9420703B2 (en) | Wiring board and manufacturing method of the same | |
US20060121256A1 (en) | Method of fabricating printed circuit board having thin core layer | |
US7627947B2 (en) | Method for making a multilayered circuitized substrate | |
US20100224397A1 (en) | Wiring board and method for manufacturing the same | |
KR20120067968A (ko) | 다층배선기판 및 그의 제조방법 | |
US20100252304A1 (en) | Wiring board and method of manufacturing the same | |
US8945329B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2008192999A (ja) | 多層配線基板の製造方法 | |
US9185806B2 (en) | Method for manufacturing printed wiring board and printed wiring board | |
US6599617B2 (en) | Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof | |
KR101167464B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
US8546698B2 (en) | Wiring board and method for manufacturing the same | |
JP2008078343A (ja) | プリント配線板及びその製造方法 | |
KR100826345B1 (ko) | 인쇄회로기판 및 이의 제조 방법 | |
JP2004022729A (ja) | 実装基板及びその製造方法 | |
US11363719B2 (en) | Wiring substrate and component built-in wiring substrate | |
KR100651422B1 (ko) | 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법 | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
KR100658437B1 (ko) | 범프기판를 이용한 인쇄회로기판 및 제조방법 | |
JP2020150094A (ja) | プリント配線板およびその製造方法 | |
JP5206217B2 (ja) | 多層配線基板及びそれを用いた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |