JP2014143399A5 - - Google Patents

Download PDF

Info

Publication number
JP2014143399A5
JP2014143399A5 JP2013255156A JP2013255156A JP2014143399A5 JP 2014143399 A5 JP2014143399 A5 JP 2014143399A5 JP 2013255156 A JP2013255156 A JP 2013255156A JP 2013255156 A JP2013255156 A JP 2013255156A JP 2014143399 A5 JP2014143399 A5 JP 2014143399A5
Authority
JP
Japan
Prior art keywords
substrate
bonding
cavity
forming
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013255156A
Other languages
English (en)
Other versions
JP2014143399A (ja
JP6291822B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013255156A priority Critical patent/JP6291822B2/ja
Priority claimed from JP2013255156A external-priority patent/JP6291822B2/ja
Publication of JP2014143399A publication Critical patent/JP2014143399A/ja
Publication of JP2014143399A5 publication Critical patent/JP2014143399A5/ja
Application granted granted Critical
Publication of JP6291822B2 publication Critical patent/JP6291822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (14)

  1. 他の基板に接合される接合面と、
    前記接合面に形成された凹部と、
    前記凹部内に形成され、表面の少なくとも一部が前記接合面よりも下方に位置する導通領域と、
    前記凹部内における前記導通領域の前記表面上の空間に連通した空洞部と、
    を備える基板。
  2. 前記空洞部は、前記接合面に開口している請求項1に記載の基板。
  3. 前記空洞部は、前記導通領域の周囲に形成されている請求項1または2に記載の基板。
  4. 前記空洞部は、前記接合面に形成された多孔質層を含む請求項1から3のいずれか一項に記載の基板。
  5. 前記空洞部は、前記基板の周縁部まで連通する部分を有する請求項1から請求項4までのいずれか一項に記載の基板。
  6. 前記空洞部の一部は、前記他の基板の前記表面に形成された突出部と相補的な形状を有する部分を含む請求項1から請求項5までのいずれか一項に記載の基板。
  7. 基板の接合面に凹部を形成する段階と、
    表面の少なくとも一部が前記接合面よりも下方に位置する導通領域を、前記凹部内に形成する段階と、
    前記凹部内における前記導通領域の前記表面上の空間に連通した空洞部を形成する段階と、
    前記接合面を他の基板の接合面に接触させる段階と、
    前記接合面同士を接触させた後に、前記導通領域を前記他の基板の導通領域に接触させる段階と、
    を含む基板接合方法。
  8. 前記空洞部を形成する段階は、前記基板の周縁部まで連通する部分を形成する段階を含み、
    前記接合する段階は、前記基板および前記他の基板の間を、前記空洞部を通じて脱気する段階を含む請求項7に記載の基板接合方法。
  9. 前記脱気する段階は、前記基板および前記他の基板の少なくとも一方を加熱する段階を含む請求項8に記載の基板接合方法。
  10. 前記脱気する段階は、前記基板および前記他の基板の接合に先立って前記基板および前記他の基板の間を、前記空洞部を通じて脱気する段階を含む請求項8または請求項9に記載の基板接合方法。
  11. 前記脱気する段階は、前記基板および前記他の基板を接合しつつ、前記基板および前記他の基板の間を、前記空洞部を通じて脱気する段階を含む請求項8から請求項10までのいずれか一項に記載の基板接合方法。
  12. 前記導通領域を包囲するバリア層の少なくとも一部を前記空洞部の内部において除去する段階を更に含む請求項7から11のいずれか一項に記載の基板接合方法。
  13. 前記空洞部を形成する段階は、前記基板が前記他の基板に接合された場合に、前記他の基板に設けられた導通領域の縁部を包含する領域に形成される請求項7から請求項12までのいずれか一項に記載の基板接合方法。
  14. 前記空洞部を形成する段階は、
    前記基板において他の回路に接続されない独立導通領域を形成する段階と、
    前記独立導通領域の周囲に、前記基板の周縁部まで連通する部分を前記空洞部に形成する段階と
    を含む請求項7から請求項13までのいずれか一項に記載の基板接合方法。
JP2013255156A 2012-12-25 2013-12-10 基板および基板接合方法 Active JP6291822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013255156A JP6291822B2 (ja) 2012-12-25 2013-12-10 基板および基板接合方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012281788 2012-12-25
JP2012281788 2012-12-25
JP2013255156A JP6291822B2 (ja) 2012-12-25 2013-12-10 基板および基板接合方法

Publications (3)

Publication Number Publication Date
JP2014143399A JP2014143399A (ja) 2014-08-07
JP2014143399A5 true JP2014143399A5 (ja) 2016-12-28
JP6291822B2 JP6291822B2 (ja) 2018-03-14

Family

ID=51424439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255156A Active JP6291822B2 (ja) 2012-12-25 2013-12-10 基板および基板接合方法

Country Status (1)

Country Link
JP (1) JP6291822B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6471426B2 (ja) * 2014-08-08 2019-02-20 株式会社ニコン 基板
CN114744001A (zh) 2015-03-31 2022-07-12 索尼半导体解决方案公司 半导体装置
JP6856974B2 (ja) 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
KR102572133B1 (ko) * 2016-09-07 2023-08-30 에스케이하이닉스 주식회사 에어 갭을 가진 적층형 이미지 센서
JP7398475B2 (ja) * 2020-01-07 2023-12-14 長江存儲科技有限責任公司 金属誘電体接合方法及び構造
JP2022096892A (ja) * 2020-12-18 2022-06-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2022201530A1 (ja) * 2021-03-26 2022-09-29 昭和電工マテリアルズ株式会社 半導体装置の製造方法、半導体装置、集積回路要素、及び、集積回路要素の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148526A (ja) * 1990-10-12 1992-05-21 Sumitomo Metal Mining Co Ltd シリコン基板の製造方法
JPH0963912A (ja) * 1995-08-18 1997-03-07 Hoya Corp 貼り合わせ基板製造方法
JP3383811B2 (ja) * 1996-10-28 2003-03-10 松下電器産業株式会社 半導体チップモジュール及びその製造方法
JP4126749B2 (ja) * 1998-04-22 2008-07-30 ソニー株式会社 半導体装置の製造方法
JP2000182916A (ja) * 1998-12-11 2000-06-30 Matsushita Electric Ind Co Ltd 半導体デバイスおよび半導体ウェーハおよび製造方法
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
JP3927925B2 (ja) * 2003-06-04 2007-06-13 直江津電子工業株式会社 半導体接合ウエハ
JP2008288384A (ja) * 2007-05-17 2008-11-27 Sony Corp 3次元積層デバイスとその製造方法、及び3次元積層デバイスの接合方法
US7683459B2 (en) * 2008-06-02 2010-03-23 Hong Kong Applied Science and Technology Research Institute Company, Ltd. Bonding method for through-silicon-via based 3D wafer stacking

Similar Documents

Publication Publication Date Title
JP2014143399A5 (ja)
JP2016528044A5 (ja)
JP2015065426A5 (ja) 半導体装置の作製方法
JP2016192568A5 (ja)
JP2017016156A5 (ja)
JP2014030012A5 (ja) 半導体装置
JP2013251255A5 (ja)
JP2015015270A5 (ja)
JP2016518739A5 (ja)
JP2012182446A5 (ja)
TWD181960S (zh) 電連接器
JP2014082512A5 (ja) 半導体装置の作製方法
JP2013175718A5 (ja)
JP2012069952A5 (ja)
JP2012256838A5 (ja)
JP2014204005A5 (ja)
JP2014045175A5 (ja)
RU2015135479A (ru) Кольцо подшипника, электроизолирующее покрытие и способ нанесения электроизолирующего покрытия
JP2013008880A5 (ja)
JP2016096292A5 (ja)
JP2015177135A5 (ja)
JP2015216344A5 (ja)
JP2010103508A5 (ja) 半導体装置
JP2018087335A5 (ja)
JP2015084417A5 (ja)