JP3395702B2 - ドライエッチング用レジストマスクの形成方法 - Google Patents

ドライエッチング用レジストマスクの形成方法

Info

Publication number
JP3395702B2
JP3395702B2 JP08231399A JP8231399A JP3395702B2 JP 3395702 B2 JP3395702 B2 JP 3395702B2 JP 08231399 A JP08231399 A JP 08231399A JP 8231399 A JP8231399 A JP 8231399A JP 3395702 B2 JP3395702 B2 JP 3395702B2
Authority
JP
Japan
Prior art keywords
resist
dry etching
electrode
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08231399A
Other languages
English (en)
Other versions
JP2000275591A (ja
Inventor
徹 不破
周平 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP08231399A priority Critical patent/JP3395702B2/ja
Publication of JP2000275591A publication Critical patent/JP2000275591A/ja
Application granted granted Critical
Publication of JP3395702B2 publication Critical patent/JP3395702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光変調素子の形成
技術に属し、詳しくは、バッファ層をドライエッチング
する際に電極を保護するためのドライエッチング用レジ
ストマスクの形成方法に関する。
【0002】
【従来の技術】光導波路型変調素子を形成する工程で
は、変調素子の中心電極ギャップ部分に露出しているバ
ッファ層をエッチングして削除する工程がある。この工
程のエッチング方法としては主にフッ酸を用いるウエッ
トエッチングや反応性イオンエッチング(RIE)或い
はECRプラズマエッチング等のドライエッチングがあ
るが、エッチング後に垂直な断面構造のバッファ層を得
るにはドライエッチングが有利であり広く行われてい
る。この場合、形成された電極をマスクとしてバッファ
層のエッチングを行ったり、電極上にドライエッチング
用のレジストマスクを形成した後にエッチングを行って
いる。
【0003】
【発明が解決しようとする課題】しかし、電極自体をマ
スクとしてバッファ層エッチングを行う方法は電極がエ
ッチング雰囲気に直接晒されるために、電極の膜減りや
表面粗さの劣化の問題を有し、電極の高周波特性に悪影
響を及ぼしていた。また、電極上にドライエッチング用
のレジスト膜を形成する方法は、中心電極上に精度良く
レジストマスクを形成することは困難であり、多くの場
合レジストマスクと電極とは位置ずれを起こしていた。
【0004】図3はこのような従来のバッファ層ドライ
エッチング工程の具体例を示す光導波路型変調素子作成
の工程を示す図であり、工程aは電極形成後の基板断面
を示し、それ以前の光導波路の形成工程等は省略してあ
る。尚、11は基板、12は光導波路、13はバッファ
層、14は下地層、15はメッキレジスト、そして16
はメッキにより形成されたAu電極である。電極形成
後、メッキレジスト15は剥離され(工程b)、ドライ
エッチング用レジスト17が塗布される(工程c)。
尚、ドライエッチング用レジスト17はメッキレジスト
の感光特性に関係なく、ここではネガ型を使用している
がポジ型であっても良い。そして、工程dで電極16の
幅に一致した幅でパターン形成した露光マスクで露光し
て現像後(工程e)、下地層14のエッチング,バッフ
ァ層13のドライエッチングを行い(工程f)、最後に
ドライエッチング用レジスト17を剥離して変調素子を
形成している。
【0005】しかし、ドライエッチング用レジストにパ
ターン形成する工程dの露光マスク18の位置合わせ
は、中心電極幅が数μmと微細であるために難しく、図
4(a)の工程d1に示すように位置ずれが発生するこ
とが多い。その結果、工程f1に示すように下地エッチ
ング,バッファ層ドライエッチングの結果、下地層14
やバッァ層13の一部が残ったり、電極16の一部がエ
ッチングされてしまい、変調素子としての特性は不安定
なもとなっていた。また、図4(b)に示すように、電
極部を広く形成した露光マスク18aを使用し、位置ず
れを起こしても電極16が露出することがないようにす
ると、露光現像後必ずエッチングすべき領域にレジスト
が残存し、その結果、下地層14,バッファ層13の一
部が残ってしまう。そのため、電極上にドライエッチン
グ用レジストマスクを形成する方法は高精度な位置合わ
せ技術を要し、難しく厄介な工程となっていた。
【0006】そこで本発明の課題は、バッファ層ドライ
エッチングに対して電極を保護する良好なレジストマス
クを簡易な手段で形成する方法を提供することにある。
【0007】
【課題を解決するための手段】上記課題を解決するた
め、請求項1の発明は、光変調素子を構成するバッファ
層をドライエッチングする際、露出している電極面を保
護するドライエッチング用レジストマスクの形成方法で
あって、電極形成用レジストとドライエッチング用レジ
ストとのネガ・ポジ感光特性が互いに逆の関係にあり、
電極形成後、電極形成用レジストの上にドライエッチン
グ用レジストを塗布し、マスク形成したことを特徴とす
る。
【0008】請求項2の発明は、請求項1の発明におい
て、ドライエッチング用レジストマスクのパターン幅が
電極幅より広いことを特徴とする。
【0009】
【発明の実施の形態】以下、本発明を具体化した実施の
形態の1例を、図面を基に説明する。図1は本発明に係
るドライエッチング用レジストの形成方法を示す光導波
路型変調素子作成の工程図であり、工程AはLiNbO
3基板1(LN基板)を示している。そして、工程Bで
はLN基板1の表面にTiを選択的に拡散して光導波路
2を形成し、工程C,DでSiO2 バッファ層3及び下
地層4を形成し、工程Eで電極形成用レジストであるメ
ッキレジスト5(ここではポジ形レジスト)を塗布して
パターン形成し、工程Fで電極6としてAuをメッキ形
成している。この工程Fまでは公知の製造工程である。
【0010】そして、工程Gでメッキレジスト5を剥離
せずにその上からドライエッチング用レジスト(ここで
はネガ形レジスト)7を塗布し、電極幅よりも広いパタ
ーン幅を有する露光マスク8で露光(工程H)した後、
工程Iでドライエッチング用レジスト7の現像及びメッ
キレジスト5の剥離を行い、ドライエッチング用レジス
トマスクを形成している。この場合、メッキレジスト5
がポジタイプであればドライエッチング用レジスト7は
ネガタイプ、メッキレジスト5がネガタイプであればド
ライエッチング用レジスト7はポジタイプとし、レジス
トのタイプを互いに逆の関係にすることで、ドライエッ
チング用レジスト7の現像及びメッキレジスト5の剥離
を互いに影響なく行うことを可能としている。
【0011】その後、ドライエッチング用レジスト7は
ポストベークを行うことで熱収縮すると共に、下地層4
をエッチングする際のレジストアタックで開口部の出っ
張り7aが削られ、工程Jに示すようにドライエッチン
グ用レジスト7として開口部の形状は改善される。そし
て、工程Kでバッファ層3のドライエッチングを行い、
工程Lでレジスト7を剥離して変調素子は形成される。
【0012】このように、メッキレジストの上にドライ
エッチング用レジストを塗布するので、ドライエッチン
グ用レジストが電極間のエッチング領域へ進入すること
がない。従って、ドライエッチング用レジストマスクが
位置ずれして形成されてもエッチング領域となるバッフ
ァ層上にドライエッチング用レジストが残存することが
無く、バッファ層エッチングを良好に行うことができ
る。また、ドライエッチング用レジストを塗布する前に
メッキレジストを剥離しないので、製造工程を簡略化で
きる。
【0013】図2は露光マスク8が位置ずれを起こした
場合を示し、工程H1に示すように露光マスク8が例え
ば左方向にずれても、ドライエッチング用レジスト7を
露光・現像してメッキレジスト5を剥離(工程I1)し
た後はエッチング領域内にレジストが残存することがな
いし、ポストベークによる熱収縮及び下地エッチング時
のレジストアタックで開口部の出っ張り7bが削られ、
工程J1に示すようにドライエッチング用レジストマス
クとして開口部の形状は改善される。従って、下地層エ
ッチング及びバッファ層エッチングを良好に行うことが
でき、上記実施の形態の如く変調素子を作成することが
できる。
【0014】このように、ドライエッチング用レジスト
マスクの幅を電極幅より広く形成しても、バッファ層エ
ッチングは可能であるし、逆にマスク幅を電極幅より広
くすることで、露光マスクが位置ずれしても、極端な位
置ずれが発生しない限り電極は露出せず、電極がエッチ
ングされることは大幅に減少する。従って、高精度な位
置合わせをしなくとも良好なドライエッチング用レジス
トマスクが形成でき、ドライエッチング工程を容易に行
うことができる。
【0015】
【発明の効果】以上説明したように、請求項1の発明に
よれば、電極形成用レジストの上にドライエッチング用
レジストを塗布するので、ドライエッチング用レジスト
が電極間のバッファエッチング領域へ進入することがな
い。従って、ドライエッチング用レジストマスクが位置
ずれして形成されてもバッファエッチング領域となるバ
ッファ層上にドライエッチング用レジストが残存するこ
とが無く、バッファ層エッチングを良好に行うことがで
きる。また、ドライエッチング用レジストを塗布する前
に電極形成用レジストを剥離しないので、製造工程を簡
略化できる。
【0016】請求項2の発明によれば、請求項1の効果
に加えて、ドライエッチング用レジストマスクの幅が電
極幅より広いので、露光マスクの位置ずれが発生しても
電極が露出することがほとんど無く、電極がエッチング
されることは大幅に減少する。
【図面の簡単な説明】
【図1】本発明に係るドライエッチング用レジストの形
成方法を示す光導波路型変調素子作成の工程図である。
【図2】図1の工程において、露光マスクが位置ずれし
た場合の工程図である。
【図3】従来のドライエッチング用レジストの形成方法
を示す光導波路型変調素子作成の工程図である。
【図4】図3の工程において、適正露光でない場合を示
し、(a)は露光マスクが位置ずれした場合の工程図、
(b)はマスクサイズが電極幅より広い場合の工程図で
ある。
【符号の説明】
1・・基板、2・・光導波路、3・・バッファ層、4・
・下地層、5・・メッキレジスト(電極形成用レジス
ト)、6・電極、7・・ドライエッチング用レジスト、
8・・露光マスク。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 光変調素子を構成するバッファ層をドラ
    イエッチングする際、露出している電極面を保護するド
    ライエッチング用レジストマスクの形成方法であって、
    電極形成用レジストとドライエッチング用レジストとの
    ネガ・ポジ感光特性が互いに逆の関係にあり、電極形成
    後、電極形成用レジストの上にドライエッチング用レジ
    ストを塗布し、マスク形成したことを特徴とするドライ
    エッチング用レジストマスクの形成方法。
  2. 【請求項2】 ドライエッチング用レジストマスクのパ
    ターン幅が電極幅より広い請求項1記載のドライエッチ
    ング用レジストマスクの形成方法。
JP08231399A 1999-03-25 1999-03-25 ドライエッチング用レジストマスクの形成方法 Expired - Fee Related JP3395702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08231399A JP3395702B2 (ja) 1999-03-25 1999-03-25 ドライエッチング用レジストマスクの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08231399A JP3395702B2 (ja) 1999-03-25 1999-03-25 ドライエッチング用レジストマスクの形成方法

Publications (2)

Publication Number Publication Date
JP2000275591A JP2000275591A (ja) 2000-10-06
JP3395702B2 true JP3395702B2 (ja) 2003-04-14

Family

ID=13771088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08231399A Expired - Fee Related JP3395702B2 (ja) 1999-03-25 1999-03-25 ドライエッチング用レジストマスクの形成方法

Country Status (1)

Country Link
JP (1) JP3395702B2 (ja)

Also Published As

Publication number Publication date
JP2000275591A (ja) 2000-10-06

Similar Documents

Publication Publication Date Title
KR100290852B1 (ko) 에칭 방법
JP7124959B2 (ja) 半導体装置の製造方法
JP2887773B2 (ja) 位相反転マスクの製造方法
US20040020893A1 (en) Method of producing a rib waveguide
JP2723476B2 (ja) 位相反転マスクの製造方法
JP3395702B2 (ja) ドライエッチング用レジストマスクの形成方法
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
JPH06267835A (ja) 薄膜のパターニング方法
KR100367744B1 (ko) 반도체소자의 미세패턴 형성방법
JP4534763B2 (ja) 半導体素子の製造方法
JP2814848B2 (ja) 位相シフトマスク及びその製造方法
JP3378708B2 (ja) 回折格子の製造方法
JPH05129253A (ja) 半導体装置の製造方法
KR0128830B1 (ko) 림형 위상반전마스크 제조방법
KR100504549B1 (ko) 반도체 소자의 제조방법
US6294099B1 (en) Method of processing circular patterning
JPH0513401A (ja) 半導体基板加工方法
JP2005115047A (ja) 導波路基板およびその製造方法
JP2003075619A (ja) 回折格子の形成方法
KR100526470B1 (ko) 플래쉬 메모리의 게이트 형성방법
JPH07219205A (ja) 位相シフトマスク及びその製造方法
KR100382548B1 (ko) 반도체 소자의 제조방법
KR100519314B1 (ko) 반도체 웨이퍼 식각방법
KR100607732B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JP2006186275A5 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees