JP2003075619A - 回折格子の形成方法 - Google Patents
回折格子の形成方法Info
- Publication number
- JP2003075619A JP2003075619A JP2001263041A JP2001263041A JP2003075619A JP 2003075619 A JP2003075619 A JP 2003075619A JP 2001263041 A JP2001263041 A JP 2001263041A JP 2001263041 A JP2001263041 A JP 2001263041A JP 2003075619 A JP2003075619 A JP 2003075619A
- Authority
- JP
- Japan
- Prior art keywords
- diffraction grating
- layer
- mask
- forming
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Diffracting Gratings Or Hologram Optical Elements (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明の目的は、回折格子の深さを再現性よ
く形成可能とする回折格子の形成方法を提供することで
ある。 【解決手段】 本発明の回折格子の形成方法は、例えば
ＩｎＰ基板１上に、ＳｉＯ２層１０１を形成し、その上
にレジスト層２を形成する。ここで、ＳｉＯ２層の膜厚
は、後工程であるエッチング工程で、ＳｉＯ２層及びＩ
ｎＰ基板１を共にエッチングするときに、ＳｉＯ２層が
丁度、すべてなくなった時点でＩｎＰ基板１面に形成さ
れる凹部の深さが所望の深さになる厚みとし、レジスト
層２に所定のマスクパターンを形成し、ＳｉＯ２層に転
写し、ＳｉＯ２で成るマスク層１０２（厚さｔ１）をマ
スクとして、少なくともＳｉＯ２で成るマスク層１０２
がすべてなくなるまでドライエッチングする。
く形成可能とする回折格子の形成方法を提供することで
ある。 【解決手段】 本発明の回折格子の形成方法は、例えば
ＩｎＰ基板１上に、ＳｉＯ２層１０１を形成し、その上
にレジスト層２を形成する。ここで、ＳｉＯ２層の膜厚
は、後工程であるエッチング工程で、ＳｉＯ２層及びＩ
ｎＰ基板１を共にエッチングするときに、ＳｉＯ２層が
丁度、すべてなくなった時点でＩｎＰ基板１面に形成さ
れる凹部の深さが所望の深さになる厚みとし、レジスト
層２に所定のマスクパターンを形成し、ＳｉＯ２層に転
写し、ＳｉＯ２で成るマスク層１０２（厚さｔ１）をマ
スクとして、少なくともＳｉＯ２で成るマスク層１０２
がすべてなくなるまでドライエッチングする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ等の
回折格子の形成方法に関し、特に回折格子の深さを再現
性よく制御できる回折格子の形成方法に関する。
回折格子の形成方法に関し、特に回折格子の深さを再現
性よく制御できる回折格子の形成方法に関する。
【０００２】
【従来の技術】一般に、ＤＦＢレーザ（ＤＦＢ：distri
buted feedback）やＤＢＲレーザ（ＤＢＲ：distrib
uted bragg reflector）といった半導体レーザなどの
光回路素子では、周期的な凹凸構造を有する回折格子が
多く用いられている。このような回折格子を形成するに
は、先ず、半導体基板上に、形成する回折格子のパター
ンに対応するマスクパターンを有するマスク層を形成
し、その後、このマスク層を用いて半導体基板をエッチ
ングすることにより、半導体基板面に回折格子のパター
ンを形成し、その後、不要となったマスク層を除去する
といった方法が採られる。ここで、微細パターンである
回折格子のラインアンドスペースのパターンに対応する
マスクパターンを有するマスク層を形成するには、通
常、２光束干渉露光法が用いられる。この２光束干渉露
光法は、Ｈｅ−Ｃｄレーザからのレーザ光を平面鏡で反
射させ、さらにこの反射光を、レンズ、ピンホールを通
過させビームスプリッタで二つに分け、これら二つの光
束を、それぞれミラーに反射させることによって予めフ
ォトレジストを塗布した半導体基板上で干渉させ、ライ
ンアンドスペースのパターンを形成する方法である。
buted feedback）やＤＢＲレーザ（ＤＢＲ：distrib
uted bragg reflector）といった半導体レーザなどの
光回路素子では、周期的な凹凸構造を有する回折格子が
多く用いられている。このような回折格子を形成するに
は、先ず、半導体基板上に、形成する回折格子のパター
ンに対応するマスクパターンを有するマスク層を形成
し、その後、このマスク層を用いて半導体基板をエッチ
ングすることにより、半導体基板面に回折格子のパター
ンを形成し、その後、不要となったマスク層を除去する
といった方法が採られる。ここで、微細パターンである
回折格子のラインアンドスペースのパターンに対応する
マスクパターンを有するマスク層を形成するには、通
常、２光束干渉露光法が用いられる。この２光束干渉露
光法は、Ｈｅ−Ｃｄレーザからのレーザ光を平面鏡で反
射させ、さらにこの反射光を、レンズ、ピンホールを通
過させビームスプリッタで二つに分け、これら二つの光
束を、それぞれミラーに反射させることによって予めフ
ォトレジストを塗布した半導体基板上で干渉させ、ライ
ンアンドスペースのパターンを形成する方法である。
【０００３】このような２光束干渉露光法を用いた従来
の回折格子の形成方法の一例を図３を参照して説明す
る。図３は、回折格子の形成方法を工程順に説明するた
めの要部側断面図である。先ず、図３（ａ）に示すよう
に、例えばＩｎＰ基板１上にフォトレジストを塗布し、
レジスト層２を形成する。次に、図３（ｂ）に示すよう
に、このレジスト層２を２光束干渉露光法（もしくは電
子ビーム露光）によって所定のラインアンドスペースの
パターンに露光し、現像液を用いてこれを現像し、レジ
ストで成るマスク層３を形成する。次に、このレジスト
で成るマスク層３をマスクとして、ＩｎＰ基板１をドラ
イエッチングもしくはウェットエッチングし、図３
（ｃ）に示すように、ＩｎＰ基板１にラインアンドスペ
ースのパターンを形成し、その後、レジストで成るマス
ク層３をアッシングで除去し、図３（ｄ）に示すような
回折格子４を得る。
の回折格子の形成方法の一例を図３を参照して説明す
る。図３は、回折格子の形成方法を工程順に説明するた
めの要部側断面図である。先ず、図３（ａ）に示すよう
に、例えばＩｎＰ基板１上にフォトレジストを塗布し、
レジスト層２を形成する。次に、図３（ｂ）に示すよう
に、このレジスト層２を２光束干渉露光法（もしくは電
子ビーム露光）によって所定のラインアンドスペースの
パターンに露光し、現像液を用いてこれを現像し、レジ
ストで成るマスク層３を形成する。次に、このレジスト
で成るマスク層３をマスクとして、ＩｎＰ基板１をドラ
イエッチングもしくはウェットエッチングし、図３
（ｃ）に示すように、ＩｎＰ基板１にラインアンドスペ
ースのパターンを形成し、その後、レジストで成るマス
ク層３をアッシングで除去し、図３（ｄ）に示すような
回折格子４を得る。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
た回折格子の形成方法では、回折格子の深さは、微小な
エッチング量で制御しなければならず、このエッチング
量を再現性良く制御することは、きわめて困難であっ
た。この回折格子の深さに対する制御性の悪さは、光回
路素子の特性を不安定にさせる虞れがあった。
た回折格子の形成方法では、回折格子の深さは、微小な
エッチング量で制御しなければならず、このエッチング
量を再現性良く制御することは、きわめて困難であっ
た。この回折格子の深さに対する制御性の悪さは、光回
路素子の特性を不安定にさせる虞れがあった。
【０００５】本発明の目的は、回折格子の深さを再現性
良く制御可能とする回折格子の形成方法を提供すること
である。
良く制御可能とする回折格子の形成方法を提供すること
である。
【０００６】
【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、半導体基板面に回折格子
を形成するに際し、半導体基板上に絶縁層を形成する工
程と、絶縁層の上にレジスト層を形成する工程と、形成
する回折格子のパターンに対応するマスクパターンをレ
ジスト層に形成する工程と、レジストで成るマスク層を
マスクとして、絶縁層をエッチングしマスクパターンを
絶縁層に転写し、絶縁物で成るマスク層を形成する工程
と、レジストで成るマスク層を除去する工程と、絶縁物
で成るマスク層をマスクとして、絶縁物で成るマスク層
及び半導体基板を共に、少なくとも、絶縁物で成るマス
ク層がすべてなくなるまでエッチングする工程とを備え
てなることを特徴とする回折格子の形成方法である。
するために提案されたもので、半導体基板面に回折格子
を形成するに際し、半導体基板上に絶縁層を形成する工
程と、絶縁層の上にレジスト層を形成する工程と、形成
する回折格子のパターンに対応するマスクパターンをレ
ジスト層に形成する工程と、レジストで成るマスク層を
マスクとして、絶縁層をエッチングしマスクパターンを
絶縁層に転写し、絶縁物で成るマスク層を形成する工程
と、レジストで成るマスク層を除去する工程と、絶縁物
で成るマスク層をマスクとして、絶縁物で成るマスク層
及び半導体基板を共に、少なくとも、絶縁物で成るマス
ク層がすべてなくなるまでエッチングする工程とを備え
てなることを特徴とする回折格子の形成方法である。
【０００７】
【発明の実施の形態】以下、本発明の回折格子の形成方
法の一例を図１及び図２を参照して説明する。図１及び
図２は、回折格子の形成方法を工程順に説明するための
要部側断面図である。図３と同一部分には同一符号を付
して説明を省略する。先ず、図１（ａ）に示すように、
例えばＩｎＰ基板１上に、絶縁層としてＳｉＯ２層１０
１をＬＰＣＶＤ法を用いて形成する。次に、そのＳｉＯ
２層の上にフォトレジストを塗布してレジスト層２を形
成する。ここで、ＳｉＯ２層の膜厚は、後述するエッチ
ング工程において、ＳｉＯ２層及びＩｎＰ基板１を共に
エッチングするときに、ＳｉＯ２層が丁度、すべてなく
なった時点でＩｎＰ基板１面に形成される凹部の深さが
所望の深さになる厚みとする。そのために、予め、所定
のエッチング条件におけるＳｉＯ２層のエッチング速度
とＩｎＰ基板１のエッチング速度との関係をデータとし
て取得しておき、そのデータを基に、所望の深さ（ｔ
２）の回折格子を得るためのＳｉＯ２層の膜厚（ｔ１）
を決定する。次に、図１（ｂ）に示すように、このレジ
スト層２を２光束干渉露光法によって所定のラインアン
ドスペースのパターンに露光し、現像液を用いてこれを
現像し、レジストで成るマスク層３を形成する。次に、
図１（ｃ）に示すように、このレジストで成るマスク層
３をマスクとして、ＳｉＯ２層１０１を例えばＨＦでウ
ェットエッチングするか、もしくはドライエッチングし
レジストで成るマスク層３のマスクパターンをＳｉＯ２
層１０１に転写し、ＳｉＯ２で成るマスク層１０２（厚
さｔ１）を形成する。このとき、ＩｎＰ基板１に対して
ＳｉＯ２層の選択性のよいエッチングを行いＩｎＰ基板
１をエッチングしないようにすることが望ましい。次
に、図１（ｄ）に示すように、レジストで成るマスク層
３をプラズマアッシングで除去する。次に、図２
（ｅ），図２（ｆ），図２（ｇ）に示すように、ＳｉＯ
２で成るマスク層１０２（厚さｔ１）をマスクとして、
ＳｉＯ２で成るマスク層１０２及びＩｎＰ基板１を共に
エッチングしていく。ドライエッチング法としては、異
方性エッチングである、Ｃｌ2とＡｒとを用いた反応性
イオンエッチングが好適である。図２（ｅ）は、エッチ
ング開始状態を示し、図２（ｆ）は、ＳｉＯ２で成るマ
スク層１０２及びＩｎＰ基板１が途中までエッチングさ
れた状態を示し、図２（ｇ）は、ＳｉＯ２で成るマスク
層１０２（厚さｔ１）が丁度すべてなくなり、ＩｎＰ基
板１面に所望の深さ（ｔ２）の凹部が形成された状態を
示している。なお、このドライエッチングは、ＳｉＯ２
層が丁度すべてなくなった時点で停止することが望まし
いが、この時点を正確に検出することはかなり困難であ
るため、ＳｉＯ２で成るマスク層１０２がすべてなくな
ってからも、さらに、しばらく継続した後、停止する。
ＳｉＯ２で成るマスク層１０２がすべてなくなった状態
においては、凹部及び凸部は、共にＩｎＰ基板１が露呈
する状態となるため、エッチング速度は同じであり、凹
部及び凸部は共に同じ速さでエッチングされていくた
め、凹部の深さは所望の深さ（ｔ２）が維持される。こ
のようにすると、ＩｎＰ基板１面に形成する回折格子の
深さ（ｔ２）をＳｉＯ２層の厚み（ｔ１）で制御可能と
なり、かつ回折格子の形成に用いるＳｉＯ２で成るマス
ク層１０２を、わざわざ除去するための工程を設けるこ
となく効率的に所望の深さ（ｔ２）の回折格子１０３が
形成できる。
法の一例を図１及び図２を参照して説明する。図１及び
図２は、回折格子の形成方法を工程順に説明するための
要部側断面図である。図３と同一部分には同一符号を付
して説明を省略する。先ず、図１（ａ）に示すように、
例えばＩｎＰ基板１上に、絶縁層としてＳｉＯ２層１０
１をＬＰＣＶＤ法を用いて形成する。次に、そのＳｉＯ
２層の上にフォトレジストを塗布してレジスト層２を形
成する。ここで、ＳｉＯ２層の膜厚は、後述するエッチ
ング工程において、ＳｉＯ２層及びＩｎＰ基板１を共に
エッチングするときに、ＳｉＯ２層が丁度、すべてなく
なった時点でＩｎＰ基板１面に形成される凹部の深さが
所望の深さになる厚みとする。そのために、予め、所定
のエッチング条件におけるＳｉＯ２層のエッチング速度
とＩｎＰ基板１のエッチング速度との関係をデータとし
て取得しておき、そのデータを基に、所望の深さ（ｔ
２）の回折格子を得るためのＳｉＯ２層の膜厚（ｔ１）
を決定する。次に、図１（ｂ）に示すように、このレジ
スト層２を２光束干渉露光法によって所定のラインアン
ドスペースのパターンに露光し、現像液を用いてこれを
現像し、レジストで成るマスク層３を形成する。次に、
図１（ｃ）に示すように、このレジストで成るマスク層
３をマスクとして、ＳｉＯ２層１０１を例えばＨＦでウ
ェットエッチングするか、もしくはドライエッチングし
レジストで成るマスク層３のマスクパターンをＳｉＯ２
層１０１に転写し、ＳｉＯ２で成るマスク層１０２（厚
さｔ１）を形成する。このとき、ＩｎＰ基板１に対して
ＳｉＯ２層の選択性のよいエッチングを行いＩｎＰ基板
１をエッチングしないようにすることが望ましい。次
に、図１（ｄ）に示すように、レジストで成るマスク層
３をプラズマアッシングで除去する。次に、図２
（ｅ），図２（ｆ），図２（ｇ）に示すように、ＳｉＯ
２で成るマスク層１０２（厚さｔ１）をマスクとして、
ＳｉＯ２で成るマスク層１０２及びＩｎＰ基板１を共に
エッチングしていく。ドライエッチング法としては、異
方性エッチングである、Ｃｌ2とＡｒとを用いた反応性
イオンエッチングが好適である。図２（ｅ）は、エッチ
ング開始状態を示し、図２（ｆ）は、ＳｉＯ２で成るマ
スク層１０２及びＩｎＰ基板１が途中までエッチングさ
れた状態を示し、図２（ｇ）は、ＳｉＯ２で成るマスク
層１０２（厚さｔ１）が丁度すべてなくなり、ＩｎＰ基
板１面に所望の深さ（ｔ２）の凹部が形成された状態を
示している。なお、このドライエッチングは、ＳｉＯ２
層が丁度すべてなくなった時点で停止することが望まし
いが、この時点を正確に検出することはかなり困難であ
るため、ＳｉＯ２で成るマスク層１０２がすべてなくな
ってからも、さらに、しばらく継続した後、停止する。
ＳｉＯ２で成るマスク層１０２がすべてなくなった状態
においては、凹部及び凸部は、共にＩｎＰ基板１が露呈
する状態となるため、エッチング速度は同じであり、凹
部及び凸部は共に同じ速さでエッチングされていくた
め、凹部の深さは所望の深さ（ｔ２）が維持される。こ
のようにすると、ＩｎＰ基板１面に形成する回折格子の
深さ（ｔ２）をＳｉＯ２層の厚み（ｔ１）で制御可能と
なり、かつ回折格子の形成に用いるＳｉＯ２で成るマス
ク層１０２を、わざわざ除去するための工程を設けるこ
となく効率的に所望の深さ（ｔ２）の回折格子１０３が
形成できる。
【０００８】なお、上記の実施例では、半導体基板とし
てＩｎＰ基板１を用いて説明したが、この材質について
は、他の材料を用いてもよく、また、絶縁層として、酸
化膜（ＳｉＯ２層）で説明したが、特に、これに限るも
のではなく窒化膜であってもよい。
てＩｎＰ基板１を用いて説明したが、この材質について
は、他の材料を用いてもよく、また、絶縁層として、酸
化膜（ＳｉＯ２層）で説明したが、特に、これに限るも
のではなく窒化膜であってもよい。
【０００９】
【発明の効果】本発明の回折格子の形成方法によると、
半導体基板面に所望の深さの回折格子が得られる厚さの
絶縁層を形成し、その上にレジスト層を積層し、その後
これらを順次パターニングして所定のラインアンドスペ
ースのパターンに対応する絶縁物で成るマスク層を形成
し、このマスク層を用いてドライエッチングを行うた
め、回折格子の深さの制御性及び寸法精度を高めること
ができ、安定した素子特性を有するＤＦＢレーザやＤＢ
Ｒレーザ等の光回路素子の提供を可能にすることができ
る。
半導体基板面に所望の深さの回折格子が得られる厚さの
絶縁層を形成し、その上にレジスト層を積層し、その後
これらを順次パターニングして所定のラインアンドスペ
ースのパターンに対応する絶縁物で成るマスク層を形成
し、このマスク層を用いてドライエッチングを行うた
め、回折格子の深さの制御性及び寸法精度を高めること
ができ、安定した素子特性を有するＤＦＢレーザやＤＢ
Ｒレーザ等の光回路素子の提供を可能にすることができ
る。
【図１】 本発明の回折格子の形成方法を工程順に説明
するための要部側断面図
するための要部側断面図
【図２】 本発明の回折格子の形成方法を工程順に説明
するための要部側断面図
するための要部側断面図
【図３】 従来の回折格子の形成方法を工程順に説明す
るための要部側断面図
るための要部側断面図
１ ＩｎＰ基板
２ レジスト層
３ レジストで成るマスク層
１０１ ＳｉＯ２層
１０２ ＳｉＯ２で成るマスク層
１０３ 回折格子
Claims (3)
- 【請求項１】半導体基板面に回折格子を形成するに際
し、半導体基板上に絶縁層を形成する工程と、前記絶縁
層の上にレジスト層を形成する工程と、形成する回折格
子のパターンに対応するマスクパターンをレジスト層に
形成する工程と、前記レジストで成るマスク層をマスク
として、絶縁層をエッチングしマスクパターンを絶縁層
に転写し、絶縁物で成るマスク層を形成する工程と、レ
ジストで成るマスク層を除去する工程と、絶縁物で成る
マスク層をマスクとして、絶縁物で成るマスク層及び半
導体基板を共に、少なくとも、絶縁物で成るマスク層が
すべてなくなるまでエッチングする工程とを備えてなる
ことを特徴とする回折格子の形成方法。 - 【請求項２】前記絶縁層の厚さは、絶縁物で成るマスク
層をマスクとして、絶縁物で成るマスク層及び半導体基
板を共にエッチングしていき、絶縁物で成るマスク層が
すべてなくなった時点で半導体基板面に形成される凹部
の深さが所望の回折格子の深さになるように形成される
ことを特徴とする請求項１に記載の回折格子の形成方
法。 - 【請求項３】絶縁物で成るマスク層をマスクとして、絶
縁物で成るマスク層及び半導体基板を共にエッチングす
る方法は、ドライエッチングであることを特徴とする請
求項１に記載の回折格子の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001263041A JP2003075619A (ja) | 2001-08-31 | 2001-08-31 | 回折格子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001263041A JP2003075619A (ja) | 2001-08-31 | 2001-08-31 | 回折格子の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003075619A true JP2003075619A (ja) | 2003-03-12 |
Family
ID=19089858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001263041A Withdrawn JP2003075619A (ja) | 2001-08-31 | 2001-08-31 | 回折格子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003075619A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008281765A (ja) * | 2007-05-10 | 2008-11-20 | Ricoh Opt Ind Co Ltd | 凹凸構造物品の製造方法 |
| JP2010040780A (ja) * | 2008-08-05 | 2010-02-18 | Nec Corp | 半導体装置およびその製造方法、並びにプラズマエッチング装置 |
| JP2011519071A (ja) * | 2008-04-29 | 2011-06-30 | コンセホ・スペリオール・デ・インベスティガシオネス・シエンティフィカス | 回折格子カプラー、システムおよび方法 |
-
2001
- 2001-08-31 JP JP2001263041A patent/JP2003075619A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008281765A (ja) * | 2007-05-10 | 2008-11-20 | Ricoh Opt Ind Co Ltd | 凹凸構造物品の製造方法 |
| JP2011519071A (ja) * | 2008-04-29 | 2011-06-30 | コンセホ・スペリオール・デ・インベスティガシオネス・シエンティフィカス | 回折格子カプラー、システムおよび方法 |
| JP2010040780A (ja) * | 2008-08-05 | 2010-02-18 | Nec Corp | 半導体装置およびその製造方法、並びにプラズマエッチング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02224386A (ja) | λ／４シフト型回折格子の製造方法 | |
| JP2003075619A (ja) | 回折格子の形成方法 | |
| JP2738623B2 (ja) | 回折格子の形成方法 | |
| US5221429A (en) | Method of manufacturing phase-shifted diffraction grating | |
| JP2004093634A (ja) | 構造体の形成方法 | |
| JPH0669605A (ja) | 回折格子の形成方法 | |
| JP4093606B2 (ja) | 半導体素子の製造方法 | |
| JPH04289411A (ja) | 測長ｓｅｍ用基準サンプルの製造方法 | |
| KR0169836B1 (ko) | 회절격자의 형성 방법 | |
| JPH0653600A (ja) | 半導体発光素子の回折格子の形成方法 | |
| JP3173803B2 (ja) | 回折格子の作成方法 | |
| JP2002164426A (ja) | 半導体装置の製造方法 | |
| JP3338150B2 (ja) | 回折格子の製造方法 | |
| JPH10107388A (ja) | 位相シフト回折格子の作製方法 | |
| JP3112153B2 (ja) | グレーティングの作製方法 | |
| JPH0829606A (ja) | 位相シフト回折格子の作製方法 | |
| JP2786229B2 (ja) | 回折格子の製造方法 | |
| JPH07135194A (ja) | ドライエッチング用マスクの形成方法 | |
| JPS6370478A (ja) | 精密回折格子の製造方法 | |
| JP3395702B2 (ja) | ドライエッチング用レジストマスクの形成方法 | |
| JP2001015587A (ja) | 半導体装置の製造方法 | |
| JPS61189503A (ja) | 回折格子の製造方法 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| JPH07128510A (ja) | 回折格子の作成方法 | |
| JPH0870156A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041008 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050520 |