KR0169836B1 - 회절격자의 형성 방법 - Google Patents

Abstract

본 발명은 회절 격자의 형성방법에 관한 것으로서, 반도체기판 상에 유전막과 감광막을 순차적으로 형성한 후 감광막을 광 홀로그래피 방법으로 노광하고 현상하여 패터닝하고, 패턴된 감광막을 마스크로 이용하여 반응성 이온 식각 방법에 의해 유전막을 패터닝하며, 상기 유전막을 마스크로 이용하여 반응성 이온 식각 방법에 의해 반도체기판을 이방성 식각하여 회절 격자를 형성하고 상기 유전막을 제거한다. 따라서, 공정 시간을 감소시키며 회절 격자의 단면이 직각을 이루면서 깊이와 듀티비를 용이하게 조절할 수 있다.

Description

회절격자의 형성 방법

제1도 (a) 내지 (b)는 종래 방법의 일실시예에 따른 습식식각을 이용하여 회절격자를 형성하는 것을 도시한 공정도.

제2도 (a) 내지 (c)는 종래 방법의 다른 실시예에 따른 전자 빔 리쏘그라피를 이용하여 회절격자를 형성하는 것을 도시한 공정도.

제3도 (a) 내지 (c)는 본 발명에 따른 회절격자를 형성하는 것을 도시한 공정도.

* 도면의 주요부분에 대한 부호의 설명

31 : 반도체기판 33 : 유전막

35 : 감광막 37 : 회절 격자

본 발명은 장거리 통신에서 발광 소자로 사용되는 분산 궤환 레이저 다이오드(Distributed Feedback Laser Diode : 이하, DFB-LD라칭함)의 회절격자의 형성 방법에 관한 것으로서, 특히, 반응성 건식식각 방법을 사용하며, 그 반응성 이온 식각에 있어서, 식각 선택성이 큰 절연막을 중간에 사용하여 회절 격자를 제작하는 회절격자의 형성방법에 관한 것이다.

최근 고속 광대역 통신의 필요성과 함께 광통신에 사용되는 광원은 많이 향상되었으며, 특히 장거리 광통신을 위해 사용되는 1.55μm의 발진 파장을 갖는 InP계 DFB-LD를 위한 1차 회절격자 제작방법은 이미 오래 전부터 연구되어 왔다. 회절격자를 형성하는 방법은 감광막 패턴 형성방법에 따라 광 홀로그래피(optical holography) 방법과 전자 빔 리쏘그래피(E-beam lithography) 방법으로 크게 분류되어진다.

제1도(a) 내지 (b)는 종래 방법의 일실시예에 따른 회절격자를 형성하는 것을 도시한 공정도로, 광 홀로그래피 방법에 의한 것이다.

제1도(a)를 참조하면, N형의 InP의 반도체기판(11) 상에 감광막(13)을 도포한 후 광 홀로그래피 방법으로 노광 및 현상하여 패터닝하여 반도체기판(11)을 노출시킨다. 상기에서, 광 홀로그래피 공정시 광의 간섭 및 보강에 의해 감광막이 선택적으로 노광되므로 현상에 의해 감광막(13)이 패터닝된다.

제1도(b)를 참조하면, 상기 패턴된 감광막(13)을 식각 마스크로 하여 패턴이 형성되지 않은 노출된 부분의 반도체기판(13)을 습식 방법으로 등방성 식각하여 회절 격자(15)를 형성한다. 그리고, 상기 패턴된 감광막(13)을 제거한다.

상술한 종래의 회절 격자의 형성방법은 감광막을 광 홀로그래피 방법에 의해 패터닝하므로 공정 시간이 짧은 반면에 습식식각에 의해 형성되는 회절격자는 삼각형의 형태를 가지며 회절격자의 깊이가 최대 800~1000Å으로 제한되므로, 듀티비(Duty Rate)의 조절이 어렵다.

또한, 반도체기판을 습식 방법에 의해 등방성 식각하므로 회절 격자를 깊게 형성할 수 없다.

제2도(a) 내지 (c)는 종래 방법의 다른 실시예에 따른 회절 격자를 형성하는 것을 도시한 공정도로, 전자 빔을 이용한 것이다.

제2도(a)를 참조하면, N형의 InP의 반도체기판(21) 상에 유전막(23)과 감광막(25)을 순차적으로 형성한다. 그리고, 상기 감광막(25)을 전자 빔으로 노광 및 현상하여 패터닝한다.

제2도(b)를 참조하면, 상기 패턴된 감광막(25)을 마스크로 이용하여 반응성 이온 식각 방법에 의해 패턴된 감광막(25)이 형성되지 않은 부분의 유전막(23)을 제거하여 반도체기판(21)을 노출시킨다. 상기에서, 유전막(23) 제거시 감광막(25) 보다 유전막(23)의 식각 속도가 빠르도록 식각 선택비를 조절하여 패턴된 감광막(25)이 무너져 손상되는 것을 방지한다. 그리고, 상기 감광막(25)을 제거한다.

제2도(c)를 참조하면, 상기 유전막(23)을 마스크로 이용하여 반응성 이온 식각 방법에 의해 상기 유전막(23)이 형성되지 않은 부분의 반도체기판(21)을 이방성 식각하여 회절 격자(27)를 형성하고 유전막(23)을 제거한다. 상기에서, 회절 격자(27) 형성시 유전막(23) 보다 반도체기판(21)의 식각 속도가 빠르도록 식각 선택비를 조절하여 식각한다.

상술한 종래의 회절 격자의 형성방법은 감광막을 전자 빔으로 노광한 후 현상하여 감광막 패턴을 형성하고 2 차례의 반응성 이온 식각하므로 회절 격자가 직각의 단면을 이루고 깊이 및 격자의 듀티 비(duty rate)를 임의로 조절할 수 있다.

그러나, 상술한 종래의 회절 격자의 형성방법은 전자 빔을 이용하여 감광막을 노광하므로 긴 공정 시간을 필요로 하는 문제점이 있었다.

따라서, 본 발명은 공정 시간이 짧으면서 회절 격자의 깊이 및 듀티 비를 임의로 조절할 수 있는 회절 격자의 형성방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 회절 격자의 제조방법은 화합물 반도체기판 상에 유전막과 감광막을 순차적으로 형성하고 상기 감광막을 광 홀로그래피 방법으로 노광하고 현상하여 패터닝하여 상기 유전막을 노출시키는 공정과, 상기 패턴된 감광막을 마스크로 이용하여 반응성 이온 식각 방법에 의해 패턴된 감광막이 형성되지 않은 부분의 유전막을 제거하여 반도체기판을 노출시키는 공정과, 상기 유전막을 마스크로 이용하여 반응성 이온 식각 방법에 의해 상기 유전막이 형성되지 않아 노출된 부분의 반도체기판을 이방성 식각하여 회절 격자를 형성하는 공정과, 상기 유전막을 제거하는 고정을 구비한다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

제3(a) 내지(c)는 본 발명에 따른 회절 격자를 형성하는 것을 도시한 공정도이다.

제3(a)를 참조하면, N형의 InP의 반도체기판(31) 상에 유전막(33)과 감광막(35)을 순차적으로 형성한다. 상기에서 유전막(33)을 산화막 또는 질화막을 화학기상증착법에 의해 300~500Å 정도의 두께로 형성하며, 감광막(35)을 회전 도포법에 의해 300~500Å 정도의 두께로 형성한다. 이때, 상기 유전막(33)과 감광막(35)의 두께는 만일 그 두께가 너무 얇을 경우 식각에 견디지 못하여 마스킹을 할 수 없고, 너무 두꺼우면 미세패턴을 형성할 수 없기 때문에, 식각은 되지 않으면서 미세패턴 형성에 어려움을 주지 않는 두께로 형성하여야 하는데, 실험에 의해 확인한 결과, 그 두께가 최소 300Å 최대 500Å이 되어야 상기 조건을 만족한다고 판명되었다. 그리고, 상기 유전막(33)과 감광막(35)이 형서되었으면, 상기 감광막(35)을 광 홀로그래피 방법으로 노광하고 현상하여 패터닝하여 유전막(33)을 노출시킨다. 상기에서, 광 홀로그래피 공정시 광의 간섭 및 보강에 의해 감광막(35)이 선택적으로 노광되므로 현상에 의해 감광막(35)이 패터닝된다.

제3도(b)를 참조하면, 상기 패턴된 감광막(35)을 마스크로 이용하여 반응성 이온 식각 방법에 의해 패턴된 감광막(35)이 형성되지 않은 부분의 유전막(33)을 제거하여 반도체기판(31)을 노출시킨다. 이때, 감광막(35)과 유전막(33)의 식각 선택비는 1:4로 조절하여야 하는데, 이와같이 식각 선택비를 1:4로 한다는 것은 공지된 기술로서, 이를 위해, 상기 유전막(33) 제거시 반응성 이온 식각 장치의 RF 파워를 0.5W/cm²정도로 낮게 조절하고 챔버의 압력을 100mTorr가 되도록 조절하여, 감광막(35)과 유전막(33)의 식각 선택비를 1:4 정도가 되도록 조절한다. 이와 같은 식각 선택비로 유전막(33)을 제거하면, 패턴된 감광막(35)이 무너져 손상되기 전에 유전막(33)이 패터닝된다. 이때, 만일 RF 파워가 더 높아진다거나, 챔버의 압력이 떨어질 경우, 감광막에 대한 식각 선택비도 떨어지게 된다. 이와 같이 유전막(33)을 제거하였으면, 상기 감광막(35)을 제거한다.

제3도(c)를 참조하면, 상기 유전막(33)을 마스크로 이용하여 반응성 이온 식각 방법에 의해 상기 유전막(33)이 형성되지 않아 노출된 부분의 반도체기판(31)을 이방성 식각하여 회절 격자(37)를 형성하고 상기 유전막(33)을 제거한다. 상기 반도체기판(31) 식각시, CH₄/H₂를 이용하여 유전막(33)과 반도체기판(31)의 식각 선택비를 1:10 이상이 되도록 하여 상기 유전막(33)이 손상되는 것을 방지한다.

만일 유전막(33)과 반도체기판(31)의 식각 선택비가 1:10 이상이 되지 않으면, 소자 제작에 필요한 충분한 깊이의 식각이 불가능하다. 즉, 소자 제작에 필요한 반도체 기판(31)의 깊이는 1500Å 정도인데, 이때, 질화막은 150Å 이상이 남아 있어야 한다. 따라서, 질화막이 300Å 두께로 형성되었을 경우, 반도체기판(31)이 1500Å 식각될 때, 상기 질화막이 150Å 이상 남아 있기 위해서는, 150Å 이하로 식각되어야 한다. 그러므로, 유전막(33)과 반도체기판(31)의 식각 선택비는 1:10 이상이어야 한다. 이때, 상기 반도체기판(31)은 이방성으로 식각되어 회절 격자(37)의 단면은 직각을 이루게 되며, 상기 유전막(33)이 손상되는 것을 방지하므로 상기 회절 격자(37)의 깊이와 듀티 비를 용이하게 조절할 수 있다.

상술한 바와 같은 본 발명에 따른 회절 격자의 형성방법은 반도체기판 상에 유전막과 감광막을 순차적으로 형성한 후 감광막을 광 홀로그래피 방법으로 노광하고 현상하여 패터닝하고, 패턴된 감광막을 마스크로 이용하여 반응성 이온 식각 방법에 의해 유전막을 패터닝하며, 상기 유전막을 마스크로 이용하여 반응성 이온 식각 방법에 의해 반도체기판을 이방성 식각하여 회절 격자를 형성하고 상기 유전막을 제거한다.

따라서, 본 발명은 공정 시간을 감소시키며 회절 격자의 단면이 직각을 이루면서 깊이와 듀티 비를 용이하게 조절할 수 있는 잇점이 있다.

Claims (5)

1. InP 화합물 반도체기판 상에 유전막과 감광막을 순차적으로 형성하고 상기 감광막을 광 홀로그래피 방법으로 노광하고 현상한 후, 패터닝하여 상기 유전막을 노출시키는 제1공정과, 상기 제1공정에서 패턴된 감광막을 마스크로 이용하여 반응성 이온 식각 방법에 의해 상기 유전막의 노출된 부분을 제거하여 반도체기판을 노출시키는 제2공정과, 상기 마스크로 사용된 감광막을 제거하고, 상기 감광막 밑에 식각되지 않고, 남아있는 유전막을 마스크로 이용하여 반응성 이온 식각 방법에 의해 상기 제2공정에서 노출된 반도체기판을 이방성 식각하여 회절 격자를 형성하는 제3공정과, 상기 마스크로 사용된 유전막을 제거하는 제4공정을 구비하는 것을 특징으로 하는 회절 격자의 형성 방법.
2. 제1항에 있어서, 상기 유전막은 산화막 또는 질화막으로 형성하며, 상기 제3공정에서 마스크로 사용될 때, 식각에 잘 견디며 미세 패턴 형성을 용이하게 하기 위해, 그 두께를 300~500Å으로 형성하는 것을 특징으로 하는 회절 격자의 형성 방법.
3. 제1항에 있어서, 상기 감광막은 상기 제2공정에서 마스크로 사용될 때, 식각에 잘 견디고, 미세 패턴 형성을 용이하게 하기 위해 그 두께를 300~500Å으로 형성하는 것을 특징으로 하는 회절 격자의 형성방법.
4. 제1항에 있어서, 상기 제2공정에서 유전막 제거할 때 반응성 이온 식각 장치의 RF 파워를 0.3~0.7W/cm²로 하고, 챔버의 압력을 95~105mTorr로 조절하며, 감광막과 유전막의 식각 선택비를 1:4가 되도록 조절하는 회절 격자의 형성방법.
5. 제1항에 있어서, 상기 제3공정은 반도체기판을 CH₄/H₂로 식각하며, 상기 유전막과 반도체기판의 식각 선택비를 1:10 이상이 되도록 하여, 소자 제작시 식각되지 않고 남아 있는 유전막의 두께와 반도체기판의 식각 깊이가 1:10 이상이 되도록 하는 것을 특징으로 하는 회절 격자의 형성방법.