JP3112153B2 - グレーティングの作製方法 - Google Patents
グレーティングの作製方法Info
- Publication number
- JP3112153B2 JP3112153B2 JP23365695A JP23365695A JP3112153B2 JP 3112153 B2 JP3112153 B2 JP 3112153B2 JP 23365695 A JP23365695 A JP 23365695A JP 23365695 A JP23365695 A JP 23365695A JP 3112153 B2 JP3112153 B2 JP 3112153B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- grating
- control layer
- pattern
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、光通信システムに
不可欠な光源等に用いられる、ＤＦＢ（distributed fe
ed back ）レーザやＤＢＲ（distributed Bragg reflec
tor ）レーザ等のグレーティングの作製方法に関する。
不可欠な光源等に用いられる、ＤＦＢ（distributed fe
ed back ）レーザやＤＢＲ（distributed Bragg reflec
tor ）レーザ等のグレーティングの作製方法に関する。
【０００２】
【従来の技術】一般に、ＤＦＢレーザやＤＢＲレーザと
いった分布帰還型レーザなどの光回路素子では、表面に
周期的な凹凸構造を有するグレーティングが多く用いら
れている。このような分布帰還型レーザ等に用いられる
グレーティングを作製するには、まず基板上に、作製す
るグレーティングのパターンに対応するマスクを形成
し、その後、このマスクを用いてドライエッチングある
いはケミカルエッチングを行うことにより、基板表層部
にグレーティングのパターンを形成するといった方法が
採られる。
いった分布帰還型レーザなどの光回路素子では、表面に
周期的な凹凸構造を有するグレーティングが多く用いら
れている。このような分布帰還型レーザ等に用いられる
グレーティングを作製するには、まず基板上に、作製す
るグレーティングのパターンに対応するマスクを形成
し、その後、このマスクを用いてドライエッチングある
いはケミカルエッチングを行うことにより、基板表層部
にグレーティングのパターンを形成するといった方法が
採られる。
【０００３】ところで、このようなグレーティングの作
製において、グレーティングパターンに対応するマスク
を形成するには、通常２光束干渉露光法が採用される。
この２光束干渉露光法は、図２に示すようにＨｅ−Ｃｄ
レーザ１からのレーザ光を平面鏡２で反射させ、さらに
該反射光を、レンズ３、ピンホール４を通過させビーム
スプリッタ５で二つに分ける。そして、これら二つの光
束を、それぞれミラー６に反射させることによって予め
フォトレジストを塗布した試料７上で干渉させ、該試料
７上にグレーティングパターンを焼き付けるといった方
法である。
製において、グレーティングパターンに対応するマスク
を形成するには、通常２光束干渉露光法が採用される。
この２光束干渉露光法は、図２に示すようにＨｅ−Ｃｄ
レーザ１からのレーザ光を平面鏡２で反射させ、さらに
該反射光を、レンズ３、ピンホール４を通過させビーム
スプリッタ５で二つに分ける。そして、これら二つの光
束を、それぞれミラー６に反射させることによって予め
フォトレジストを塗布した試料７上で干渉させ、該試料
７上にグレーティングパターンを焼き付けるといった方
法である。
【０００４】このような２光束干渉露光法を用いた従来
のグレーティング作製方法について具体的に説明する
と、まず、図３（ａ）に示すようにグレーティング作製
基板となるＩｎＰ基板１０上に、ドライエッチング耐性
を有するＡｕ膜１１をスパッタ法によって形成し、さら
にこのＡｕ膜１１上にフォトレジストを塗布してフォト
レジスト層１２を形成する。次に、図２に示した前記２
光束干渉露光法によってフォトレジスト層１２をグレー
ティングパターンに露光し（焼き付け）、さらに適宜な
現像液を用いてこれを現像し、図３（ｂ）に示すように
レジストグレーティング１３を得る。次いで、このレジ
ストグレーティング１３をマスクとしてＩＢＥ（イオン
エッチングビーム）法等のドライエッチングを行うこと
により、図３（ｃ）に示すようにＡｕ膜１１をグレーテ
ィングパターンにエッチングする。そして、このドライ
エッチングをさらに続けることによってＩｎＰ基板１０
をグレーティングパターン状とし、その後残留したＡｕ
膜１１およびレジストグレーティング１３があればこれ
を除去し、図３（ｄ）に示すようなグレーティング１４
を得る。
のグレーティング作製方法について具体的に説明する
と、まず、図３（ａ）に示すようにグレーティング作製
基板となるＩｎＰ基板１０上に、ドライエッチング耐性
を有するＡｕ膜１１をスパッタ法によって形成し、さら
にこのＡｕ膜１１上にフォトレジストを塗布してフォト
レジスト層１２を形成する。次に、図２に示した前記２
光束干渉露光法によってフォトレジスト層１２をグレー
ティングパターンに露光し（焼き付け）、さらに適宜な
現像液を用いてこれを現像し、図３（ｂ）に示すように
レジストグレーティング１３を得る。次いで、このレジ
ストグレーティング１３をマスクとしてＩＢＥ（イオン
エッチングビーム）法等のドライエッチングを行うこと
により、図３（ｃ）に示すようにＡｕ膜１１をグレーテ
ィングパターンにエッチングする。そして、このドライ
エッチングをさらに続けることによってＩｎＰ基板１０
をグレーティングパターン状とし、その後残留したＡｕ
膜１１およびレジストグレーティング１３があればこれ
を除去し、図３（ｄ）に示すようなグレーティング１４
を得る。
【０００５】ここで、１．３μｍ〜１．６μｍ帯長波長
レーザ用グレーティングを作製する場合、その１次グレ
ーティングの周期は２１０〜２６０ｎｍになる。なお、
ＩｎＰ基板１０にフォトレジスト層１２を直接設けるこ
となく、Ａｕ膜１１を介して形成するのは、フォトレジ
スト層１２を直接設けると、ドライエッチング後該フォ
トレジスト層１２がＩｎＰ基板１０上に焼き付いてしま
い、これを剥離するのが困難になるからである。すなわ
ち、ドライエッチングによるエッチング速度の大きいＡ
ｕ膜１１を、ＩｎＰ基板１０とフォトレジスト層１２と
の間に設けることにより、ドライエッチングによって容
易にフォトレジスト層１２およびＡｕ膜１１を除去でき
るようにしているのである。
レーザ用グレーティングを作製する場合、その１次グレ
ーティングの周期は２１０〜２６０ｎｍになる。なお、
ＩｎＰ基板１０にフォトレジスト層１２を直接設けるこ
となく、Ａｕ膜１１を介して形成するのは、フォトレジ
スト層１２を直接設けると、ドライエッチング後該フォ
トレジスト層１２がＩｎＰ基板１０上に焼き付いてしま
い、これを剥離するのが困難になるからである。すなわ
ち、ドライエッチングによるエッチング速度の大きいＡ
ｕ膜１１を、ＩｎＰ基板１０とフォトレジスト層１２と
の間に設けることにより、ドライエッチングによって容
易にフォトレジスト層１２およびＡｕ膜１１を除去でき
るようにしているのである。
【０００６】
【発明が解決しようとする課題】しかしながら、前述し
たグレーティング作製法では、グレーティングの形状、
特にはその深さ方向に対するエッチング量の制御性が悪
いといった欠点がある。ところが、作製するグレーティ
ングが長波長系レーザに用いられる場合では、そのピッ
チについては２１０〜２４０ｎｍ程度、また深さについ
ては〜１００ｎｍ程度と微小なエッチング量で制御しな
ければならず、したがって前記グレーティング作製法で
はこのエッチング量を再現性良く制御するのがきわめて
困難となっている。そして、このようにエッチング量の
再現性が不十分であることから、従来では得られるグレ
ーティングを用いた光回路素子の特性を安定させること
ができないといった不都合を生じているのである。
たグレーティング作製法では、グレーティングの形状、
特にはその深さ方向に対するエッチング量の制御性が悪
いといった欠点がある。ところが、作製するグレーティ
ングが長波長系レーザに用いられる場合では、そのピッ
チについては２１０〜２４０ｎｍ程度、また深さについ
ては〜１００ｎｍ程度と微小なエッチング量で制御しな
ければならず、したがって前記グレーティング作製法で
はこのエッチング量を再現性良く制御するのがきわめて
困難となっている。そして、このようにエッチング量の
再現性が不十分であることから、従来では得られるグレ
ーティングを用いた光回路素子の特性を安定させること
ができないといった不都合を生じているのである。
【０００７】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、特に深さ方向に対しての
寸法精度について再現性良くグレーティングを作製する
ことができ、これにより安定した素子特性を有する光回
路素子の提供を可能にする、グレーティングの作製方法
を提供することにある。
で、その目的とするところは、特に深さ方向に対しての
寸法精度について再現性良くグレーティングを作製する
ことができ、これにより安定した素子特性を有する光回
路素子の提供を可能にする、グレーティングの作製方法
を提供することにある。
【０００８】
【課題を解決するための手段】本発明のグレーティング
の作製方法では、グレーティング作製基板の上に、該基
板とエッチングレートの異なる材質からなる第一のエッ
チング制御層を形成する工程と、前記第一のエッチング
制御層の上に、該第一のエッチング制御層とエッチング
レートの異なる材質からなる第二のエッチング制御層を
形成する工程と、前記第二のエッチング制御層の上に、
作製するグレーティングのパターンに対応するマスクパ
ターンを形成する工程と、前記マスクパターンをマスク
にし、かつ前記第一のエッチング制御層をエッチングス
トップ層として機能させて前記第二のエッチング制御層
をエッチングし、作製するグレーティングのパターンに
対応する第二の制御層パターンを形成する工程と、前記
第二の制御層パターンをマスクとして前記第一のエッチ
ング制御層をエッチングし、作製するグレーティングの
パターンに対応する第一の制御層パターンを形成する工
程と、前記第一の制御層パターンをマスクとして前記グ
レーティング作製基板をエッチングし、該グレーティン
グ作製基板表層部にグレーティングパターンを形成する
工程とを備えてなることを前記課題の解決手段とした。
の作製方法では、グレーティング作製基板の上に、該基
板とエッチングレートの異なる材質からなる第一のエッ
チング制御層を形成する工程と、前記第一のエッチング
制御層の上に、該第一のエッチング制御層とエッチング
レートの異なる材質からなる第二のエッチング制御層を
形成する工程と、前記第二のエッチング制御層の上に、
作製するグレーティングのパターンに対応するマスクパ
ターンを形成する工程と、前記マスクパターンをマスク
にし、かつ前記第一のエッチング制御層をエッチングス
トップ層として機能させて前記第二のエッチング制御層
をエッチングし、作製するグレーティングのパターンに
対応する第二の制御層パターンを形成する工程と、前記
第二の制御層パターンをマスクとして前記第一のエッチ
ング制御層をエッチングし、作製するグレーティングの
パターンに対応する第一の制御層パターンを形成する工
程と、前記第一の制御層パターンをマスクとして前記グ
レーティング作製基板をエッチングし、該グレーティン
グ作製基板表層部にグレーティングパターンを形成する
工程とを備えてなることを前記課題の解決手段とした。
【０００９】本発明のグレーティングの作製方法によれ
ば、グレーティング作製基板の上にエッチングレートの
異なる第一のエッチング制御層と第二のエッチング制御
層とを形成し、その後これらを順次パターニングして該
第一、第二のエッチング制御層からグレーティングのパ
ターンに対応するマスクを形成し、さらにこのマスクを
用いてエッチングを行い、グレーティング作製基板表層
部にグレーティングパターンを形成するので、これら第
一および第二のエッチング制御層の厚みで決まる深さの
方形波状グレーティングが作製可能になる。
ば、グレーティング作製基板の上にエッチングレートの
異なる第一のエッチング制御層と第二のエッチング制御
層とを形成し、その後これらを順次パターニングして該
第一、第二のエッチング制御層からグレーティングのパ
ターンに対応するマスクを形成し、さらにこのマスクを
用いてエッチングを行い、グレーティング作製基板表層
部にグレーティングパターンを形成するので、これら第
一および第二のエッチング制御層の厚みで決まる深さの
方形波状グレーティングが作製可能になる。
【００１０】
【発明の実施の形態】以下、本発明のグレーティングの
作製方法をその実施形態例によって詳しく説明する。図
１（ａ）〜（ｆ）は、本発明を１．５５μｍ帯ＤＦＢレ
ーザ用のグレーティングの作製に適用した場合の一実施
形態例を説明するための図であり、図１中符号２０はグ
レーティング作製基板となるＩｎＰ基板である。
作製方法をその実施形態例によって詳しく説明する。図
１（ａ）〜（ｆ）は、本発明を１．５５μｍ帯ＤＦＢレ
ーザ用のグレーティングの作製に適用した場合の一実施
形態例を説明するための図であり、図１中符号２０はグ
レーティング作製基板となるＩｎＰ基板である。
【００１１】この方法では、まず、図１（ａ）のように
ＩｎＰ基板２０上に、該基板とエッチングレートの異な
る材質、この例ではＩｎＧａＡｓＰからなる第一のエッ
チング制御層２１を形成する。次に、この第一のエッチ
ング制御層２１の上に、該第一のエッチング制御層２１
とエッチングレートの異なる材質、この例ではＩｎＰか
らなる第二のエッチング制御層２２を形成する。次い
で、この第二のエッチング制御層２２の上にＳｉＯ2 膜
２３を形成する。その後、このＳｉＯ2 膜２３の上にフ
ォトレジストを塗布してフォトレジスト層２４を形成す
る。ここで、第一のエッチング制御層２１、第二のエッ
チング制御層２２の形成については例えばＭＯＣＶＤ法
（有機金属気相成長法）が採用され、ＳｉＯ2 膜２３の
形成については例えば熱ＣＶＤ法が採用される。また、
第一のエッチング制御層２１と第二のエッチング制御層
２２とについては、この例では同じ膜厚に形成する。
ＩｎＰ基板２０上に、該基板とエッチングレートの異な
る材質、この例ではＩｎＧａＡｓＰからなる第一のエッ
チング制御層２１を形成する。次に、この第一のエッチ
ング制御層２１の上に、該第一のエッチング制御層２１
とエッチングレートの異なる材質、この例ではＩｎＰか
らなる第二のエッチング制御層２２を形成する。次い
で、この第二のエッチング制御層２２の上にＳｉＯ2 膜
２３を形成する。その後、このＳｉＯ2 膜２３の上にフ
ォトレジストを塗布してフォトレジスト層２４を形成す
る。ここで、第一のエッチング制御層２１、第二のエッ
チング制御層２２の形成については例えばＭＯＣＶＤ法
（有機金属気相成長法）が採用され、ＳｉＯ2 膜２３の
形成については例えば熱ＣＶＤ法が採用される。また、
第一のエッチング制御層２１と第二のエッチング制御層
２２とについては、この例では同じ膜厚に形成する。
【００１２】次いで、先に述べた２光束干渉露光法によ
ってフォトレジスト層２４を所望するグレーティングパ
ターン状に露光し、さらにこれを現像して図１（ｂ）に
示すようにレジストグレーティング２５を形成する。続
いて、形成したレジストグレーティング２５をマスクに
してＳｉＯ2 膜２３をＨＦでエッチングし、図１（ｂ）
に示すように、作製するグレーティングのパターンに対
応するマスクパターンとなるＳｉＯ2 グレーティングマ
スク２６を形成する。
ってフォトレジスト層２４を所望するグレーティングパ
ターン状に露光し、さらにこれを現像して図１（ｂ）に
示すようにレジストグレーティング２５を形成する。続
いて、形成したレジストグレーティング２５をマスクに
してＳｉＯ2 膜２３をＨＦでエッチングし、図１（ｂ）
に示すように、作製するグレーティングのパターンに対
応するマスクパターンとなるＳｉＯ2 グレーティングマ
スク２６を形成する。
【００１３】次いで、得られたＳｉＯ2 グレーティング
マスク２６をマスクとし、ＨＣｌ系エッチャントを用い
て第二のエッチング制御層２２をエッチングし、図１
（ｃ）に示すように作製するグレーティングのパターン
に対応する第二の制御層パターン２７を形成する。ここ
で、この第二のエッチング制御層２２のエッチングに用
いるエッチャントを選択するにあたっては、第二のエッ
チング制御層２２と第一のエッチング制御層２１とのエ
ッチングレートが異なることを利用し、特に第一のエッ
チング制御層２１に対するエッチングレートが第二のエ
ッチング制御層２２に対するエッチングレートより十分
に遅く、これにより該第一のエッチング制御層２１がエ
ッチングストップ層として機能するようなエッチャント
を選択する。
マスク２６をマスクとし、ＨＣｌ系エッチャントを用い
て第二のエッチング制御層２２をエッチングし、図１
（ｃ）に示すように作製するグレーティングのパターン
に対応する第二の制御層パターン２７を形成する。ここ
で、この第二のエッチング制御層２２のエッチングに用
いるエッチャントを選択するにあたっては、第二のエッ
チング制御層２２と第一のエッチング制御層２１とのエ
ッチングレートが異なることを利用し、特に第一のエッ
チング制御層２１に対するエッチングレートが第二のエ
ッチング制御層２２に対するエッチングレートより十分
に遅く、これにより該第一のエッチング制御層２１がエ
ッチングストップ層として機能するようなエッチャント
を選択する。
【００１４】次いで、ＳｉＯ2 グレーティングマスク２
６をＨＦ等によって除去し、その後全体にドライエッチ
ングを施す。ドライエッチングとして具体的には、Ｃｌ
2 とＡｒとを用いた反応性イオンエッチング装置（ＲＩ
Ｅ装置）によるエッチングが採用される。このようなド
ライエッチングによれば、第二のエッチング制御層２２
（第二の制御層パターン２７）および第一のエッチング
制御層２１はいずれもエッチングされるものの、そのエ
ッチングレートは、第二のエッチング制御層２２である
ＩｎＰのエッチングレートが〜０．１μｍ／ｍｉｎとな
り、第一のエッチング制御層２１であるＩｎＧａＡｓＰ
のエッチングレートが０．０５〜０．０６μｍ／ｍｉｎ
となる。したがって、前記条件のドライエッチングで
は、第二のエッチング制御層２２が第一のエッチング制
御層２１に対して２倍程度のエッチングレートとなる。
６をＨＦ等によって除去し、その後全体にドライエッチ
ングを施す。ドライエッチングとして具体的には、Ｃｌ
2 とＡｒとを用いた反応性イオンエッチング装置（ＲＩ
Ｅ装置）によるエッチングが採用される。このようなド
ライエッチングによれば、第二のエッチング制御層２２
（第二の制御層パターン２７）および第一のエッチング
制御層２１はいずれもエッチングされるものの、そのエ
ッチングレートは、第二のエッチング制御層２２である
ＩｎＰのエッチングレートが〜０．１μｍ／ｍｉｎとな
り、第一のエッチング制御層２１であるＩｎＧａＡｓＰ
のエッチングレートが０．０５〜０．０６μｍ／ｍｉｎ
となる。したがって、前記条件のドライエッチングで
は、第二のエッチング制御層２２が第一のエッチング制
御層２１に対して２倍程度のエッチングレートとなる。
【００１５】そこで、本発明ではこのエッチングレート
の差を利用することにより、方形波状のグレーティング
を作製するのである。すなわち、ここでのドライエッチ
ングでは、第二の制御層パターン２７が丁度全てエッチ
ングされるように行うことにより、図１（ｄ）に示すよ
うに第一のエッチング制御層２１をその厚みの半分まで
エッチングする。そして、このドライエッチングをさら
に進め、ＩｎＰ基板２０の一部が露出するまで第一のエ
ッチング制御層２８のみのエッチングを続けることによ
り、図１（ｅ）に示すように、作製するグレーティング
のパターンに対応する第一の制御層パターン２８を形成
する。
の差を利用することにより、方形波状のグレーティング
を作製するのである。すなわち、ここでのドライエッチ
ングでは、第二の制御層パターン２７が丁度全てエッチ
ングされるように行うことにより、図１（ｄ）に示すよ
うに第一のエッチング制御層２１をその厚みの半分まで
エッチングする。そして、このドライエッチングをさら
に進め、ＩｎＰ基板２０の一部が露出するまで第一のエ
ッチング制御層２８のみのエッチングを続けることによ
り、図１（ｅ）に示すように、作製するグレーティング
のパターンに対応する第一の制御層パターン２８を形成
する。
【００１６】その後、この第一の制御層パターン２８を
マスクとして該第一の制御層パターン２８がなくなるま
で前記条件のドライエッチングを続ける。すると、第一
の制御層パターン２８を形成するＩｎＧａＡｓＰとＩｎ
Ｐ基板２０を形成するＩｎＰとのエッチングレートの差
により、図１（ｆ）に示すように第一のエッチング制御
層２１と第二のエッチング制御層２２との膜厚によって
決まる深さのグレーティング２９が、方形波状の形状を
保ったままでＩｎＰ基板２０表層部に作製される。
マスクとして該第一の制御層パターン２８がなくなるま
で前記条件のドライエッチングを続ける。すると、第一
の制御層パターン２８を形成するＩｎＧａＡｓＰとＩｎ
Ｐ基板２０を形成するＩｎＰとのエッチングレートの差
により、図１（ｆ）に示すように第一のエッチング制御
層２１と第二のエッチング制御層２２との膜厚によって
決まる深さのグレーティング２９が、方形波状の形状を
保ったままでＩｎＰ基板２０表層部に作製される。
【００１７】このようなグレーティング２９の作製方法
にあっては、第一のエッチング制御層２１と第二のエッ
チング制御層２２との膜厚によって決まる深さのグレー
ティング２９を、方形波状の形状を保ったままでＩｎＰ
基板２０表層部に作製することができ、したがって深さ
方向の制御性が良くなることにより得られるグレーティ
ング２９の深さ方向の寸法精度を高めることができる。
すなわち、第一のエッチング制御層２１と第二のエッチ
ング制御層２２とを例えばＭＯＣＶＤ法（有機金属気相
成長法）で成長形成すれば、この比較的精度の高いＭＯ
ＣＶＤ法による成膜精度（膜厚精度）でグレーティング
２９の深さを決定することができ、したがって所望のグ
レーティング形状を容易に得ることができるのである。
にあっては、第一のエッチング制御層２１と第二のエッ
チング制御層２２との膜厚によって決まる深さのグレー
ティング２９を、方形波状の形状を保ったままでＩｎＰ
基板２０表層部に作製することができ、したがって深さ
方向の制御性が良くなることにより得られるグレーティ
ング２９の深さ方向の寸法精度を高めることができる。
すなわち、第一のエッチング制御層２１と第二のエッチ
ング制御層２２とを例えばＭＯＣＶＤ法（有機金属気相
成長法）で成長形成すれば、この比較的精度の高いＭＯ
ＣＶＤ法による成膜精度（膜厚精度）でグレーティング
２９の深さを決定することができ、したがって所望のグ
レーティング形状を容易に得ることができるのである。
【００１８】また、この方法では、図３に示した従来の
方法のごとくＩｎＰ基板１０上に耐ドライエッチングマ
スクとなるＡｕ膜１１を直接形成していないことから、
耐ドライエッチングマスク材料をスパッタすることによ
ってグレーティング作製基板であるＩｎＰ基板２０の表
面が荒れることがなく、したがって得られるグレーティ
ング２９の、表面の荒れに起因する光特性の低下を防止
することができる。
方法のごとくＩｎＰ基板１０上に耐ドライエッチングマ
スクとなるＡｕ膜１１を直接形成していないことから、
耐ドライエッチングマスク材料をスパッタすることによ
ってグレーティング作製基板であるＩｎＰ基板２０の表
面が荒れることがなく、したがって得られるグレーティ
ング２９の、表面の荒れに起因する光特性の低下を防止
することができる。
【００１９】なお、前記実施形態例では、グレーティン
グ作製基板としてＩｎＰ基板２０を、また第一のエッチ
ング制御層２１としてＩｎＧａＡｓＰを、第二のエッチ
ング制御層２２としてＩｎＰをそれぞれ用いたが、これ
らの材質については、グレーティング作製基板と第一の
エッチング制御層２１とのエッチングレートが異なり、
かつ第一のエッチング制御層２１と第二のエッチング制
御層２２とのエッチングレートが異なれば、他の材料を
用いてもよいのはもちろんである。また、第一のエッチ
ング制御層２１と第二のエッチング制御層２２との厚み
についても、前記例のごとく同一にすることなくこれら
の間のエッチングレートの違いにより任意にすることが
できる。
グ作製基板としてＩｎＰ基板２０を、また第一のエッチ
ング制御層２１としてＩｎＧａＡｓＰを、第二のエッチ
ング制御層２２としてＩｎＰをそれぞれ用いたが、これ
らの材質については、グレーティング作製基板と第一の
エッチング制御層２１とのエッチングレートが異なり、
かつ第一のエッチング制御層２１と第二のエッチング制
御層２２とのエッチングレートが異なれば、他の材料を
用いてもよいのはもちろんである。また、第一のエッチ
ング制御層２１と第二のエッチング制御層２２との厚み
についても、前記例のごとく同一にすることなくこれら
の間のエッチングレートの違いにより任意にすることが
できる。
【００２０】
【発明の効果】以上説明したように本発明のグレーティ
ングの作製方法は、グレーティング作製基板の上にエッ
チングレートの異なる第一のエッチング制御層と第二の
エッチング制御層とを形成し、その後これらを順次パタ
ーニングしてグレーティングのパターンに対応するマス
クを形成し、さらにこのマスクを用いてエッチングを行
い、グレーティング作製基板表層部に第一および第二の
エッチング制御層の厚みで決まる深さの方形波状グレー
ティングパターンを形成する方法であるから、深さ方向
の制御性が良くなり、これにより得られるグレーティン
グの深さ方向の寸法精度を高めることができる。したが
って、ＤＦＢレーザやＤＢＲレーザ等のグレーティング
を高い寸法精度で再現性良く作製することができ、これ
により安定した素子特性を有する光回路素子の提供を可
能にすることができる。
ングの作製方法は、グレーティング作製基板の上にエッ
チングレートの異なる第一のエッチング制御層と第二の
エッチング制御層とを形成し、その後これらを順次パタ
ーニングしてグレーティングのパターンに対応するマス
クを形成し、さらにこのマスクを用いてエッチングを行
い、グレーティング作製基板表層部に第一および第二の
エッチング制御層の厚みで決まる深さの方形波状グレー
ティングパターンを形成する方法であるから、深さ方向
の制御性が良くなり、これにより得られるグレーティン
グの深さ方向の寸法精度を高めることができる。したが
って、ＤＦＢレーザやＤＢＲレーザ等のグレーティング
を高い寸法精度で再現性良く作製することができ、これ
により安定した素子特性を有する光回路素子の提供を可
能にすることができる。
【図１】（ａ）〜（ｆ）は本発明のグレーティングの作
製方法を工程順に説明するための要部側断面図である。
製方法を工程順に説明するための要部側断面図である。
【図２】２光束干渉露光法を説明するための図である。
【図３】（ａ）〜（ｄ）は従来のグレーティングの作製
方法を工程順に説明するための要部側断面図である。
方法を工程順に説明するための要部側断面図である。
２０ ＩｎＰ基板 ２１ 第一の
エッチング制御層 ２２ 第二のエッチング制御層 ２３ ＳｉＯ
2 膜 ２４ フォトレジスト層 ２５ レジス
トグレーティング ２６ ＳｉＯ2 グレーティングマスク ２７ 第二の
制御層パターン ２８ 第一の制御層パターン ２９ グレー
ティング
エッチング制御層 ２２ 第二のエッチング制御層 ２３ ＳｉＯ
2 膜 ２４ フォトレジスト層 ２５ レジス
トグレーティング ２６ ＳｉＯ2 グレーティングマスク ２７ 第二の
制御層パターン ２８ 第一の制御層パターン ２９ グレー
ティング
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−356001（ＪＰ，Ａ) 特開 平６−209143（ＪＰ，Ａ) 特開 昭64−77983（ＪＰ，Ａ) 特開 平６−252502（ＪＰ，Ａ) 特開 平６−342960（ＪＰ，Ａ) 特開 昭61−134096（ＪＰ，Ａ) 特開 平５−82889（ＪＰ，Ａ) 特開 平６−132609（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/12 G02B 5/18 G03F 7/40 521 H01L 21/3065 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (1)
- 【請求項１】 グレーティング作製基板の上に、該基板
とエッチングレートの異なる材質からなる第一のエッチ
ング制御層を形成する工程と、 前記第一のエッチング制御層の上に、該第一のエッチン
グ制御層とエッチングレートの異なる材質からなる第二
のエッチング制御層を形成する工程と、 前記第二のエッチング制御層の上に、作製するグレーテ
ィングのパターンに対応するマスクパターンを形成する
工程と、 前記マスクパターンをマスクにし、かつ前記第一のエッ
チング制御層をエッチングストップ層として機能させて
前記第二のエッチング制御層をエッチングし、作製する
グレーティングのパターンに対応する第二の制御層パタ
ーンを形成する工程と、 前記第二の制御層パターンをマスクとして前記第一のエ
ッチング制御層をエッチングし、作製するグレーティン
グのパターンに対応する第一の制御層パターンを形成す
る工程と、 前記第一の制御層パターンをマスクとして前記グレーテ
ィング作製基板をエッチングし、該グレーティング作製
基板表層部にグレーティングパターンを形成する工程
と、を備えてなることを特徴とするグレーティングの作
製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23365695A JP3112153B2 (ja) | 1995-09-12 | 1995-09-12 | グレーティングの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23365695A JP3112153B2 (ja) | 1995-09-12 | 1995-09-12 | グレーティングの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0983073A JPH0983073A (ja) | 1997-03-28 |
| JP3112153B2 true JP3112153B2 (ja) | 2000-11-27 |
Family
ID=16958471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23365695A Expired - Fee Related JP3112153B2 (ja) | 1995-09-12 | 1995-09-12 | グレーティングの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3112153B2 (ja) |
-
1995
- 1995-09-12 JP JP23365695A patent/JP3112153B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0983073A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5225039A (en) | Method for producing a diffraction grating | |
| JPS61190368A (ja) | 微細パタ−ンの形成方法 | |
| US4826291A (en) | Method for manufacturing diffraction grating | |
| EP0566886B1 (en) | Method of producing diffraction grating | |
| JP3112153B2 (ja) | グレーティングの作製方法 | |
| US5221429A (en) | Method of manufacturing phase-shifted diffraction grating | |
| US5540345A (en) | Process of producing diffraction grating | |
| JP3287331B2 (ja) | 半導体光素子の製造方法 | |
| JPH11337713A (ja) | 回折格子の形成方法 | |
| JPH08334610A (ja) | 回折格子の製造方法 | |
| JP2527833B2 (ja) | 回折格子の製造方法 | |
| EP0490320B1 (en) | A method for producing a diffraction grating | |
| JPS6033505A (ja) | 回折格子の製造方法 | |
| JP3338150B2 (ja) | 回折格子の製造方法 | |
| JP2730893B2 (ja) | 回折格子製造方法 | |
| JPH07198922A (ja) | 回折格子の作製方法 | |
| JPH0829606A (ja) | 位相シフト回折格子の作製方法 | |
| JPH063541A (ja) | 導波路型グレーティング及びその作製法 | |
| JP2003075619A (ja) | 回折格子の形成方法 | |
| JPH09184909A (ja) | 領域を限定した回折格子の作製方法 | |
| JPH0461331B2 (ja) | ||
| JP2786229B2 (ja) | 回折格子の製造方法 | |
| JPH01225189A (ja) | 回折格子の製造方法 | |
| JPH05299761A (ja) | 回折格子及びその製造方法 | |
| JP2003101136A (ja) | 回折格子およびそれを用いた半導体レーザー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |