CN101593688B - 半导体制造方法及半导体掩模结构 - Google Patents

Abstract

本发明公开了一种半导体制造方法，该方法包括：在半导体基板上形成光刻胶层；用配置有掩模图形的掩模版对所述光刻胶层曝光；对曝光后的所述光刻胶层进行显影处理，形成刻蚀阻挡图形，分布越密集的所述刻蚀阻挡图形的特征尺寸越小；对所述刻蚀阻挡图形烘焙，使所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的特征尺寸和基板一侧的特征尺寸差距越大；对具有所述刻蚀阻挡图形的半导体基板进行刻蚀。本发明使分布密度不同的刻蚀阻挡图形的基板一侧的特征尺寸的差别减小，从而使刻蚀之后与刻蚀阻挡图形对应的刻蚀图形的尺寸的不一致问题得到改善。

Description

半导体制造方法及半导体掩模结构

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体制造方法及一种半导体掩模结构。

背景技术

在半导体器件的制造中，在进行光刻工艺中，将掩模版上的掩模图形投影到涂覆了光刻胶层的硅片上，经过紫外线曝光，使光刻胶层的曝光位置发生了光化学变化，从而经过显影在光刻胶层中形成了掩模图形的映像，也就是刻蚀阻挡图形。再通过后续工艺，如刻蚀工艺，就把掩模版上的掩模图形转移到硅片表面制成永久的图形，例如形成栅极。

如图1a所示，通常掩模版10上相同特征尺寸(CD)的掩模图形11，经过光源12照射投影到硅片13的光刻胶层14上，形成相同CD的刻蚀阻挡图形15，所述相同包括具有合格范围内的误差。实践中，掩模图形11的密度分布是不均匀的。由于光的干涉、衍射等现象，使得分布的越密集的掩模图形，对应得到的刻蚀阻挡图形的CD越小。在刻蚀步骤中，被刻蚀阻挡图形保护的区域不被刻蚀，形成刻蚀图形。由于刻蚀阻挡图形的CD不相同，因此在刻蚀过程之后，形成的分布的越密集的刻蚀图形的CD越小。这样使得所制造的器件的电学特性不能满足要求，例如在栅极的形成过程中，上述问题使得同一器件的栅极的CD不一致，从而造成器件的电学特性不合格。

在2005年4月20日公开的，授权公告号为：CN1321440C中国专利中，公开了一种接触孔的形成方法，该方法解决了密集区的接触孔和稀疏区的接触孔的CD不相同的问题。该方法为：先利用第一掩模版形成均匀网格分布的接触孔，再利用第二掩模版曝光稀疏区与密集区，使经历二次曝光的稀疏区与密集区的光刻胶层发生变化，熔化温度高于未经历二次曝光的光刻胶层，继而以高于未经历二次曝光的光刻胶层的熔化温度、但低于经历二次曝光的光刻胶层的熔化温度的温度对光刻胶层加热，使未经历二次曝光的光刻胶层中的接触孔消失，只剩下具有稀疏区与密集区的光刻胶层，这样稀疏区与密集区形成的刻蚀图形的CD相同。但是该方法要经过两次曝光，要制作两种掩模版，因此过程复杂、成本高。

传统的解决密度分布不同的刻蚀阻挡图形特征尺寸不相同的问题的处理方法是利用掩模图形密度不同的区域采用不同的掩模图形，例如掩模图形分布的越密集的地方掩模图形的CD越大，但是该方法需要掩模版上具有不同的掩模图形，因此掩模版的制作过程复杂。

发明内容

本发明提供了一种半导体制造方法，使密度不同的刻蚀阻挡图形的特征尺寸不一致，从而引起刻蚀之后的刻蚀图形特征尺寸不一致的问题得到改善。

该半导体制造方法包括步骤：

在半导体基板上形成光刻胶层；用配置有掩模图形的掩模版对所述光刻胶层曝光；

对曝光后的所述光刻胶层进行显影处理，形成刻蚀阻挡图形，分布越密集的所述刻蚀阻挡图形的特征尺寸越小；

对所述刻蚀阻挡图形烘焙，使所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的特征尺寸和基板一侧的特征尺寸差距越大；

对具有所述刻蚀阻挡图形的半导体基板进行刻蚀。

可选的，对所述刻蚀阻挡图形烘焙温度T2，偏离使刻蚀阻挡图形的从上表面至基板方向的特征尺寸相同的烘焙温度T1，并且T2在T1±20℃的范围内。

可选的，所述烘焙温度T1小于烘焙温度T2，并且烘焙温度T2在烘焙温度T1至烘焙温度T1-20℃的范围内。

可选的，所述烘焙温度T1为110℃，所述烘焙温度T2为100℃±5℃。

可选的，烘焙之后的所述刻蚀阻挡图形的基板一侧的特征尺寸相同。

可选的，所述的刻蚀阻挡图形包括与相邻刻蚀阻挡图形的间距在170nm-480nm范围内的刻蚀阻挡图形，以及与相邻刻蚀阻挡图形的间距在1000nm-6000nm范围内的刻蚀阻挡图形。

相应的本发明还提供了一种半导体掩模结构，包括：

半导体基板；

在半导体基板上形成的刻蚀阻挡图形，

所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的特征尺寸和基板一侧的特征尺寸的差距越大。

可选的，所述的刻蚀阻挡图形的基板一侧的特征尺寸相同。

可选的，所述的刻蚀阻挡图形包括与相邻刻蚀阻挡图形的间距在170nm-480nm范围内的刻蚀阻挡图形，以及与相邻刻蚀阻挡图形的间距在1000nm-6000nm范围内的刻蚀阻挡图形。

与现有技术相比，上述技术方案具有以下优点：

上述技术方案提供的半导体制造方法，利用改变刻蚀阻挡图形的形状，使刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且使分布的越密集的刻蚀阻挡图形的上表面一侧的特征尺寸和基板一侧的特征尺寸差距越大，这样使分布的密度不同的刻蚀阻挡图形基板一侧的特征尺寸差别减小，从而使利用刻蚀阻挡图形对应的，刻蚀之后的刻蚀图形的尺寸的不一致问题得到改善。

在本发明的一个可选的技术方案中，通过调整烘焙温度使密度不同的刻蚀阻挡图形的基板一侧的特征尺寸相同，从而使刻蚀之后的刻蚀图形的尺寸的不一致问题得到改善。

其次，上述技术方案还公开了一种半导体结构，其中所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且刻蚀阻挡图形分布的越密集上表面一侧的特征尺寸和基板一侧的特征尺寸差距越大，这样使分布的密度不同的刻蚀阻挡图形基板一侧的特征尺寸差别减小，从而使利用刻蚀阻挡图形对应的，刻蚀之后的刻蚀图形的尺寸的不一致问题得到改善。

附图说明

图1a为现有技术中的利用均匀分布有掩模图形的掩模版进行光刻过程的示意图；图1b为根据本发明一实施例的半导体制造方法流程图；

图2为根据本发明一实施例的半导体制造方法中曝光过程示意图；

图3为刻蚀阻挡图形基板一侧的CD随相邻刻蚀阻挡图形的距离变化的曲线图；

图4为根据本发明一实施例的半导体制造方法中曝光后的结构示意图；

图5为根据本发明一实施例的半导体掩模结构的示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明，使本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。

为了清楚，在下面的描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

由于在光刻的曝光步骤中，存在如非线性失真、邻近效应、线条缩短等图像形状失真，这些主要是由于光线的衍射、干涉等光学效应造成的。于是，在掩模图形的密度不同，曝光之后形成的刻蚀阻挡图形的CD也不同，例如正胶的光刻胶，刻蚀阻挡图形分布的越密集，刻蚀阻挡图形的CD越小。因为在传统的曝光、显影之后的烘焙过程中，通常是利用最佳温度T1，使得刻蚀阻挡图形发生最小的形变，在烘焙之后侧面接近垂直于半导体基板。这样因为刻蚀阻挡图形分布越密集，特征尺寸越小，因此使得刻蚀之后的形成的分布越密集的刻蚀图形的CD越小。

发明人经过充分研究认为，通过改变刻蚀阻挡图形的形状，使其从上表面至基板方向逐渐向四周扩张，而且分布越密集的刻蚀阻挡图形上表面一侧的特征尺寸和基板一侧的CD差距越大，从而可以补偿在曝光显影后，分布越密集的刻蚀阻挡图形的CD越小的问题，因此使得刻蚀后的分布密度不同的刻蚀阻挡图形的CD差别减小。

如图1b所示，该半导体制造方法，包括步骤：

S101：在半导体基板上形成光刻胶层；

S102：用配置有掩模图形的掩模版对所述光刻胶层曝光；

掩模图形为根据要形成的结构而确定的开口图形，例如可以为条状开口，也可以为圆孔开口。所述掩模图形的密度分布不均匀，也就是不同的区域掩模图形的密度分布不同。

S103：对曝光后的光刻胶层进行显影处理，形成刻蚀阻挡图形，分布的越密集的所述刻蚀阻挡图形，CD越小；

以正胶为例，曝光之后，经过曝光的区域的光刻胶发生化学变化，可以被显影液洗掉，而没有经过曝光的区域的光刻胶不能被显影液洗掉。因此显影之后就在光刻胶层没有被曝光的区域就形成了刻蚀阻挡图形。

S104：对刻蚀阻挡图形烘焙，使所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布的越密集的刻蚀阻挡图形，上表面一侧的CD和基板一侧的CD差距越大；

刻蚀阻挡图形用来在刻蚀步骤中保护不需要被刻蚀的区域的衬底，使得在刻蚀之后在被保护的区域形成刻蚀图形。传统方法中，刻蚀阻挡图形的CD也就是刻蚀之后所要形成的刻蚀图形的CD，因此传统方法中，刻蚀阻挡图形发生的形变越小越好，通常得到的刻蚀阻挡图形上表面一侧的CD和基板一侧的CD相同，也就是刻蚀阻挡图形的剖面竖直。

本发明的技术方案则是利用刻蚀阻挡图形的形变，调整刻蚀阻挡图形基板一侧的表面尺寸，使分布的越密集的刻蚀阻挡图形的基板一侧的表面尺寸增大的越多，从而对分布的越密集的刻蚀阻挡图形的CD越小的问题进行了补偿。

S105：对具有刻蚀阻挡图形的半导体基板进行刻蚀。

因为分布的越密集的刻蚀阻挡图形的CD越小的问题进行了补偿，也就是密度分布不同的刻蚀阻挡图形的基板一侧的CD差别减小，因此刻蚀之后的刻蚀图形的CD差别也减小。

在本发明的优选技术方案中，使所述刻蚀阻挡图形烘焙温度T2，偏离使刻蚀阻挡图形的从上表面至基板方向的CD相同的烘焙温度T1，并且T2在T1±20℃的范围内。

传统方法中，在显影之后对刻蚀阻挡图形烘焙的过程就是使刻蚀阻挡图形定型，变硬，不易发生形变，而且使烘焙之后的刻蚀阻挡图形的剖面竖直。

本发明的优选技术方案通过烘焙温度的调整，使刻蚀阻挡图形发生形变，调整刻蚀阻挡图形基板一侧的CD，使分布的越密集的刻蚀阻挡图形的基板一侧的表面尺寸增大的越多，从而对分布的越密集的刻蚀阻挡图形的CD越小的问题进行了补偿。

本发明还提供了一种半导体掩模结构，包括：半导体基板；在半导体基板上形成的刻蚀阻挡图形，所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布的越密集的刻蚀阻挡图形上表面一侧的CD和基板一侧的CD差距越大。

下面结合图2和图3对上述方案的具体实施例进行详细说明。

如图2所示，掩模版10上具有密度分布不同的掩模图形，现在以其中两个分布密度不同的掩模图形：密集掩模图形21和稀疏掩模图形22为例进行说明。密集掩模图形21分布的比稀疏掩模图形22密集，也就是说密集掩模图形21与相邻的掩模图形的距离小于稀疏掩模图形22与相邻掩模图形的距离。

提供一半导体基板13，在半导体基板13上涂覆一层光刻胶层14；半导体基板13包括：半导体衬底101和位于其上的多晶硅层102。

用光源12通过所述掩模版10对光刻胶层14曝光。

以选用正性光刻胶层为例，将掩模版10和半导体衬底101的位置对应，经过光源12曝光，光刻胶层14上的对应掩模图形的位置被照射，被照射的部分发生化学变化后可被显影液软化和溶解，没有被照射的部分则不能被显影液软化和溶解。对曝光之后的光刻胶层14进行显影处理。用化学显影液溶解浸泡光刻胶层14，将经过曝光造成的可溶解区域清洗掉，这样就在光刻胶层14中形成和密集掩模图形21对应的密集刻蚀阻挡图形23，以及和稀疏掩模图形22对应的稀疏刻蚀阻挡图形24。密集刻蚀阻挡图形23与相邻的刻蚀阻挡图形的距离小于稀疏刻蚀阻挡图形24与相邻刻蚀阻挡图形的距离。例如密集刻蚀阻挡图形23与相邻的刻蚀阻挡图形的间距在170nm-480nm范围内，稀疏刻蚀阻挡图形24与相邻掩模图形的间距在1000nm-6000nm范围内。而且，密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24的剖面竖直，在光学效应的影响下，密集刻蚀阻挡图形23的CD小于稀疏刻蚀阻挡图形24的CD。

对密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24进行烘焙，蒸发掉剩余的溶剂使刻蚀阻挡图形中的光刻胶变硬。由于曝光已经完成，烘焙温度可以达到溶剂沸点，以有效蒸发掉溶剂实现最大程度的光刻胶增密。例如氮会引起致密光刻胶层的局部爆裂，使光刻胶层颗粒分散到硅片表面，因此对于酚醛树脂光刻胶层(DNQ)，为了避免随后高能工艺中的氮扩散，也有必要蒸发掉剩余的DNQ。不同的光刻胶烘焙达到最佳效果的温度，也就是达到光刻胶的刻蚀阻挡图形的侧壁近似垂直于半导体基板，所需要的烘焙温度T1，是由光刻胶层的生产厂商设置决定，烘焙是在硅片轨道系统的热板上或生产线的炉子中进行。充分加热后，刻蚀阻挡图形的光刻胶变软，较高和较低的烘焙温度都会引起光刻胶从上至下流动，从而使刻蚀阻挡图形变形。

本实施中，选择烘焙温度在T2，所述温度T2偏离T1，并且T2在T1±20℃的范围内。

在本实施例中，以ArF为光源的光刻胶，T1为110℃，T2为100℃±5℃。

在T2温度下对密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24进行烘焙，因为密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24是在光刻胶层中形成的，也就是说密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24是光刻胶材料形成的，因此密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24中的光刻胶从顶部向底部流动，使得密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24基板一侧的尺寸增大，上表面一侧尺寸减小。从而烘焙之后的密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24就形成从上表面至基板方向逐渐向四周扩张，也就是剖面类似正梯形的结构。

如图4所示，图4的横坐标为相邻刻蚀阻挡图形的距离，纵坐标为烘焙后的刻蚀阻挡图形的底部的CD，上方的曲线为在温度T1下烘焙得到的曲线，下方的曲线为在温度T2下烘焙得到的曲线。从图4可以看出，当烘焙温度从T1变化到T2，刻蚀阻挡图形间距越小，也就是刻蚀阻挡图形的密度越大，刻蚀阻挡图形的基板一侧的尺寸增加量越大。例如，图4中相邻的距离在1000nm内的刻蚀阻挡图形，基板一侧的CD变化为4nm-6nm；相邻的距离在1000nm以上的刻蚀阻挡图形，基板一侧的CD变化为2nm-3nm。

由于密集刻蚀阻挡图形23分布的比稀疏刻蚀阻挡图形24密集，因此密集刻蚀阻挡图形23的基板一侧的CD比稀疏刻蚀阻挡图形基板一侧的CD增加的多。在本实施例中，L1为170nm-480nm，L2为1000-6000nm。因此，在温度T2为100℃±5℃下烘烤时，密集刻蚀阻挡图形23的基板一侧CD增大约为4nm-6nm，基板一侧于是经过烘焙之后的密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24的基板一侧的CD相同，所述相同包括具有合格范围内的误差。

在下一步的刻蚀中，被密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24遮挡的多晶硅不能被刻蚀，因为密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24基板一侧的CD相同，就在基板上形成了CD相同的栅极，所述相同包括具有合格范围内的误差。从而有效地改善了密度分布不同的掩模图形形成的刻蚀阻挡层CD不同，从而引起的刻蚀图形CD不同的问题。

另外，为了更清楚的对本发明作说明，上述实施例中以两个掩模图形和两个刻蚀阻挡图形为例进行说明，其中，任何分布密度不相同的刻蚀阻挡图形都可以分为密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24。

另外，上述方案中所述半导体衬底的上层为多晶硅层，是本发明的一个实施例，因此可知本发明并不仅限于用在栅极的形成过程中，在基板上制作密集和稀疏的图形的过程，例如接触孔(via)和槽(trench)的形成过程都可使用本发明的刻蚀方法。

如图5所示，根据本发明一实施例的半导体掩模结构包括：半导体基板13；在半导体基板上形成的密度分布不同的密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24，

所述密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24从上表面至基板方向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的CD和基板一侧的CD差距越大。

可选的，所述的密集刻蚀阻挡图形23和稀疏刻蚀阻挡图形24的基板一侧的特征尺寸相同。

可选的，所述的密集刻蚀阻挡图形23与相邻刻蚀阻挡图形的间距L1在170nm-480nm范围内，以及稀疏刻蚀阻挡图形24与相邻刻蚀阻挡图形的间距L2在1000nm-6000nm范围内。

利用上述的光刻方法形成上述结构刻蚀阻挡图形，有效的改善了分布密度不同的刻蚀阻挡层CD不一致，从而引起的刻蚀图形CD不同的问题。同时不用像传统方法那样制作两种掩模版或者两种掩模图形，因此使的光刻的实施更简单易行。而且本发明还克服了传统方法中要把刻蚀阻挡图形形成上表面一侧和基板一侧CD相同，也就是剖面类似正梯形结构的技术偏见，利用了传统方法中不使用的方法，使所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，也就是刻蚀阻挡图形的剖面为正梯形的结构。本发明利用了温度对光刻胶的影响，以及刻蚀阻挡图形的疏密对光刻胶烘焙的影响，使刻蚀阻挡图形经过变形，有效的达到了本发明的目的。

在以上的描述中阐述了很多具体细节以便于充分理解本发明。但是以上描述仅是本发明的较佳实施例而已，本发明能够以很多不同于在此描述的其它方式来实施，因此本发明不受上面公开的具体实施的限制。同时任何熟悉本领域技术人员在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种半导体制造方法，该方法包括步骤：

在半导体基板上形成光刻胶层；

用配置有掩模图形的掩模版对所述光刻胶层曝光；

对曝光后的所述光刻胶层进行显影处理，形成刻蚀阻挡图形，分布越密集的所述刻蚀阻挡图形的特征尺寸越小；

对所述刻蚀阻挡图形烘焙，使所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的特征尺寸和基板一侧的特征尺寸差距越大；

对具有所述刻蚀阻挡图形的半导体基板进行刻蚀。

2.如权利要求1所述的半导体制造方法，其特征在于：对所述刻蚀阻挡图形烘焙温度T2，偏离使刻蚀阻挡图形的从上表面至基板方向的特征尺寸相同的烘焙温度T1，并且T2在T1±20℃的范围内。

3.如权利要求2所述的半导体制造方法，其特征在于：所述烘焙温度T1小于烘焙温度T2，并且烘焙温度T2在烘焙温度T1至烘焙温度T1-20℃的范围内。

4.如权利要求3所述的半导体制造方法，其特征在于：所述烘焙温度T1为110℃，所述烘焙温度T2为100℃±5℃。

5.如权利要求4所述的半导体制造方法，其特征在于：烘焙之后的所述刻蚀阻挡图形的基板一侧的特征尺寸相同。

6.如权利要求5所述的半导体制造方法，其特征在于：所述的刻蚀阻挡图形包括与相邻刻蚀阻挡图形的间距在170nm-480nm范围内的刻蚀阻挡图形，以及与相邻刻蚀阻挡图形的间距在1000nm-6000nm范围内的刻蚀阻挡图形。

7.一种半导体掩模结构，其特征在于：包括：

半导体基板；

在半导体基板上形成的刻蚀阻挡图形，

所述刻蚀阻挡图形从上表面至基板方向逐渐向四周扩张，并且分布越密集的刻蚀阻挡图形，上表面一侧的特征尺寸和基板一侧的特征尺寸的差距越大，所述的刻蚀阻挡图形的基板一侧的特征尺寸相同。

8.如权利要求7所述的半导体掩模结构，其特征在于：所述的刻蚀阻挡图形包括与相邻刻蚀阻挡图形的间距在170nm-480nm范围内的刻蚀阻挡图形，以及与相邻刻蚀阻挡图形的间距在1000nm-6000nm范围内的刻蚀阻挡图形。

Images