WO2021140647A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2021140647A1
WO2021140647A1 PCT/JP2020/000658 JP2020000658W WO2021140647A1 WO 2021140647 A1 WO2021140647 A1 WO 2021140647A1 JP 2020000658 W JP2020000658 W JP 2020000658W WO 2021140647 A1 WO2021140647 A1 WO 2021140647A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
resist pattern
manufacturing
resist
photoresist
Prior art date
Application number
PCT/JP2020/000658
Other languages
English (en)
French (fr)
Inventor
光徳 中谷
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2020/000658 priority Critical patent/WO2021140647A1/ja
Priority to CN202080091728.3A priority patent/CN114902508A/zh
Priority to US17/756,334 priority patent/US20220393437A1/en
Priority to JP2021569690A priority patent/JP7292429B2/ja
Publication of WO2021140647A1 publication Critical patent/WO2021140647A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/022—Quinonediazides
    • G03F7/023—Macromolecular quinonediazides; Macromolecular additives, e.g. binders
    • G03F7/0233—Macromolecular quinonediazides; Macromolecular additives, e.g. binders characterised by the polymeric binders or the macromolecular additives other than the macromolecular quinonediazides
    • G03F7/0236—Condensation products of carbonyl compounds and phenolic compounds, e.g. novolak resins
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers

Definitions

  • the present application relates to a method for manufacturing a semiconductor device.
  • Prior Patent 1 the composition structure in the vertical direction, which is the basis of the mesa structure, is prepared by the MOVPE (metal-organic vapor phase epitaxy) method, and then the mesa stripe is formed by etching to modify the mesa stripe.
  • MOVPE metal-organic vapor phase epitaxy
  • a method is disclosed in which the upper part is coated with a resist, a part of the mesa stripe exposed by etching is removed to form a core layer, the resist is removed, and the mixture is regrown by the MOVPE method to form an embedded layer.
  • the present application discloses a technique for solving the above-mentioned problems, and an object of the present application is to provide a method for manufacturing a semiconductor device that reduces resist defect defects and obtains a desired processed shape.
  • the method for manufacturing a semiconductor device disclosed in the present application includes a step of providing a ridge portion on the surface of the InP substrate, a step of applying a photoresist on the surface of the InP substrate so as to cover the ridge portion, and a head of the ridge portion.
  • defects generated in the resist pattern for etching the crown of the ridge portion are repaired by forming a crosslinked portion with a shrink material to reduce resist defect defects and obtain a desired processed shape. Obtainable.
  • FIG. It is a top view which shows the structure of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the structure of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the structure of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is a top view of the semiconductor device before processing by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing of the semiconductor device before processing by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the manufacturing process of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. 1 It is sectional drawing which shows the manufacturing process of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. 2 It is sectional drawing which shows the manufacturing process of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the manufacturing process of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows the manufacturing process of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It It is a flowchart which shows the manufacturing process of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. It is a top view which shows the manufacturing process of the semiconductor device by the manufacturing method of the semiconductor device which concerns on Embodiment 1.
  • FIG. 1 is a plan view showing a post-manufacturing process of a semiconductor device using the method for manufacturing a semiconductor device according to the first embodiment of the present application.
  • FIG. 2 is a cross-sectional view taken along the line AA of FIG. 1
  • FIG. 3 is a cross-sectional view taken along the line BB of FIG.
  • the electrode contact portion 5a is left on the crown of the ridge portion 4.
  • the LD (Laser Diode) portion 41 and the wavelength modulator portion 42 in which the electrode contact portion 5a is removed from the crown portion of the ridge portion 4 are formed.
  • the electrode contact portion 5a becomes an unnecessary portion at the connected portion and needs to be removed.
  • FIG. 4 is a plan view of the semiconductor device manufacturing process before processing using the semiconductor device manufacturing method according to the first embodiment
  • FIG. 5 is a cross-sectional view taken along the line CC of FIG. 6 to 11 are sectional views in each manufacturing process of the semiconductor device using the method for manufacturing the semiconductor device according to the first embodiment
  • FIG. 12 is a method for manufacturing the semiconductor device according to the first embodiment. It is a flowchart which shows the manufacturing procedure of. Hereinafter, the manufacturing method thereof will be described with reference to this figure.
  • InP, InGaAs, etc. are laminated on the surface 2 of the InP substrate 1 by the MOVPE method as shown in FIGS. 4 and 5. Then, by etching the InP substrate 1 with a protective mask, a mesa stripe composed of a laminated body is formed on the convex portion 4a of the InP substrate 1 (step S1201).
  • the structure is such that the waveguide (InGaAs) 3 is sandwiched between the ridge portion 4 (ridge portion 4a and ridge portion 4b), and further, the electrode contact portion 5 is arranged on the crown portion of the ridge portion 4, and the LD
  • the electrode contact portion 5b of the portion 41 is an unnecessary layer to be removed, but the electrode contact portion 5a of the wavelength modulator portion 42 is a necessary layer. Since the step between the mesa stripe and the substrate surface 2 is as large as several ⁇ m, it is important to secure the resist coverage of the step portion and the focal margin at the time of exposure in the resist process of semiconductor manufacturing.
  • the photoresist 10 is applied onto the InP substrate 1 so as to cover the ridge portion 4 (step S1202).
  • the photoresist 10 is spin-coated so as to cover the crown of the ridge portion 4 so as to be flat, and then prebaked.
  • the photoresist 10 includes THMR (registered trademark) -iP1800-3650 series manufactured by Tokyo Ohka Kogyo Co., Ltd. as a positive resist having sensitivity to i-line (wavelength 365 nm), and the resist thickness is adjusted by viscosity and spin rotation speed. Then, the process is carried out using a hot plate at a heating temperature of 90 ° C. and a processing time of 120 seconds.
  • the photoresist 10 used here is made of a commonly used material, and is a mixture of a photosensitizer NQD (naphthoquinone diazide), a novolak resin, and thinner for dissolving and applying them. Most of the thinner is evaporated by prebaking after coating, and the photoresist 10 is mainly composed of a photosensitizer and a resin.
  • the resist thickness should be made larger than the step of the ridge portion 4 in consideration of the step coverage according to the mesa step.
  • the InP substrate 1 covered with the photoresist 10 and the mask 20 are aligned, and as shown in FIG. 7, the region of the photoresist 10 corresponding to the electrode contact portion 5b to be removed is exposed (step S1203). ).
  • the exposure is performed by irradiating the i-line exposure light L.
  • the mask 20 forms an exposure region on the transparent glass mask 21 by the mask shading portion 22.
  • the mask 20 having the area of the mask shading portion 22 corresponding to the crown of the electrode contact portion 5b to be removed is aligned, but the center is deviated by the amount of misalignment.
  • the opening width of the mask shading portion 22 needs to be determined in relation to the amount of side etching during the etching process. In the first embodiment, the mask shading portion 22 having the same width as the crown portion of the ridge portion 4 or a slightly wider opening width is used.
  • the exposure light L that has passed through the mask 20 is separated into an exposed portion 31 and an unexposed portion 32 by exposing the photoresist 10.
  • the photosensitive agent NQD of the photoresist 10 is photodecomposed to generate an acid 33.
  • a small amount of photodecomposed acid 33 is present at the interface of the unexposed portion 32 of the resist 10 with the exposed portion 31.
  • the exposed unit 31 is developed with a developing solution (step S1204).
  • An alkaline developer for example, TMAH (tetramethylammonium hydroxide) is used for development, and after development, it is washed with water and dried.
  • TMAH tetramethylammonium hydroxide
  • the photosensitive agent NQD enters between the polymers of the novolak resin and suppresses dissolution in the developing solution by an intermolecular force, while in the exposed portion 31, the photosensitive agent NQD is photodecomposed. It becomes acid 33 and is easily dissolved in an alkaline developer.
  • a desired resist pattern 11 is formed by utilizing the difference in solubility of the exposed portion 31 and the unexposed portion 32 in the developing solution.
  • FIG. 13 is a plan view of the exposed portion 31 after being developed with a developing solution.
  • FIGS. 13 and 8 by applying and prebaking the photoresist 10 on the step of the ridge portion 4 and exposing it to a strong alkaline developer, local stress is concentrated on the photoresist 10 around the step of the ridge portion 4. It is easy and resist cracks 13, 14 and 15 may occur. Further, a deep resist dent 12 is easily formed on the side wall of the ridge portion 4 due to the misalignment of the ridge portion 4 with respect to the step.
  • the resist crack 13 has penetrated into the unexposed portion 32 of the photoresist 10 on the electrode contact portion 5a of the wavelength modulator portion 42 to be covered, and cannot cover the electrode contact portion 5a.
  • the resist recesses 12 and resist cracks 14 and 15 expose the waveguide 3 to be covered. If etching is performed in the state where the resist dents 12 and the resist cracks 13, 14, and 15 are defective, the electrode contact portion 5a and the waveguide 3 are abnormally etched, and the desired device characteristics cannot be obtained.
  • a defect repair step is introduced to repair the defective portion, and the shrink material 16 is applied to the defective portion as shown in FIG. 9 (step S1205).
  • the shrink material 16 which is a liquid substance containing a cross-linking agent is uniformly applied onto the substrate on which the resist pattern 11 is formed by spin coating, and the defective portions of the resist dents 12 and resist cracks 13, 14 and 15 are formed. Let it get into the gap.
  • the shrink material 16 for example, the fine pattern forming material described in Japanese Patent No. 3071401 is used.
  • the shrink material 16 is reacted with the acid 33 remaining at the exposed interface of the resist pattern 11 to form a crosslinked portion 17 (step S1206), and the defective portion is repaired.
  • the shrink material 16 is prebaked at a heating temperature of 120 ° C. and a treatment time of 2 minutes using a hot plate, it reacts with the acid 33 to form a crosslinked portion 17, which cannot be peeled off by washing with water or the like, and the defective portion is repaired with a shrink agent. Will be done.
  • the unreacted shrink material 16 can be easily peeled off by washing with water or the like.
  • step S1207 the unnecessary electrode contact portion 5b is removed by etching (step S1207), and the resist pattern 11 and the crosslinked portion 17 are further removed (step S1208).
  • the shape is obtained.
  • any resist may be used as long as it is irradiated with exposure light to generate acid, and similarly, the developer may be other than an alkaline developer.
  • the defect portion generated in the resist pattern 11 for etching the crown portion of the ridge portion 4 is repaired by forming the crosslinked portion 17 with the shrink material 16 to reduce the resist defect defect, which is desired.
  • the processed shape can be obtained.
  • Electrode part 1 InP substrate, 2 surface, 3 waveguide, 4 ridge part, 5b electrode contact part (electrode part), 10 photoresist, 12 resist dent (defect part), 13, 14, 15 resist crack (defect part), 16 shrink Material, 17 cross-linked part, 20 mask, 31 exposed part, 33 acid.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)

Abstract

ＩｎＰ基板（１）の表面にリッジ部（４）を設ける工程と、リッジ部を覆うようにＩｎＰ基板の表面にフォトレジスト（１０）を塗布する工程と、リッジ部の頭部にある電極コンタクト部の一部を覆うフォトレジストの領域をマスク（２０）を介して露光し、現像してレジストパターン（１１）を形成する工程と、レジストパターンの形成時に発生したレジストパターンの欠陥部を覆うようにシュリンク材（１６）を塗布する工程と、レジストパターンの露光した界面に残存する酸（３３）とシュリンク材を反応させて欠陥部に架橋部（１７）を形成して修復する工程と、未反応のシュリンク材を剥離した後、欠陥部を修復したレジストパターンから露出する電極コンタクト部（５ｂ）をエッチング加工により除去する工程とを含み、所望の加工形状を得る。

Description

半導体装置の製造方法
　本願は、半導体装置の製造方法に関するものである。
　従来の光半導体素子は、同一基板上にメサ構造のサイズは同じでも元素組成が異なる構造を有しており、これに伴い製法が複雑化している。例えば、先行特許１には、メサ構造の元となる縦方向の組成構造をＭＯＶＰＥ（metal-organic vapor phase epitaxy）法で作製した後に、エッチングによりメサストライプを形成し、修正を加えたいメサストライプの上を除いてレジストで被覆し、エッチングにより露出するメサストライプの一部を除去してコア層を形成後、レジスト除去し、ＭＯＶＰＥ法により再成長させ埋め込み層を形成する方法が開示されている。
特開２０１０－１５３８２６号公報（段落００３６、図６）
　しかしながら、特許文献１の方法では、レジストパターンをフォトリソグラフィー技術で重ね合わせた場合、アライメントの精度分だけズレが生じるので、開口部がメサに対して左右不均等になったり、露光量の過多および不足でメサ頭頂部側壁まで露出したり、レジスト残りが発生する不良が発生しやすいという問題があった。また、メサ段差をレジストで覆うために厚いレジスト仕様にするため、レジスト残り不良も発生しやすいのでレジストを現像する時間等の条件を強くすることになり、レジスト開口部に局所応力が発生してレジストにクラックが発生しエッチング不良につながるという問題があった。
　本願は、上記のような課題を解決するための技術を開示するものであり、レジスト欠陥不良を低減し、所望の加工形状を得る半導体装置の製造方法を提供することを目的とする。
　本願に開示される半導体装置の製造方法は、ＩｎＰ基板の表面にリッジ部を設ける工程と、前記リッジ部を覆うように前記ＩｎＰ基板の表面にフォトレジストを塗布する工程と、前記リッジ部の頭部にある電極部の一部を覆う前記フォトレジストの領域をマスクを介して露光し、現像してレジストパターンを形成する工程と、前記レジストパターンを覆うようにシュリンク材を塗布する工程と、前記レジストパターンの露光した界面に残存する酸と前記シュリンク材を反応させて架橋部を形成する工程と、前記反応したシュリンク材以外の未反応のシュリンク材を剥離した後、前記架橋部を形成したレジストパターンから露出する電極部をエッチング加工により除去する工程とを含むことを特徴とする。
　本願によれば、リッジ部の頭頂部をエッチング加工するためのレジストパターンに発生した欠陥を、シュリンク材で架橋部を形成して修復することで、レジスト欠陥不良を低減し、所望の加工形状を得ることができる。
実施の形態１に係る半導体装置の製造方法による半導体装置の構成を示す平面図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の製造方法による加工前の半導体装置の平面図である。 実施の形態１に係る半導体装置の製造方法による加工前の半導体装置の断面図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の製造工程を示す断面図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の製造工程を示すフローチャート図である。 実施の形態１に係る半導体装置の製造方法による半導体装置の製造工程を示す平面図である。
　実施の形態１．
　図１は、本願の実施の形態１に係る半導体装置の製造方法を用いた半導体装置の製造工程後を示す平面図である。図２は図１のＡ－Ａ矢視断面図であり、図３は図１のＢ－Ｂ矢視断面図である。
　本願の実施の形態１に係る半導体装置の製造方法を用いた半導体装置の製造工程後には、図１、図２および図３に示すように、リッジ部４の頭頂部に電極コンタクト部５ａを残したＬＤ（Laser Diode、レーザーダイオード）部４１と、リッジ部４の頭頂部から電極コンタクト部５ａを除去した波長変調器部４２とが形成される。光半導体では、ＬＤ部分４１と波長変調器部４２を連結するため、電極コンタクト部５ａは連結部分では不要部となるので、除去する必要がある。
　図４は、実施の形態１に係る半導体装置の製造方法を用いた半導体装置の製造工程の加工前の平面図であり、図５は図４のＣ－Ｃ矢視断面図である。図６から図１１は、実施の形態１に係る半導体装置の製造方法を用いた半導体装置の各製造工程での断面図であり、図１２は、実施の形態１に係る半導体装置の製造方法での製造の手順を示すフローチャート図である。以下、この図を参照して、その製造方法を説明する。
　まず最初に、特許文献１（段落００３６、図６Ｂ）に記載されている製法を用い、図４および図５に示すように、ＩｎＰ基板１の表面２上にＭＯＶＰＥ法でＩｎＰおよびＩｎＧａＡｓ等を積層し、保護マスクを用いてＩｎＰ基板１までエッチングすることで、ＩｎＰ基板１の凸部４ａの上に、積層体で構成されたメサストライプが形成される（ステップS１２０１）。ここでは、リッジ部４（リッジ部４ａとリッジ部４ｂ）に導波路（ＩｎＧａＡｓ）３が挟み込まれた構造で、更に、リッジ部４の頭頂部には電極コンタクト部５を配置しており、ＬＤ部４１の電極コンタクト部５ｂは不要で除去すべき層であるが、波長変調器部４２の電極コンタクト５ａは必要な層である。メサストライプと基板表面２との段差は数μｍと大きいので、半導体製造のレジストプロセスにおいては、段差部のレジストカバレッジ性および露光時の焦点裕度を確保することが重要になる。
　続いて、図６に示すように、ＩｎＰ基板１上にリッジ部４を覆うようにフォトレジスト１０を塗布する（ステップＳ１２０２）。フォトレジスト１０は、リッジ部４の頭頂部を覆って平坦になるようにスピン塗布した後、プリベークする。フォトレジスト１０としては、ｉ線（波長３６５ｎｍ）に感度を持つポジ型レジストとして東京応化工業株式会社製ＴＨＭＲ（商標登録）－ｉＰ１８００～３６５０シリーズ等があり、レジスト厚は粘度とスピン回転数で調整され、ホットプレートを用いて加熱温度９０℃、処理時間１２０ｓｅｃで処理する。ここで使用したフォトレジスト１０は、一般的に用いられる材料から成り、感光剤ＮＱＤ（ナフトキノンジアジド）とノボラック樹脂と、それらを溶解して塗布するためのシンナーの混合物である。シンナーは塗布後のプリベークで大半は蒸発して、フォトレジスト１０は感光剤と樹脂が主成分である。なお、レジスト厚は、メサ段差に応じた段差カバレッジを考慮して、リッジ部４の段差より大きくする方が良い。
　次いで、フォトレジスト１０で覆われたＩｎＰ基板１とマスク２０の位置合わせをして、図７に示すように、除去すべき電極コンタクト部５ｂに対応するフォトレジスト１０の領域を露光する（ステップＳ１２０３）。露光は、ｉ線の露光光Ｌの照射により行う。マスク２０は、透明ガラスマスク２１にマスク遮光部２２により露光領域を形成する。除去すべき電極コンタクト部５ｂの頭頂部に対応するマスク遮光部２２の領域を開口したマスク２０を位置合わせするが、アライメントズレの分だけ中心がずれる。また、マスク遮光部２２の開口幅に関しては、エッチング加工時のサイドエッチング量の関係で決める必要がある。本実施の形態１では、リッジ部４の頭頂部と同じ幅か、僅かに広い開口幅のマスク遮光部２２を用いた。
　マスク２０を通過した露光光Ｌはフォトレジスト１０を感光することで露光部３１と未露光部３２に分かれる。フォトレジスト１０の感光剤ＮＱＤは、光分解して酸３３を発生する。レジスト１０の未露光部３２の露光部３１との界面では光分解した酸３３が僅かに存在する。
　続いて、露光部３１を現像液で現像する（ステップＳ１２０４）。現像には、アルカリ現像液、例えばＴＭＡＨ（テトラメチルアンモニアヒドロキシド）を用い、現像後は、水洗、乾燥をする。フォトレジスト１０の未露光部３２は、感光剤ＮＱＤがノボラック樹脂の高分子間に入り込んで分子間力で現像液への溶解を抑制している一方、露光部３１は感光剤ＮＱＤが光分解して酸３３となってアルカリ現像液に溶解しやすい状態になっている。この露光部３１と未露光部３２の現像液への溶解度差を利用して、図８に示すように、所望のレジストパターン１１を形成する。
　図１３は、露光部３１を現像液で現像した後の平面図である。図１３および図８に示すように、リッジ部４の段差にフォトレジスト１０を塗布・プリベークし、強力なアルカリ現像液に曝すことで、リッジ部４段差周辺のフォトレジスト１０に局所応力が集中しやすく、レジストクラック１３、１４、１５が発生する場合がある。また、リッジ部４の段差へのアライメントズレでリッジ部４の側壁に深いレジスト窪み１２も出来易い。レジストクラック１３は、カバーすべき波長変調器部４２の電極コンタクト部５ａ上のフォトレジスト１０の未露光部３２にまで入り込んで、電極コンタクト部５ａをカバーできていない。レジスト窪み１２、レジストクラック１４、１５は、カバーすべき導波路３を露出させている。このレジスト窪み１２、レジストクラック１３、１４、１５の欠陥部がある状態でエッチング加工すると電極コンタクト部５ａおよび導波路３が異常エッチングされて所望のデバイス特性が得られない。
　そこで、次に、この欠陥部を修復するため欠陥修復工程を導入し、図９に示すように、欠陥部にシュリンク材１６を塗布する（ステップＳ１２０５）。架橋剤を含有した液状物質であるシュリンク材１６を、スピン塗布することでレジストパターン１１が形成された基板上に一様に塗布し、レジスト窪み１２、レジストクラック１３、１４、１５の欠陥部の隙間にまで入り込ませる。シュリンク材１６は、例えば特許第３０７１４０１号公報に記載された微細パターン形成材料を用いる。
　続いて、図１０に示すように、シュリンク材１６をレジストパターン１１の露光した界面に残存する酸３３と反応させて架橋部１７を形成し（ステップS１２０６）、欠陥部を修復する。シュリンク材１６は、ホットプレートを用いて加熱温度１２０℃、処理時間２分、プリベークすると、酸３３と反応して架橋部１７を形成し、水洗等では剥離できなくなり、欠陥部はシュリンク剤で修復される。未反応のシュリンク材１６は、図１１に示すように、水洗等で容易に剥離できる。
　最後に、エッチング加工で不要な電極コンタクト部５ｂを除去（ステップＳ１２０７）し、さらにレジストパターン１１と架橋部１７を除去する（ステップＳ１２０８）と、図１、図２および図３に示すような加工形状が得られる。
　なお、フォトレジスト１０としてｉ線に感度を持つポジ型レジストを示したが、露光光が照射されて酸が発生するレジストであれば良く、同様に、現像液もアルカリ性現像液以外でも良い。
　このように、リッジ部４の頭頂部をエッチング加工するためのレジストパターン１１に発生した欠陥部を、シュリンク材１６で架橋部１７を形成して修復することで、レジスト欠陥不良を低減し、所望の加工形状を得ることができる。
　以上のように、本実施の形態１に係る半導体装置の製造方法によれば、ＩｎＰ基板１の表面にリッジ部４を設ける工程と、リッジ部４を覆うようにＩｎＰ基板１の表面にフォトレジスト１０を塗布する工程と、リッジ部４の頭頂部分にある電極コンタクト部５の一部を覆うフォトレジスト１０の領域をマスク２０を介して露光し、現像してレジストパターン１１を形成する工程と、レジストパターン１１の形成時に発生したレジストパターン１１の欠陥部を覆うようにシュリンク材１６を塗布する工程と、レジストパターン１１の露光した界面に残存する酸３３とシュリンク材１６を反応させて欠陥部に架橋部１７を形成して修復する欠陥修復工程と、未反応のシュリンク材１６を剥離した後、欠陥部を修復したレジストパターン１１から露出する電極コンタクト部５ｂをエッチング加工により除去する工程とを含むようにしたので、レジスト欠陥不良を低減し、所望の加工形状を得ることができる。
　本願は、様々な例示的な実施の形態及び実施例が記載されているが、実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の構成要素と組み合わせる場合が含まれるものとする。
　１　ＩｎＰ基板、２　表面、３　導波路、４　リッジ部、５ｂ　電極コンタクト部（電極部）、１０　フォトレジスト、１２　レジスト窪み（欠陥部）、１３、１４、１５　レジストクラック（欠陥部）、１６　シュリンク材、１７　架橋部、２０　マスク、３１　露光部、３３　酸。

Claims (4)

  1. 　ＩｎＰ基板の表面にリッジ部を設ける工程と、
    　前記リッジ部を覆うように前記ＩｎＰ基板の表面にフォトレジストを塗布する工程と、
    　前記リッジ部の頭部にある電極部の一部を覆う前記フォトレジストの領域をマスクを介して露光し、現像してレジストパターンを形成する工程と、
    　前記レジストパターンを覆うようにシュリンク材を塗布する工程と、
    　前記レジストパターンの露光した界面に残存する酸と前記シュリンク材を反応させて架橋部を形成する工程と、
    　前記反応したシュリンク材以外の未反応のシュリンク材を剥離した後、前記架橋部を形成したレジストパターンから露出する電極部をエッチング加工により除去する工程と
    　を含むことを特徴とする半導体装置の製造方法。
  2. 　前記電極部の一部は、前記ＩｎＰ基板のレーザーダイオード部に設けられた前記リッジ部の頭頂部分であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記リッジ部は導波路を含み、前記導波路および前記電極部は、いずれもＩｎＧａＡｓからなることを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. 　前記フォトレジストは、ナフトキノンジアジドおよびノボラック樹脂を含むことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置の製造方法。
PCT/JP2020/000658 2020-01-10 2020-01-10 半導体装置の製造方法 WO2021140647A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2020/000658 WO2021140647A1 (ja) 2020-01-10 2020-01-10 半導体装置の製造方法
CN202080091728.3A CN114902508A (zh) 2020-01-10 2020-01-10 半导体装置的制造方法
US17/756,334 US20220393437A1 (en) 2020-01-10 2020-01-10 Production method for semiconductor device
JP2021569690A JP7292429B2 (ja) 2020-01-10 2020-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/000658 WO2021140647A1 (ja) 2020-01-10 2020-01-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2021140647A1 true WO2021140647A1 (ja) 2021-07-15

Family

ID=76787785

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/000658 WO2021140647A1 (ja) 2020-01-10 2020-01-10 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20220393437A1 (ja)
JP (1) JP7292429B2 (ja)
CN (1) CN114902508A (ja)
WO (1) WO2021140647A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105248A (ja) * 2007-10-24 2009-05-14 Toshiba Corp パターン形成方法
JP2010153826A (ja) * 2008-11-25 2010-07-08 Opnext Japan Inc 波長可変フィルタ及び波長可変レーザモジュール
JP2016177071A (ja) * 2015-03-19 2016-10-06 東京応化工業株式会社 レジストパターン修復方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308461A (ja) * 2000-04-27 2001-11-02 Furukawa Electric Co Ltd:The リッジ型半導体素子の作製方法
JP4206022B2 (ja) * 2003-09-30 2009-01-07 パナソニック株式会社 パターン形成方法
JP2005302751A (ja) * 2004-04-06 2005-10-27 Mitsubishi Electric Corp レジストパターン形成方法、レジストパターン形成装置、表示装置の製造方法、及び表示装置の製造装置
JP2007019390A (ja) * 2005-07-11 2007-01-25 Oki Electric Ind Co Ltd 半導体レーザ及び半導体レーザの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009105248A (ja) * 2007-10-24 2009-05-14 Toshiba Corp パターン形成方法
JP2010153826A (ja) * 2008-11-25 2010-07-08 Opnext Japan Inc 波長可変フィルタ及び波長可変レーザモジュール
JP2016177071A (ja) * 2015-03-19 2016-10-06 東京応化工業株式会社 レジストパターン修復方法

Also Published As

Publication number Publication date
JPWO2021140647A1 (ja) 2021-07-15
US20220393437A1 (en) 2022-12-08
JP7292429B2 (ja) 2023-06-16
CN114902508A (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
JP2004071587A (ja) スタンパとスタンパを用いたパターン転写方法及び転写パターンによる構造体の形成方法
JPH0669120A (ja) 微細レジストパターンの形成方法
WO2021140647A1 (ja) 半導体装置の製造方法
US6544903B2 (en) Resist pattern forming method and semiconductor device manufacturing method
US4988609A (en) Method of forming micro patterns
JPH0452937B2 (ja)
JPH06267843A (ja) パターン形成方法
US5648199A (en) Method of forming a resist pattern utilizing an acid water-soluble material overlayer on the resist film
JPS5984426A (ja) ポジ形レジストのパタ−ン形成法
JP2889574B2 (ja) レジストパターン形成方法
JPH02181910A (ja) レジストパターン形成方法
US6858376B2 (en) Process for structuring a photoresist layer on a semiconductor substrate
JPH11204414A (ja) パターン形成法
JPH06104171A (ja) 半導体装置の製造方法
KR100866681B1 (ko) 반도체 소자의 패턴 형성방법
JP2712407B2 (ja) ２層フォトレジストを用いた微細パターンの形成方法
KR0130168B1 (ko) 미세 패턴 형성방법
JP2551117B2 (ja) レジストパターン形成方法
JPH0580532A (ja) パターン形成方法
KR910006543B1 (ko) 포토레지스트 현상액처리에 의한 현상선택비를 개선한 마스크패턴 형성방법
JPS6066430A (ja) レジストパタ−ンの形成方法
JPH03154062A (ja) レジストパターンの形成方法
JPH06118618A (ja) フォトマスクおよびその製造方法
KR20000009753A (ko) 림 타입 위상 반전 마스크의 제조방법
JPH06349697A (ja) 微小円形パターンの形成方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20912574

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021569690

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20912574

Country of ref document: EP

Kind code of ref document: A1