KR20090070686A - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20090070686A
KR20090070686A KR1020070138791A KR20070138791A KR20090070686A KR 20090070686 A KR20090070686 A KR 20090070686A KR 1020070138791 A KR1020070138791 A KR 1020070138791A KR 20070138791 A KR20070138791 A KR 20070138791A KR 20090070686 A KR20090070686 A KR 20090070686A
Authority
KR
South Korea
Prior art keywords
hard mask
mask layer
pattern
layer
forming
Prior art date
Application number
KR1020070138791A
Other languages
English (en)
Inventor
김진수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070138791A priority Critical patent/KR20090070686A/ko
Publication of KR20090070686A publication Critical patent/KR20090070686A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 미세한 크기의 활성 필라(Pillar) 패턴 형성을 위한 마스크 패턴의 공정 마진이 점점 감소하고, 패턴 간에 쓰러짐(Collapse)의 문제를 해결하기 위하여, X 방향의 라인/스페이스 형태의 제 1 하드마스크층과 Y 방향의 라인/스페이스 형태의 제 2 하드마스크층의 이중 패턴을 형성한 후, X 방향과 Y 방향으로 겹치는 필라(Pillar) 패턴을 형성함으로써, X 방향과 Y 방향으로 겹치는 필라(Pillar) 패턴은 X 방향과 Y 방향에 따른 사이즈 조절이 가능하고, 타원의 활성 필라(Pillar) 패턴 형성 시 패턴 간의 장력으로 인한 쓰러짐(Collapse)을 방지할 수 있는 기술을 개시한다.

Description

반도체 소자의 형성 방법{The Method for Manufacturing Semiconductor Device}
도 1은 종래 기술에 따른 반도체 소자의 형성 방법의 문제점을 도시한 사진도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 미세한 크기의 활성 필라(Pillar) 패턴 형성을 위한 마스크 패턴의 공정 마진이 점점 감소하고, 패턴 간에 쓰러짐(Collapse)의 문제를 해결하기 위하여, X 방향의 라인/스페이스 형태의 제 1 하드마스크층과 Y 방향의 라인/스페이스 형태의 제 2 하드마스크층의 이중 패턴을 형성한 후, X 방향과 Y 방향으로 겹치는 필라(Pillar) 패턴을 형성함으로써, X 방향과 Y 방향으로 겹치는 필라(Pillar) 패턴은 X 방향과 Y 방향에 따른 사이즈 조절이 가능하고, 타원의 활성 필라(Pillar) 패턴 형성 시 패턴 간의 장력으로 인한 쓰러짐(Collapse)을 방지할 수 있는 기술을 개시한다.
도 1은 종래 기술에 따른 반도체 소자의 형성 방법의 문제점을 도시한 사진이다.
도 1을 참조하면, 상기 '도 1'은 필라(Pillar) 패턴 형태로 패터닝(Patterning) 후 패턴 쓰러짐(Collapse) 현상을 도시한 사진이다.
반도체 소자의 초고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 주고 있으며, 특히 감광막 패턴의 형성 공정은 반도체 소자의 형성 공정에 있어서 매우 중요한 공정이다. 또한, 반도체 소자의 집적도가 증가할수록 필라(Pillar) 패턴 형성을 위한 공정과 리소그래피의 기술은 고집적 메모리 소자 실현이 관건이 되고 있다.
필라(Pillar) 패턴은 독립적으로 형성되는 기둥형 또는 막대형 패턴을 말하는데 이를 형성하기 위한 감광막 패턴을 형성할 경우 쓰러짐 문제가 발생한다.
감광막 패턴의 쓰러짐 현상은 크게 두 가지 현상으로 나타나는데, 그 첫 번째는 감광막 패턴과 반도체 기판 간의 접착력(Adhesion)이 약하여 감광막 패턴이 반도체 기판으로부터 떨어져 나가는 것(Peeling)이고, 두 번째는 감광막 패턴 자체가 물리적으로 단단하지 못하여 패턴이 휘어지거나 부러지는 것이다.
상기와 같은 감광막 패턴의 쓰러짐 현상은 반도체 소자의 집적도가 높아질 수록 더욱 증가 된다.
이는 집적도가 높아질수록 감광막 패턴의 CD(Critical Dimension)은 감소하는데 반하여 감광막의 두께는 그대로이거나 증가해야 하므로, 감광막 패턴의 종횡비(Aspect Ratio)가 증가하여 발생하는 것이다.
또한, 습식 현상 공정(Wet Development Process)은 먼저 현상액을 이용하여 감광막을 처리하고, 초 순수(Deionized Water)로 세척한 다음, 웨이퍼를 고속으로 회전시키는 스핀 드라이(Spin Dry) 방법으로 건조시키는 단계로 진행되는데, 상기 건조 공정이 시작되는 순간에 감광막 패턴의 쓰러짐 현상이 발생하게 된다.
이때, 상기 감광막 패턴의 쓰러짐 현상은 패턴 간에 채워져 있던 초 순수가 스핀 드라이 공정이 시작되면서 갑자기 증발하는 순간에 패턴과 패턴 사이의 간격의 중심부 쪽으로 인력이 작용하기 때문이며, 그 결과 감광막 패턴 중에서 인력을 견디지 못한 경우 쓰러지게 된다.
그리고, 감광막 패턴 사이에 간격이 중심부 쪽으로 거리와 압력의 크기는 초 순수의 표면 장력과 감광막 패턴의 종횡비에 비례하고, 감광막 패턴 사이에서 초 순수의 표면에 형성되는 곡면의 반지름에 반비례한다.
건식 현상 공정은 습식 현상 공정에 비하여 감광막 패턴의 쓰러짐 현상 측면에서 유리하다. 왜냐하면, 습식 현상 공정에서 감광막 패턴의 쓰러짐이 발생되는 종횡비에서도 건식 현상 공정에서는 감광막 패턴의 쓰러짐 현상이 발생하지 않기 때문이다.
하지만, 종횡비가 높아짐에 따라서 건식 현상 공정에서도 한계가 발생하고 감광막 패턴의 쓰러짐 현상이 발견되었다.
또한, 상기 건식 현상 공정에서는 감광막 패턴이 떨어져 나가는 현상보다는 주로 감광막 패턴이 구부러지거나 휘어지는 양상으로 나타났다. 이는 건식 현상 공정에서는 건식 현상 공정이 진행된 후에 대기 중으로 웨이퍼가 노출될 때에 대기중 의 수분이 감광막 패턴의 표면에 응집되고, 이로 인하여 감광막 패턴이 휘어지게 되는 문제점이 발생하게 된다.
상기와 같이 필라(Pillar) 패턴을 형성하는데 있어서 반도체 소자가 고집적화될수록 감광막 패턴 형성 공정 마진은 점점 감소되고 패턴 간에 쓰러짐(Collapse)의 문제가 발생하고 있다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 미세한 크기의 활성 필라(Pillar) 패턴 형성을 위한 마스크 패턴의 공정 마진이 점점 감소하고, 패턴 간에 쓰러짐(Collapse)의 문제를 해결하기 위하여, X 방향의 라인/스페이스 형태의 제 1 하드마스크층과 Y 방향의 라인/스페이스 형태의 제 2 하드마스크층의 이중 패턴을 형성한 후, X 방향과 Y 방향으로 겹치는 필라(Pillar) 패턴을 형성함으로써, X 방향과 Y 방향으로 겹치는 필라(Pillar) 패턴은 X 방향과 Y 방향에 따른 사이즈 조절이 가능하고, 타원의 활성 필라(Pillar) 패턴 형성 시 패턴 간의 장력으로 인한 쓰러짐(Collapse)을 방지할 수 있는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.
본 발명에 따른 반도체 소자의 형성 방법은,
반도체 기판 상부에 피식각층, 제 1 하드마스크층 및 제 2 하드마스크층을 형성하는 단계와,
상기 제 2 하드 마스크층 상부에 X 방향의 라인/스페이스 형태의 제 1 감광 막 패턴을 형성하는 단계와,
상기 제 1 감광막 패턴을 식각 마스크로 상기 제 2 하드 마스크층을 식각하여 상기 제 1 하드 마스크층을 노출시키는 단계와,
상기 제 1 감광막 패턴을 제거하는 단계와,
상기 제 2 하드 마스크층 상부에 X와 수직으로 Y 방향의 라인/스페이스 형태의 제 2 감광막 패턴을 형성하는 단계와,
상기 제 2 감광막 패턴을 식각 마스크로 상기 제 1 하드 마스크층과 제 2 하드 마스크층을 식각하여 상기 피식각층을 노출시키는 단계 및
상기 제 2 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1 하드마스크층 및 상기 제 2 하드마스크층은 각각 폴리실리콘층, 비정질 탄소층, 실리콘 산화질화막 및 이들의 조합 중 선택된 어느 하나를 포함하여 형성하는 것과,
상기 제 1 감광막 패턴 및 상기 제 2 감광막 패턴의 X 방향과 Y 방향의 사이즈를 이중 패터닝(Patterning)으로 조절하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.
또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 된 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
또한, 명세서 전체에 걸쳐서 동일한 참조 번호가 표시된 부분은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2c는 본 발명에 따라 형성된 반도체 소자를 도시한 단면도이다.
도 2a를 참조하면, 반도체 기판(100) 상부에 피식각층(110), 제 1 하드마스크층(120) 및 제 2 하드마스크층(130)을 순차적으로 형성한다.
이때, 제 1 하드마스크층(120) 및 제 2 하드마스크층(130)은 폴리실리콘층, 비정질 탄소층, 실리콘 산화질화막 및 이들의 조합 중 선택된 어느 하나인 것이 바람직하다.
도 2b를 참조하면, 도 2b의 (i)은 제 2 하드마스크층(130) 식각 후 Y 방향의 단면도를 도시한 것이다.
도 2b의 (ii)는 X 방향의 라인/스페이스 형태의 평면도를 도시한 것이다.
제 2 하드마스크층(130) 상부에 제 1 감광막(미도시)을 형성하고, 노광 마스크를 이용한 노광 및 현상 공정으로 X 방향의 라인/스페이스 형태의 제 1 감광막 패턴(미도시)을 형성한다.
다음에, 제 1 감광막 패턴(미도시)을 식각 마스크로 제 2 하드마스크층(130)을 식각하여 제 1 하드마스크층(120)을 노출시킨다.
그 다음에, 상기 제 1 감광막 패턴(미도시)을 제거한다.
도 2b의 (iii)는 Y 방향의 라인/스페이스 형태의 평면도를 도시한 것이다.
제 2 하드마스크층(130) 상부에 제 2 감광막(미도시)을 형성하고, 노광 마스크를 이용한 노광 및 현상 공정으로 Y 방향의 라인/스페이스 형태의 제 2 감광막 패턴(미도시)을 형성한다.
다음에, 제 2 감광막 패턴(미도시)을 식각 마스크로 제 1 하드마스크층(120) 및 제 2 하드마스크층(130)을 식각하여 피식각층(110)을 노출시킨다.
그 다음에, 상기 제 2 감광막 패턴(미도시)을 제거한다.
도 2c를 참조하면, X 및 Y 방향의 라인/스페이스 패턴 형태의 평면도를 도시한 것이다.
상기 X, Y 방향의 라인/스페이스 형태로 서로 교차적으로 형성하여 정사각형 모양의 패턴을 형성한다.
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 미세한 크기의 활성 필라(Pillar) 패턴 형성을 위한 마스크 패턴의 공정 마진이 점점 감소하고, 패턴 간에 쓰러짐(Collapse)의 문제를 해결하기 위하여, X 방향의 라인/스페이스 형태의 제 1 하드마스크층과 Y 방향의 라인/스페이스 형태의 제 2 하드마스크층의 이중 패턴을 형성한 후, X 방향과 Y 방향으로 겹치는 필라(Pillar) 패턴을 형성함으로써, X 방향과 Y 방향으로 겹치는 필라(Pillar) 패턴은 X 방향과 Y 방향에 따른 사이즈 조절이 가능하고, 타원의 활성 필라(Pillar) 패턴 형성 시 패턴 간의 장력으로 인한 쓰러짐(Collapse)을 방지할 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

  1. 반도체 기판 상부에 피식각층, 제 1 하드마스크층 및 제 2 하드마스크층을 형성하는 단계;
    상기 제 2 하드 마스크층 상부에 X 방향의 라인/스페이스 형태의 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 식각 마스크로 상기 제 2 하드 마스크층을 식각하여 상기 제 1 하드 마스크층을 노출시키는 단계;
    상기 제 1 감광막 패턴을 제거하는 단계;
    상기 제 2 하드 마스크층 상부에 X와 수직으로 Y 방향의 라인/스페이스 형태의 제 2 감광막 패턴을 형성하는 단계;
    상기 제 2 감광막 패턴을 식각 마스크로 상기 제 1 하드 마스크층과 제 2 하드 마스크층을 식각하여 상기 피식각층을 노출시키는 단계; 및
    상기 제 2 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 하드마스크층 및 상기 제 2 하드마스크층은 각각 폴리실리콘층, 비정질 탄소층, 실리콘 산화질화막 및 이들의 조합 중 선택된 어느 하나를 포함하여 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 1 감광막 패턴 및 상기 제 2 감광막 패턴의 X 방향과 Y 방향의 사이즈를 이중 패터닝으로 조절하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020070138791A 2007-12-27 2007-12-27 반도체 소자의 형성 방법 KR20090070686A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138791A KR20090070686A (ko) 2007-12-27 2007-12-27 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138791A KR20090070686A (ko) 2007-12-27 2007-12-27 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR20090070686A true KR20090070686A (ko) 2009-07-01

Family

ID=41322199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138791A KR20090070686A (ko) 2007-12-27 2007-12-27 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR20090070686A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389405B2 (en) 2009-12-28 2013-03-05 Samsung Electronics Co., Ltd. Method for forming fine pattern having variable width and method for manufacturing semiconductor device using the same
KR20140113112A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US9099403B2 (en) 2012-12-06 2015-08-04 Samsung Electronics Co., Ltd. Methods for forming a semiconductor device including fine patterns
CN111381434A (zh) * 2018-12-28 2020-07-07 上海微电子装备（集团）股份有限公司 掩膜板及曝光方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389405B2 (en) 2009-12-28 2013-03-05 Samsung Electronics Co., Ltd. Method for forming fine pattern having variable width and method for manufacturing semiconductor device using the same
US8598036B2 (en) 2009-12-28 2013-12-03 Samsung Electronics Co., Ltd. Method for forming fine pattern having variable width and method for manufacturing semiconductor device using the same
US9099403B2 (en) 2012-12-06 2015-08-04 Samsung Electronics Co., Ltd. Methods for forming a semiconductor device including fine patterns
KR20140113112A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US9070640B2 (en) 2013-03-15 2015-06-30 Samsung Electronics Co., Ltd. Method of forming fine patterns of semiconductor device
CN111381434A (zh) * 2018-12-28 2020-07-07 上海微电子装备（集团）股份有限公司 掩膜板及曝光方法

Similar Documents

Publication Publication Date Title
US10768526B2 (en) Method of forming patterns
JP4890524B2 (ja) リソグラフィパターンの形成方法
KR100620651B1 (ko) 반도체 소자의 미세패턴 제조방법
US20090130601A1 (en) Method for fabricating semiconductor device
JP2004179254A (ja) 半導体装置の製造方法
JP2009135462A (ja) リソグラフィによるダブルパターンニング方法
KR100909764B1 (ko) 반도체 소자의 형성 방법
KR100822581B1 (ko) 플래시 메모리 소자의 제조방법
KR20090070686A (ko) 반도체 소자의 형성 방법
KR20070122050A (ko) 이중 패터닝 공정을 이용한 캐패시터 패턴 형성 방법
US20090061635A1 (en) Method for forming micro-patterns
TW201312647A (zh) 形成蝕刻遮罩之方法
US20070009838A1 (en) Method of manufacturing a pattern structure and method of forming a trench using the same
KR20020000951A (ko) 반도체 소자의 미세패턴 제조방법
KR100894102B1 (ko) 고집적화된 반도체 메모리소자의 제조방법
US20090162794A1 (en) Method for fabricating semiconductor device
KR20090044594A (ko) 반도체 소자의 형성 방법
KR100521429B1 (ko) 반도체 소자 제조 방법
KR100365752B1 (ko) 반도체소자의콘택홀형성방법
KR101004530B1 (ko) 필라 패턴 형성 방법
KR100390999B1 (ko) 반도체소자의 형성방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR19980050143A (ko) 반도체 소자의 미세패턴 형성방법
CN115775726A (zh) 半导体结构的形成方法
KR20020002932A (ko) 반도체소자의 게이트전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application