CN111381434A - 掩膜板及曝光方法 - Google Patents
掩膜板及曝光方法 Download PDFInfo
- Publication number
- CN111381434A CN111381434A CN201811627128.5A CN201811627128A CN111381434A CN 111381434 A CN111381434 A CN 111381434A CN 201811627128 A CN201811627128 A CN 201811627128A CN 111381434 A CN111381434 A CN 111381434A
- Authority
- CN
- China
- Prior art keywords
- mask
- pattern
- patterns
- bar
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 230000000295 complement effect Effects 0.000 claims abstract description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 8
- 239000010980 sapphire Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000463 material Substances 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供了一种掩膜板及曝光方法,包括互补的第一掩膜图形及第二掩膜图形,所述第一掩膜图形包括多条沿第一方向延伸的第一条形图形,所述第二掩膜图形包括多条沿第二方向延伸的第二条形图形,所述第一方向与所述第二方向交叉,分别采用第一掩膜图形及第二掩膜图形对所述LED基底依次执行两次曝光工艺,以使形成的曝光图形对准叠加后能够形成PSS图形,相较于传统的拼接方式来说,本发明中所有图形区的线宽一致,降低了对像质的要求且无需缩小曝光视场。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种掩膜板及曝光方法。
背景技术
图形化蓝宝石基底(Patterned Sapphire Substrate,PSS),也就是在蓝宝石基底上生长干法刻蚀用掩膜,用标准的光刻工艺形成PSS图形,利用ICP刻蚀技术刻蚀蓝宝石,并去掉掩膜,再在其上生长GaN材料,使GaN材料的纵向外延变为横向外延,一方面可以有效减少GaN外延材料的位错密度,从而减小有源区的非辐射复合,减小反向漏电流,提高LED的寿命;另一方面有源区发出的光,经GaN和蓝宝石基底界面多次散射,改变了全反射光的出射角,增加了LED的光从LED基底出射的几率,从而提高了光的提取效率,综合这两方面的原因,使PSS上生长的LED的出射光亮度比传统的LED大大提高,同时反向漏电流减小,LED的寿命也得到了延长。图1为一种PSS图形的结构示意图,由于蓝宝石基底晶像原因,PSS图形为多个六边形呈蜂巢状排列而成(圆形部分凸出部,其余部分向下凹陷)。而在制作PSS图形的过程中,由于单次曝光视场大小有限,为形成整片PSS图形的制作,需要使用拼接曝光的方法,现有拼接区域划分的方法如图1所示(正交线划分),图中拼接线为虚拟线,不会实际成像,拼接区域可能需要使用4个曝光场来完成,如图2所示。此方案中拼接处的曝光区的图形线宽会减半,从而导致需要分辨率更高,对像质的要求也就更高,所以往往需要减小曝光视场从而达到像质要求,但是曝光视场减小后曝光效率也会大大降低。
发明内容
本发明的目的在于提供一种掩膜板及曝光方法,使图形区的线宽保持一致,降低了曝光时对像质的要求。
为了达到上述目的,本发明提供了一种掩膜板,用于对一LED基底进行曝光以形成PSS图形,所述掩膜板包括互补的第一掩膜图形及第二掩膜图形,所述第一掩膜图形包括多条沿第一方向延伸的第一条形图形,所述第二掩膜图形包括多条沿第二方向延伸的第二条形图形,所述第一方向与所述第二方向交叉,且当所述第一掩膜图形及所述第二掩膜图形对准叠加时,相邻的所述第一条形图形及所述第二条形图形限定出若干非曝光区。
可选的,多条所述第一条形图形及多条所述第二条形图形均沿着第三方向均匀的平行排布,且相邻所述第一条形图形之间的间隔尺寸与相邻所述第二条形图形之间的间隔尺寸相等。
可选的,在所述第三方向上,所述第一条形图形的宽度尺寸与所述第二条形图形的宽度尺寸相等。
可选的,所述第一条形图形及所述第二条形图形均呈等边折线状,以使所述第一掩膜图形及所述第二掩膜图形对准叠加时,相邻的所述第一条形图形及所述第二条形图形中相面对的折线边限定出的所述非曝光区呈正六边形。
可选的,所述第一条形图形及所述第二条形图形各自具有若干等距的弧形凹陷,以使所述第一掩膜图形及所述第二掩膜图形对准叠加时,相邻的所述第一条形图形及所述第二条形图形中相面对的弧形凹陷限定出的所述非曝光区呈圆形。
可选的,所述第一条形图形在所述第一方向上为一连续图形,所述第二条形图形包括多个在所述第二方向上延伸且相互独立的块状图形,以使所述第一掩膜图形及所述第二掩膜图形对准叠加时,所述第一条形图形及所述第二条形图形的重叠区域的面积在一设定范围内。
可选的,多条所述第一条形图形各顶点的虚拟连线及多条所述第二条形图形各顶点的虚拟连线构成一正四边形或正六边形。
可选的,所述第一掩膜图形及所述第二掩膜图形形成于一块基板上;或者,所述第一掩膜图形形成在一块基板上构成第一掩膜板,所述第二掩膜图形形成在另一块基板上构成第二掩膜板。
本发明还提供了一种曝光方法,包括:
提供所述掩膜板;
采用第一掩膜图形对所述LED基底的曝光区域执行第一次曝光工艺,以在所述LED基底的每个曝光区域上形成第一曝光图形;
采用第一掩膜图形对所述LED基底的曝光区域执行第二次曝光工艺,以在每个所述曝光区域上对准叠加第二曝光图形,且每个所述曝光区域的对准叠加图形规则拼接以在所述LED基底上形成PSS图形。
可选的,所述LED基底为蓝宝石基底。
在本发明提供的掩膜板及曝光方法中,包括互补的第一掩膜图形及第二掩膜图形,所述第一掩膜图形包括多条沿第一方向延伸的第一条形图形,所述第二掩膜图形包括多条沿第二方向延伸的第二条形图形,所述第一方向与所述第二方向交叉,分别采用第一掩膜图形及第二掩膜图形对所述LED基底依次执行两次曝光工艺,以使形成的曝光图形对准叠加后能够形成PSS图形,相较于传统的拼接方式来说,本发明中所有图形区的线宽一致,降低了对像质的要求且无需缩小曝光视场。
附图说明
图1为一种PSS图形的结构示意图;
图2为PSS图形拼接位置拆分的示意图;
图3为PSS图形分解为两组图形的示意图;
图4为本发明实施例提供的第一种第一掩膜图形结构示意图;
图5为本发明实施例提供的第一种第二掩膜图形结构示意图;
图6为本发明实施例提供的第一种第一掩膜图形及第一种第二掩膜图形结构对准叠加后的结构示意图;
图7为本发明实施例提供的第二种第一掩膜图形结构示意图;
图8为本发明实施例提供的第二种第二掩膜图形结构示意图;
图9为本发明实施例提供的第二种第一掩膜图形及第二种第二掩膜图形结构对准叠加后的结构示意图;
图10为本发明实施例提供的第三种第二掩膜图形结构示意图;
图11为本发明实施例提供的第一种第一掩膜图形及第三种第二掩膜图形结构对准叠加后的结构示意图;
图12为本发明实施例提供的曝光方法的流程图;
图13为本发明实施例提供的第一掩膜板的结构示意图;
图14为本发明实施例提供的采用第一掩膜板执行第一曝光工艺后形成的结构示意图;
图15为本发明实施例提供的第二掩膜板的结构示意图;
图16为本发明实施例提供的采用第二掩膜板执行第二曝光工艺后形成的结构示意图;
图17为本发明实施例提供的叠加图形的单位图形的结构示意图;
图18为本发明实施例提供的第一种叠加图形的拼接示意图;
图19为本发明实施例提供的第二种叠加图形的拼接示意图;
其中,附图标记为:
11a-凹陷部;12a-凸出部;
1-第一掩膜图形;11-第一条形图形;12-第一非曝光区;2-第二掩膜图形;21-第二条形图形;22-第二非曝光区;121-非曝光区;3-弧形凹陷;4-第一曝光图形;5-叠加图形;51-单位图形;6-叠加图形;
Q-重叠区域,x-x方向;y-y方向;z-z方向。
具体实施方式
如图3所示,PSS图形为多个六边形呈蜂巢状排列而成,圆形部分凸出形成凸出部12a,其余部分向下凹陷构成凹陷部11a,若干凸出部12a相互独立,且每个所述凸出部12a均被凹陷部11a围绕。在制备PSS图形时,所述凸出部12a对应非曝光区,所述凹陷部11a对应曝光区。发明人发现,PSS图形的曝光区可以拆解为线镜像对称的两组图形,每组图形的边界为圆形非曝光区的正切线,所以可以采用重叠曝光的方法形成PSS图形。
基于此,本发明提供了一种掩膜板及曝光方法,包括互补的第一掩膜图形及第二掩膜图形,所述第一掩膜图形包括多条沿第一方向延伸的第一条形图形,所述第二掩膜图形包括多条沿第二方向延伸的第二条形图形,所述第一方向与所述第二方向交叉,分别采用第一掩膜图形及第二掩膜图形对所述LED基底依次执行两次曝光工艺,以使形成的曝光图形对准叠加后能够形成PSS图形,相较于传统的拼接方式来说,本发明中所有图形区的线宽一致,降低了对像质的要求且无需缩小曝光视场。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图4-图6所示,本发明提供了一种掩膜板,用于对一LED基底进行曝光以形成PSS图形,所述掩膜板包括互补的第一掩膜图形1及第二掩膜图形2,所述第一掩膜图形1包括多条沿第一方向x延伸的第一条形图形11,所述第二掩膜图形2包括多条沿第二方向y延伸的第二条形图形21,所述第一方向x与所述第二方向y交叉,且当所述第一掩膜图形1及所述第二掩膜图形2对准叠加时,相邻的所述第一条形图形11及所述第二条形图形21限定出若干非曝光区121。
如图4所示,所述第一掩膜图形1中具有多条相同的所述第一条形图形11(每条所述第一条形图形11之间宽度尺寸及长度尺寸均相等),多条所述第一条形图形11构成所述第一掩膜图形1中的曝光区(在使用的光刻胶是正胶时的透光区),所述第一掩膜图形1中除了所述第一条形图形11之外的部分均为第一非曝光区12(在使用的光刻胶是正胶时的不透光区)。多条所述第一条形图形11均沿着所述第一方向x延伸,且沿着第三方向z均匀的平行排布。如图5所示,所述第二掩膜图形2中具有多条相同的所述第二条形图形21(每条所述第二条形图形21之间宽度尺寸及长度尺寸均相等),多条所述第二条形图形21构成所述第二掩膜图形2中的曝光区(在使用的光刻胶是正胶时的透光区),所述第二掩膜图形2中除了所述第二条形图形21之外的部分均为第二非曝光区22(在使用的光刻胶是正胶时的不透光区)。多条所述第二条形图形21均沿着所述第二方向y延伸,且沿着第三方向z均匀的平行排布。从图4及图5可见,所述第一掩膜图形1及第二掩膜图形2中的图形是互补的,即相邻的所述第一条形图形11之间的间隔尺寸与相邻所述第二条形图形21之间的间隔尺寸相等,所述第一条形图形11的宽度尺寸与所述第二条形图形21的宽度尺寸也相等。
如图6所示,将所述第一掩膜图形1及所述第二掩膜图形2对准叠加后,所述第一条形图形11与所述第二条形图形21交叉,每相邻的第一条形图形11与所述第二条形图形21会限定出若干非曝光区121,所述非曝光区121是第一非曝光区21及第二非曝光区22的对准叠加,且所述第一条形图形11与所述第二条形图形21的图形线作为所述非曝光区121的边界线,若干所述非曝光区121呈阵列分布。
进一步,如图4及图5所示,所述第一条形图形11及所述第二条形图形21均呈等边折线状,即每条所述第一条形图形11及所述第二条形图形21的虚拟中心线为等边折线,当所述第一掩膜图形1及所述第二掩膜图形2对准叠加时,如图6所示,相邻的所述第一条形图形11及所述第二条形图形21中相面对的折线边限定出的所述非曝光区121呈正六边形。进一步,如图7及图8所示,所述第一条形图形11及所述第二条形图形21的表面具有若干等距的弧形凹陷3,所述弧形凹陷3也是沿着第一方向x或第二方向y排布,当所述第一掩膜图形1及所述第二掩膜图形2对准叠加时,相邻的所述第一条形图形11及所述第二条形图形21交叉,而相面对的弧形凹陷3能够使限定出的所述非曝光区121呈圆形(或接近于圆形),相较于正六边形的非曝光区121来说,采用圆形的非曝光区121可以使形成的图形更接近所述PSS图形。
如图6及图9所示,将所述第一掩膜图形1及所述第二掩膜图形2对准叠加时,由于所述第一条形图形11及所述第二条形图形21具有一定的宽度,在所述第一条形图形11及所述第二条形图形21的每个交界处均会构成一个重叠区域Q,在后续曝光时,若干所述重叠区域Q则是会被重复曝光的区域。如图4或图5所示,所述第一条形图形11在所述第一方向x上仍旧为连续图形,如图10所示,所述第二条形图形21则包括多个在所述第二方向y上延伸且相互独立的块状图形,如图11所示,当所述第一掩膜图形1及所述第二掩膜图形2对准叠加时,所述第一条形图形11及所述第二条形图形21的重叠区域Q的面积在一设定范围(越小越好,接近于0)内。当然,为了使所述非曝光区121呈近圆形,每个所述块状图形的表面也可以具有弧形凹陷,此处不再过多叙述。
可选的,所述掩膜板可以是一块尺寸较大的掩膜板(例如是6英寸),所述第一掩膜图形1及所述第二掩膜图形2形成于所述掩膜板的基板的不同区域上;或者,所述掩膜板也可以包括第一掩膜板及第二掩膜板,所述第一掩膜图形形成在所述第一掩膜板的基板上,所述第二掩膜图形形成在所述第二掩膜板的基板上。
基于此,如图12所示,本实施例还提供了一种曝光方法,包括:
S1:提供掩膜板;
S2:采用第一掩膜图形对所述LED基底的曝光区域执行第一次曝光工艺,以在所述LED基底的每个曝光区域上形成第一曝光图形;
S3:采用第一掩膜图形对所述LED基底的曝光区域执行第二次曝光工艺,以在每个所述曝光区域上对准叠加第二曝光图形,且每个所述曝光区域的对准叠加图形规则拼接以在所述LED基底上形成PSS图形。
具体的,如图4-图11所示,首先提供所述掩膜板,所述掩膜板上形成有第一掩膜图形1及第二掩膜图形2(以等边折线状为例),本实施例中,所述第一掩膜图形1及所述第二掩膜图形2分别形成于第一掩膜板及第二掩膜板上,然后将所述第一掩膜板安装在掩膜支架上,然后将一LED基底(本实施例中为蓝宝石基底)传输到工件台上方,启动真空吸附,将所述LED基底吸附于真空吸盘上以准备曝光。接下来,根据曝光视场形状选择步进处方,移动工件台,将所述LED基底的曝光区域依次移动到所述第一掩模板下方的曝光视场内进行执行第一次曝光工艺。
接下来,采用所述第一掩膜板对所述LED基底执行曝光工艺,以将所述第一掩膜图形1等比例缩小至所述LED基底的一个曝光区域上,为了使曝光视场处于可用像质区内,无法一次完全曝光,需要将所述LED基底划分多个曝光区域,然后分别对多个曝光区域进行曝光以在每个所述曝光区域构成曝光图形,如图13所示,所述第一掩膜图形1中的多条所述第一条形图形11各顶点的虚拟连线构成一正四边形,逐场曝光后在所述LED基底上形成了第一曝光图形4,所述第一曝光图形4是由若干所述第一掩膜图形1曝光后拼接而成的,具体如图14所示。
接着,将所述第二掩膜板安装在掩膜支架上,采用同样的步进处方移动工件台,将所述LED基底的曝光区域依次移动到所述第二掩模板下方的曝光视场内进行执行第二次曝光工艺,所述第一次曝光工艺与所述第二次曝光工艺的曝光视场完全重合,以使所述第一掩膜图形1及第二掩膜图形2曝光后形成的图形能够对准重叠。
如图15所示,所述第二掩膜图形1中的多条所述第一条形图形11各顶点的虚拟连线也构成一正四边形,逐场曝光后在所述LED基底上形成了第二曝光图形,所述第二曝光图形1与所述第二曝光图形对准重叠以构成如图16所示的叠加图形5,所述叠加图形5是由若干个如图17所示的单位图形51拼接而成,所述单位图形51为所述第一掩膜图形1及第二掩膜图形2曝光后形成的曝光图形,若干个所述单位图形51不断拼接,最终在所述LED基板上形成蜂巢状的所述PSS图形。如图18所示,所述单位图形51之间的拼接是无缝拼接的,相邻所述单位图形51之间的拼接线不会实际成像,由于所述PSS图形是由相同的单位图形51拼接而来的,每个拼接区的图形大小及样式一致,相较于现有的拼接方法来说,避免了拼接区边缘的图形光强不一致问题,提升了拼接区边缘的图形的均匀性,减弱了色差的程度。
可以理解的是,本实施例中示意性的展示出了类四边形的第一掩膜图形1及第二掩膜图形2内具有3个第一条形图形及所述第二条形图形,但实际上,所述第一条形图形及所述第二条形图形的数量及长度是根据可用像质区及需要形成的PSS图形共同决定的,因为采用所述掩膜板对所述LED基底曝光后形成PSS图形,所述LED基底中具有与所述非曝光区对应的凸出部,所述LED基底中凸出部的数量固定,为了不会出现重复曝光的状态,所述凸出部的数量应该是所述非曝光区的数量的n倍,其中n为曝光次数(整数)。在所述非曝光区的数量满足的情况下,还需要所述第一掩膜图形1及第二掩膜图形2没有超出可用像质区。所以,可以通过所述可用区像质的尺寸和形状及所述LED基底中凸出部的数量确定所述第一条形图形及所述第二条形图形的数量及长度,以使所述第一掩膜图形1及第二掩膜图形2在所述像质可用区内的面积实现最大化。
进一步,多条所述第一条形图形11及多条所述第二条形图形21各顶点的虚拟连线还可以构成一正六边形,采用所述类正六边形的第一掩膜图形1及第二掩膜图形2对所述LED基底执行两次曝光工艺后,形成如图19所示的叠加图形6,所述叠加图形6是通过六边形的单位图形拼接而来。类六边形的第一掩膜图形1及第二掩膜图形2经过可用像质区的面积更大,可以容纳更多的图形,从而提升了产率。应理解,本发明仅适意性的展示出两种第一掩膜图形1及第二掩膜图形2的示意图,但不应以此为限,只要第一掩膜图形1及第二掩膜图形2形成的曝光图形能够规则的重复拼接并构成蜂巢状的PSS图形(不会重复曝光),且所述第一掩膜图形1及第二掩膜图形2在可用像质区内均在本发明的保护范围之内。
综上,在本发明实施例提供的掩膜板及曝光方法中,包括互补的第一掩膜图形及第二掩膜图形,所述第一掩膜图形包括多条沿第一方向延伸的第一条形图形,所述第二掩膜图形包括多条沿第二方向延伸的第二条形图形,所述第一方向与所述第二方向交叉,分别采用第一掩膜图形及第二掩膜图形对所述LED基底依次执行两次曝光工艺,以使形成的曝光图形对准叠加后能够形成PSS图形,相较于传统的拼接方式来说,本发明中所有图形区的线宽一致,降低了对像质的要求且无需缩小曝光视场。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (10)
1.一种掩膜板,用于对一LED基底进行曝光以形成PSS图形,其特征在于,所述掩膜板包括互补的第一掩膜图形及第二掩膜图形,所述第一掩膜图形包括多条沿第一方向延伸的第一条形图形,所述第二掩膜图形包括多条沿第二方向延伸的第二条形图形,所述第一方向与所述第二方向交叉,且当所述第一掩膜图形及所述第二掩膜图形对准叠加时,相邻的所述第一条形图形及所述第二条形图形限定出若干非曝光区。
2.如权利要求1所述的掩膜板,其特征在于,多条所述第一条形图形及多条所述第二条形图形均沿着第三方向均匀的平行排布,且相邻所述第一条形图形之间的间隔尺寸与相邻所述第二条形图形之间的间隔尺寸相等。
3.如权利要求2所述的掩膜板,其特征在于,在所述第三方向上,所述第一条形图形的宽度尺寸与所述第二条形图形的宽度尺寸相等。
4.如权利要求3所述的掩膜板,其特征在于,所述第一条形图形及所述第二条形图形均呈等边折线状,以使所述第一掩膜图形及所述第二掩膜图形对准叠加时,相邻的所述第一条形图形及所述第二条形图形中相面对的折线边限定出的所述非曝光区呈正六边形。
5.如权利要求3所述的掩膜板,其特征在于,所述第一条形图形及所述第二条形图形各自具有若干等距的弧形凹陷,以使所述第一掩膜图形及所述第二掩膜图形对准叠加时,相邻的所述第一条形图形及所述第二条形图形中相面对的弧形凹陷限定出的所述非曝光区呈圆形。
6.如权利要求4或5所述的掩膜板,其特征在于,所述第一条形图形在所述第一方向上为一连续图形,所述第二条形图形包括多个在所述第二方向上延伸且相互独立的块状图形,以使所述第一掩膜图形及所述第二掩膜图形对准叠加时,所述第一条形图形及所述第二条形图形的重叠区域的面积在一设定范围内。
7.如权利要求1所述的掩膜板,其特征在于,多条所述第一条形图形各顶点的虚拟连线及多条所述第二条形图形各顶点的虚拟连线构成一正四边形或正六边形。
8.如权利要求1所述的掩膜板,其特征在于,所述第一掩膜图形及所述第二掩膜图形形成于一块基板上;或者,所述第一掩膜图形形成在一块基板上构成第一掩膜板,所述第二掩膜图形形成在另一块基板上构成第二掩膜板。
9.一种曝光方法,其特征在于,包括:
提供如权利要求1-8中任一项所述的掩膜板;
采用第一掩膜图形对所述LED基底的曝光区域执行第一次曝光工艺,以在所述LED基底的每个曝光区域上形成第一曝光图形;
采用第一掩膜图形对所述LED基底的曝光区域执行第二次曝光工艺,以在每个所述曝光区域上对准叠加第二曝光图形,且每个所述曝光区域的对准叠加图形规则拼接以在所述LED基底上形成PSS图形。
10.如权利要求9所述的曝光方法,其特征在于,所述LED基底为蓝宝石基底。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811627128.5A CN111381434B (zh) | 2018-12-28 | 2018-12-28 | 掩膜板及曝光方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811627128.5A CN111381434B (zh) | 2018-12-28 | 2018-12-28 | 掩膜板及曝光方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111381434A true CN111381434A (zh) | 2020-07-07 |
CN111381434B CN111381434B (zh) | 2022-01-28 |
Family
ID=71220507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811627128.5A Active CN111381434B (zh) | 2018-12-28 | 2018-12-28 | 掩膜板及曝光方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111381434B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112820806A (zh) * | 2020-12-25 | 2021-05-18 | 福建晶安光电有限公司 | 一种图形衬底及其制作方法以及led结构及其制作方法 |
CN113805425A (zh) * | 2021-09-24 | 2021-12-17 | 福州京东方光电科技有限公司 | 掩膜板、膜层的制作方法、显示基板及显示装置 |
WO2023279596A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 电容孔的形成方法及半导体结构 |
WO2023279521A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 连接垫的形成方法及半导体结构 |
EP4145493A4 (en) * | 2021-07-05 | 2023-03-08 | Changxin Memory Technologies, Inc. | METHOD OF FORMING AN INTERCONNECTION BOARD AND SEMICONDUCTOR STRUCTURE |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090070686A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
EP2644756A1 (en) * | 2012-03-28 | 2013-10-02 | Nichia Corporation | Patterned sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element using that sapphire substrate |
CN103365070A (zh) * | 2012-03-29 | 2013-10-23 | 山东浪潮华光光电子股份有限公司 | 一种pss图形的相移掩膜版及其制备方法 |
CN105759560A (zh) * | 2016-05-13 | 2016-07-13 | 武汉新芯集成电路制造有限公司 | 组合光罩的版图结构及其形成方法、应用方法 |
CN106125516A (zh) * | 2016-08-19 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种曝光方法、基板及曝光装置 |
CN107132726A (zh) * | 2016-02-29 | 2017-09-05 | 上海微电子装备(集团)股份有限公司 | 一种蓝宝石图形衬底掩膜版的图形结构和曝光方法 |
CN108255012A (zh) * | 2018-03-26 | 2018-07-06 | 京东方科技集团股份有限公司 | 光学掩膜板及基于光学掩膜板的光学掩膜基板的制备方法 |
-
2018
- 2018-12-28 CN CN201811627128.5A patent/CN111381434B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090070686A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
EP2644756A1 (en) * | 2012-03-28 | 2013-10-02 | Nichia Corporation | Patterned sapphire substrate and method for manufacturing the same and nitride semiconductor light emitting element using that sapphire substrate |
CN103365070A (zh) * | 2012-03-29 | 2013-10-23 | 山东浪潮华光光电子股份有限公司 | 一种pss图形的相移掩膜版及其制备方法 |
CN107132726A (zh) * | 2016-02-29 | 2017-09-05 | 上海微电子装备(集团)股份有限公司 | 一种蓝宝石图形衬底掩膜版的图形结构和曝光方法 |
CN105759560A (zh) * | 2016-05-13 | 2016-07-13 | 武汉新芯集成电路制造有限公司 | 组合光罩的版图结构及其形成方法、应用方法 |
CN106125516A (zh) * | 2016-08-19 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种曝光方法、基板及曝光装置 |
CN108255012A (zh) * | 2018-03-26 | 2018-07-06 | 京东方科技集团股份有限公司 | 光学掩膜板及基于光学掩膜板的光学掩膜基板的制备方法 |
Non-Patent Citations (2)
Title |
---|
X.S.NGUYEN ET AL: ""Deep level traps in semi-polar n-GaN grown on patterned sapphire substrate by metalorganic vapor phase epitaxy"", 《BASIC SOLID STATE PHYSICS》 * |
黄成强等: ""图形化蓝宝石衬底工艺研究进展"", 《半导体技术》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112820806A (zh) * | 2020-12-25 | 2021-05-18 | 福建晶安光电有限公司 | 一种图形衬底及其制作方法以及led结构及其制作方法 |
WO2023279596A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 电容孔的形成方法及半导体结构 |
WO2023279521A1 (zh) * | 2021-07-05 | 2023-01-12 | 长鑫存储技术有限公司 | 连接垫的形成方法及半导体结构 |
EP4145493A4 (en) * | 2021-07-05 | 2023-03-08 | Changxin Memory Technologies, Inc. | METHOD OF FORMING AN INTERCONNECTION BOARD AND SEMICONDUCTOR STRUCTURE |
US11784060B2 (en) | 2021-07-05 | 2023-10-10 | Changxin Memory Technologies, Inc. | Method for forming connecting pad and semiconductor structure |
CN113805425A (zh) * | 2021-09-24 | 2021-12-17 | 福州京东方光电科技有限公司 | 掩膜板、膜层的制作方法、显示基板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111381434B (zh) | 2022-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111381434B (zh) | 掩膜板及曝光方法 | |
KR960010026B1 (ko) | 마스크가 사용되고 위상전이를 이용하는 패턴 노광 방법 | |
CN110047785B (zh) | Micro LED巨量转移方法及其封装结构、显示装置 | |
GB2295694A (en) | Phase shift mask | |
US20180052395A1 (en) | Exposure method, substrate and exposure apparatus | |
US10747100B2 (en) | Pattern structure and exposure method of patterned sapphire substrate mask | |
TWI544284B (zh) | 微透鏡陣列及使用該微透鏡陣列之掃描曝光裝置 | |
CN104698769A (zh) | 蓝宝石衬底的拼接曝光方法 | |
JP3461708B2 (ja) | アライメントマーク装置 | |
CN210573180U (zh) | 掩模板 | |
CN102955366A (zh) | 一种投影曝光装置与拼接方法 | |
US20040259322A1 (en) | A method for printing marks on the edges of wafers | |
US5789120A (en) | Method for designing a reticle mask | |
CN111381437B (zh) | 掩膜板及曝光方法 | |
EP1189111A1 (en) | Production device for printed board, production method for printed board and printed board | |
JP2009282386A (ja) | フォトマスクと半導体チップの製造方法 | |
TWI336500B (en) | Manufacturing method of display device | |
CN117311098A (zh) | 线性图像传感器及制作方法和光刻掩膜版 | |
CN103246158B (zh) | 掩模及其图案配置方法与曝光方法 | |
JP4672784B2 (ja) | 露光機および露光機用チャックステージ | |
CN106154756B (zh) | 照明系统以及使用其形成鳍状结构的方法 | |
TWI602029B (zh) | 圖刻一基材之方法 | |
KR20140074124A (ko) | 마스크리스 노광 장치의 얼라인 방법 | |
TWI465862B (zh) | 光罩及其圖案配置方法與曝光方法 | |
TWI478210B (zh) | 光罩 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |