KR20090044594A - 반도체 소자의 형성 방법 - Google Patents

반도체 소자의 형성 방법 Download PDF

Info

Publication number
KR20090044594A
KR20090044594A KR1020070110735A KR20070110735A KR20090044594A KR 20090044594 A KR20090044594 A KR 20090044594A KR 1020070110735 A KR1020070110735 A KR 1020070110735A KR 20070110735 A KR20070110735 A KR 20070110735A KR 20090044594 A KR20090044594 A KR 20090044594A
Authority
KR
South Korea
Prior art keywords
photoresist
film
photoresist pattern
semiconductor device
forming
Prior art date
Application number
KR1020070110735A
Other languages
English (en)
Inventor
복철규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070110735A priority Critical patent/KR20090044594A/ko
Publication of KR20090044594A publication Critical patent/KR20090044594A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 감광막 패턴 간에 접착력을 증가시키기 위해서 감광막 패턴을 부분 식각하여 감광막 스컴(Resist Scum) 형태로 일부 남겨 줌으로써, 감광막 패턴의 쓰러짐을 방지할 수 있는 것을 특징으로 하는 반도체 소자 형성 방법에 관한 것이다.

Description

반도체 소자의 형성 방법 {Method for Manufacturing Semiconductor Device}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 형성 방법의 문제점을 도시한 단면도들.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자 형성 방법을 도시한 단면도들.
<도면의 주요 부분에 대한 부호 설명>
100, 200: 반도체 기판 110, 210: 반사 방지막
120, 220: 감광막 230: 노광 영역
140, 240: 감광막 패턴 130: 증류수
250: 감광막 스컴(Resist Scum)
본 발명은 반도체 소자의 형성 방법에 관한 것으로, 감광막 패턴 간에 접착력을 증가시키기 위해서 감광막 패턴을 부분 식각하여 감광막 스컴(Resist Scum) 형태로 일부 남겨 줌으로써, 감광막 패턴의 쓰러짐을 방지할 수 있는 것을 특징으로 하는 반도체 소자 형성 방법에 관한 것이다.
반도체 소자의 초고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 주고 있으며, 특히 감광막 패턴의 형성 공정은 반도체 소자의 형성 공정에 있어서 매우 중요한 공정이다.
또한, 반도체 소자의 집적도가 증가할수록 미세 패턴의 형성을 위한 감광막 패턴 공정과 리소그래피의 기술은 고집적 메모리소자 실현의 관건이 되고 있다.
여기서, 미세 패턴을 금속 배선이라 할 때 금속 배선을 형성하기 위한 감광막 패턴에 쓰러짐 문제가 발생하는데 그 이유를 설명하면 다음과 같다.
감광막 패턴의 쓰러짐 현상은 크게 두 가지 현상으로 나타나는데, 그 첫 번째는 감광막 패턴과 반도체 기판 간의 접착력(Adhesion)이 약하여 감광막 패턴이 반도체 기판으로부터 떨어져 나가는 것(Peeling)을 말한다.
두 번째는 감광막 패턴 자체가 물리적으로 단단하지 못하여 패턴이 휘어지거나 부러지는 것이다.
상기와 같은 감광막 패턴의 쓰러짐 현상은 반도체 소자의 집적도가 높아질수록 더욱 증가 된다. 이는 집적도가 높아질수록 감광막 패턴의 CD(Critical dimansion)는 감소하는데 반하여 감광막의 두께는 그대로이거나 증가해야 하므로, 감광막 패턴의 종횡비(Aspect Ratio)가 증가하여 발생하는 것이다.
또한, 습식 현상 공정(Wet Development Process)은 먼저 현상액을 이용하여 감광막을 처리하고, 초 순수(Deionized Water)로 세척한 다음, 웨이퍼를 고속으로 회전시키는 스핀 드라이(Spin Dry) 방법으로 건조하는 단계로 진행되는데, 상기 건조 공정이 시작되는 순간에 감광막 패턴의 쓰러짐 현상이 발생하게 된다.
이때, 상기 감광막 패턴의 쓰러짐 현상은 패턴 간에 채워져 있던 초 순수가 스핀 드라이 공정이 시작되면서 갑자기 증발하는 순간에 패턴과 패턴 사이의 간격의 중심부 쪽으로 인력이 작용하기 때문이며, 그 결과 감광막 패턴 중에서 인력을 견디지 못한 경우 쓰러지게 된다.
그리고, 감광막 패턴 사이에 간격이 중심부 쪽으로 거리와 압력의 크기는 초 순수의 표면장력과 감광막 패턴의 종횡비에 비례하고, 감광막 패턴 사이에서 초 순수의 표면에 형성되는 곡면의 반지름에 반비례한다.
건식 현상 공정은 습식 현상 공정에 비하여 감광막 패턴의 쓰러짐 현상 측면에서 유리하다. 왜냐하면, 습식 현상 공정에서 감광막 패턴의 쓰러짐이 발생하는 종횡비에서도 건식 현상 공정에서는 감광막 패턴의 쓰러짐 현상이 발생하지 않기 때문이다.
하지만, 종횡비가 높아짐에 따라서 건식 현상 공정에서도 한계가 발생하고 감광막 패턴의 쓰러짐 현상이 발견된다.
또한, 상기 건식 현상 공정에서는 감광막 패턴이 떨어져 나가는 현상보다는 주로 감광막 패턴이 구부러지거나 휘어지는 양상으로 나타났다.
이는 건식 현상 공정에서는 건식 현상 공정이 진행된 후에 대기 중으로 웨이퍼가 노출될 때에 대기 중의 수분이 감광막 패턴의 표면에 응집되고, 이로 인하여 감광막 패턴이 휘어지게 되는 현상이 발생하게 된다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자 형성 방법의 문제점을 도시한 단면도이다.
도 1a를 참조하면, 감광막 건조 공정 시 증류수(130)가 반도체 기판(100) 상의 표면에 잔류된 모양을 도시하고 있다.
도 1b를 참조하면, 두 감광막 패턴(140) 사이에 남은 증류수(130)는 모세관 현상에 의해 표면이 오목(Concave)한 모양으로 형성되고, 오목한 모양으로 인해 감광막 패턴(140) 간에 서로 내부 방향으로 잡아당기는 상호 인력이 작용하게 된다.
반대로 감광막 패턴(140) 바깥 부분은 모세관 현상이 거의 존재하지 않기 때문에 증류수(130)가 평평하게 채워져 있다.
결과적으로, 증류수(130)가 완전히 증발하는 순간에 상호 인력이 순식간에 사라지게 되어 감광막 패턴(140)이 내부로 쓰러지는 현상이 발생하게 된다.
더욱, 감광막 패턴(140)의 간격이 더 조밀해질수록 모세관 현상이 상승하고, 감광막 패턴(140)의 쓰러짐이 발생한다. 또한, 감광막의 건조 공정 시 사용되는 증류수(130)의 표면 장력(Surface Tension)이 커질수록 모세관 현상이 상승하여 감광막 패턴(140)이 더 잘 쓰러지게 된다.
본 발명은 감광막 패턴을 부분 식각하여 감광막 패턴 간에 접착력을 증가시키고 감광막 스컴(Resist Scum) 형태로 일부 남겨 줌으로써, 감광막 패턴의 쓰러짐을 방지할 수 있는 반도체 소자의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 형성 방법은,
반도체 기판 상부에 반사 방지막 및 감광막을 형성하는 단계와,
상기 감광막에 노광 공정을 수행하되, 상기 감광막 전체 두께를 노광하는 에너지의 50 ~ 90%를 조사하는 단계와,
상기 노광된 감광막을 현상하는 단계 및
상기 감광막을 마스크로 남은 감광막 및 그 하부 반사 방지막을 식각하는 것을 특징으로 한다.
여기서, 상기 감광막 현상 공정 후, 남은 감광막을 50 ~ 100Å 두께로 형성한 것과,
상기 현상 공정을 10 ~ 20초 시간 동안 실시하는 것과,
상기 반사 방지막의 식각 공정은 O₂,CF₄,CHF₃및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나를 포함하여 실시하는 것과,
상기 감광막을 제거하는 공정을 더 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.
또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 된 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
또한 명세서 전체에 걸쳐서 동일한 참조번호가 표시된 부분은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자 형성 방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체 기판(200) 상에 반사 방지막(Bottom Anti-Reflective Coating, 210)을 형성한다.
상기 반사 방지막 상에 감광막(220)을 적층 구조로 형성한다.
도 2b 및 도 2c를 참조하면, 상기 감광막(220)을 노광 마스크를 이용한 노광 및 현상 공정으로 감광막 패턴(240)을 형성한다.
감광막(220)과 반사 방지막(210) 간에 접착력을 증가시키기 위해 노광 영역(230)의 감광막을 완전히 현상시키지 않고, 감광막 스컴(250) 형태로 일부 남긴다.
여기서, 노광된 영역(230)의 감광막은 50 ~ 100Å 두께가 바람직하고, 현상 공정을 10 ~ 20초 시간 동안 실시하는 것이 바람직하다.
도 2d를 참조하면, 노광된 영역(230)의 감광막 스컴(250)과 반사 방지막(210)을 함께 제거하기 위하여 O2, CF4, CHF3 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나를 포함하여 실시하는 것이 바람직하다.
이때, 노광된 영역(230)의 감광막 스컴(250)과 반사 방지막(210)의 제거 시 미국 AMAT사의 DPS Ⅱ 장비를 이용하여 실시하는 것이 바람직하다.
감광막 스컴(250)과 반사 방지막(210)의 제거 조건은 압력 16mT, Source Power 600W, Bias Power 75W에서 O2/10sccm, CF4/100sccm, CHF3/70sccm 가스를 이용 하여 식각한다.
본 발명에 따른 반도체 소자 형성 방법은 감광막 패턴 간에 접착력을 증가시키기 위해서 감광막 패턴을 부분 식각하여 감광막 스컴(Resist Scum) 형태로 일부 남겨 줌으로써, 감광막 패턴의 쓰러짐을 방지할 수 있는 효과를 개시한다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 반도체 기판 상부에 반사 방지막 및 감광막을 형성하는 단계;
    상기 감광막에 노광 공정을 수행하되, 상기 감광막 전체 두께를 노광하는 에너지의 50 ~ 90%를 조사하는 단계;
    상기 노광된 감광막을 현상하는 단계; 및
    상기 감광막을 마스크로 남은 감광막 및 그 하부 반사 방지막을 식각하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  2. 제 1 항에 있어서,
    상기 현상 공정 후, 노광된 영역의 감광막은 50 ~ 100Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  3. 제 1 항에 있어서,
    상기 현상 공정을 10 ~ 20초 시간 동안 실시하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  4. 제 1 항에 있어서,
    상기 반사 방지막 식각 공정은 O₂,CF₄,CHF₃및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나를 포함하여 실시하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  5. 제 1 항에 있어서,
    상기 감광막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020070110735A 2007-10-31 2007-10-31 반도체 소자의 형성 방법 KR20090044594A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110735A KR20090044594A (ko) 2007-10-31 2007-10-31 반도체 소자의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110735A KR20090044594A (ko) 2007-10-31 2007-10-31 반도체 소자의 형성 방법

Publications (1)

Publication Number Publication Date
KR20090044594A true KR20090044594A (ko) 2009-05-07

Family

ID=40855136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110735A KR20090044594A (ko) 2007-10-31 2007-10-31 반도체 소자의 형성 방법

Country Status (1)

Country Link
KR (1) KR20090044594A (ko)

Similar Documents

Publication Publication Date Title
KR100620651B1 (ko) 반도체 소자의 미세패턴 제조방법
JP4885930B2 (ja) リソグラフィによるダブルパターンニング方法
JP2004527113A (ja) 現像済みフォトレジスト層をすすぐための方法および蒸発性の溶液
US7943521B2 (en) Method for patterning a semiconductor device
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
KR20090070686A (ko) 반도체 소자의 형성 방법
KR20090044594A (ko) 반도체 소자의 형성 방법
JP2010156819A (ja) 半導体装置の製造方法
Yamaguchi et al. Ar ion implantation into resist for etching resistance improvement
KR20020000951A (ko) 반도체 소자의 미세패턴 제조방법
KR100909138B1 (ko) 반도체 소자의 금속패턴 형성방법
JP3725811B2 (ja) 半導体装置の製造方法
KR100546190B1 (ko) 반도체 소자 제조방법
US9733570B2 (en) Multi-line width pattern created using photolithography
KR100827488B1 (ko) 반도체 소자의 금속 배선 패턴 형성 방법
KR19980050143A (ko) 반도체 소자의 미세패턴 형성방법
KR100524618B1 (ko) 포토레지스트 두께 증가 방법
KR101004530B1 (ko) 필라 패턴 형성 방법
KR20020090687A (ko) 반도체소자의 미세패턴 제조방법
JPH11121433A (ja) 半導体装置の製造方法
KR20060127479A (ko) 반도체 소자의 미세패턴 형성방법
KR20090025810A (ko) 반도체 소자의 형성 방법
KR100370159B1 (ko) 반도체 소자의 제조방법
CN116136651A (zh) 一种改善晶圆显影中光刻胶漂胶的方法
KR19980084124A (ko) 반도체소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application