KR20060018722A - 반도체 장치의 미세 패턴 형성 방법 - Google Patents

반도체 장치의 미세 패턴 형성 방법 Download PDF

Info

Publication number
KR20060018722A
KR20060018722A KR1020040067224A KR20040067224A KR20060018722A KR 20060018722 A KR20060018722 A KR 20060018722A KR 1020040067224 A KR1020040067224 A KR 1020040067224A KR 20040067224 A KR20040067224 A KR 20040067224A KR 20060018722 A KR20060018722 A KR 20060018722A
Authority
KR
South Korea
Prior art keywords
fine pattern
photosensitive film
semiconductor device
forming
irradiation energy
Prior art date
Application number
KR1020040067224A
Other languages
English (en)
Inventor
심규찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040067224A priority Critical patent/KR20060018722A/ko
Publication of KR20060018722A publication Critical patent/KR20060018722A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은, 반도체 장치의 노광 공정시 조사해야할 총 조사 에너지의 1/(n+1)(n=자연수)배의 저 조사 에너지로 초점 심도를 변화시키면서 n+1회 반복하는 분할 노광을 행함으로써, 별도의 추가 공정 없이 동일한 광원에서 보다 미세한 패턴을 형성할 수 있는 효과를 얻을 수 있다.
반도체, 감광막, 노광, 에너지

Description

반도체 장치의 미세 패턴 형성 방법{METHOD FOR FORMING FINE PATTERN OF SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래 기술에 따른 포토리소그래피 공정을 설명하기 위한 도면,
도 2는 도 1의 노광 공정에서의 에어리얼 이미지(Aerial Image)의 강도를 나타내는 도면,
도 3a 내지 도 3c는 종래 기술에 따른 레지스트 리플로우 공정을 설명하기 위한 도면,
도 4a 내지 도 4c는 본 발명에 따른 포토리소그래피 공정을 설명하기 위한 도면,
도 5는 도 4의 노광 공정에서의 에어리얼 이미지의 강도를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
R : 레티클
10, 110 : 피식각층
20, 120 : 감광막
본 발명은 반도체 장치의 미세 패턴 형성 방법에 관한 것으로서, 보다 구체적으로는 콘택홀이나 트렌치 등의 미세 패턴을 형성하는 데 적합한 반도체 장치의 미세 패턴 형성 방법에 관한 것이다.
반도체 소자의 제조 공정에 있어서, 콘택홀이나 트렌치 등의 패턴을 형성하기 위하여, 감광성 중합체 패턴을 마스크로 해서 하부막을 식각하는 포토리소그래피 (Photolithography) 공정이 이용되고 있으며, 그 과정에 대해 도 1a 및 도 1b와 도 2를 참조하여 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 피식각층(10) 상에 포토레지스트(photoresist)를 도포하여 감광막(20)을 형성한다.
그 다음, 준비된 레티클(R)을 경유해서, 감광막(20)을 부분적으로 노광하여, 레티클(R) 상의 패턴을 감광막(20)에 전사한다. 예컨대, 248㎚의 파장을 갖는 KrF 광원을 이용하여 소정 에너지, 예컨대, 30mJ/㎠ 이상의 에너지로 한번에 노광하며, 그 에어리얼 이미지(Aerial Image)의 강도는 도 2에 도시된 바와 같다.
이어서, 도 1b에 도시된 바와 같이, 현상 공정을 수행하여 감광막(20) 중 노광된 부분(또는 비노광된 부분)을 제거하여 레티클(R) 상의 패턴을 감광막(20)에도 형성한다. 이와 같이 소정 패턴이 형성된 감광막(20)을 마스크로 이용해서, 피식 각층(10)을 식각함으로써, 실제 패턴을 형성하고자 하는 대상인 피식각층(10)에 소망하는 패턴을 형성한다.
그러나, 반도체 장치의 소형화 및 고집적화가 가속화되고 있는 추세에 비해, 248㎚의 파장을 갖는 KrF 광원을 이용하여 얻을 수 있는 크기에는 한계가 있다. 즉, 180nm 이하의 패턴을 얻기는 어렵다.
따라서, 요구되는 크기를 충족하는 미세 패턴을 형성하기 위해서, 193㎚ ArF 노광 장비나, 전자-빔, 또는, 엑스-레이 등의 광원이 구비된 노광 장비를 이용한 노광 공정이 개발되고 있으나, 현재로서는 그 적용이 어렵다.
한편, 보다 미세한 크기의 콘택홀을 형성하기 위하여, 레지스트막의 플로우를 이용하는 방법도 병행되고 있으며, 도 3을 참조하여 그 과정을 설명하면 다음과 같다.
먼저, 도 3a를 참조하면, 상술한 바와 마찬가지로, 피식각층(10) 상에 포토레지스트(photoresist)를 도포하여 감광막(20)을 형성한 후, 준비된 레티클(R)을 경유해서, 감광막(20)을 부분적으로 노광하여, 레티클(R) 상의 패턴을 감광막(20)에 전사한다.
이어서, 도 3b에 도시된 바와 같이, 현상 공정을 수행하여 감광막(20) 중 노광된 부분(또는 비노광된 부분)을 제거하여 레티클(R) 상의 패턴을 감광막(20)에도 형성한다.
그 다음, 도 3c와 같이 감광막이 오픈된 부분, 즉, 피식각층(10)의 노출된 폭이 좁아지도록 써멀 베이크(Thermal Bake)를 이용하여 감광막(30)을 플로우시킨 다. 이어서, 상술한 바와 마찬가지로, 감광막(20)을 마스크로 이용해서, 피식각층(10)을 식각함으로써, 실제 패턴을 형성하고자 하는 대상인 피식각층(10)에 소망하는 패턴을 보다 미세한 크기까지 형성할 수 있다.
그러나, 상술한 바와 같이 감광막을 형성하는 레지스트를 베이킹 공정으로 플로우시켜 미세 패턴을 형성하는 방법에 있어서는, 플로우되는 레지스트 양에 한계가 있어 패턴의 크기를 감소시키는데 한계가 있고, 레지스트의 플로우는 온도 변화에 매우 민감하기 때문에 정확한 공정 진행이 어려우며, 플로우로 인해 수직한 프로파일을 얻기 어려운 등의 문제가 있다.
본 발명은 상술한 문제점을 해소하기 위해서 안출된 것으로서, 레지스트의 리플로우 시 발생되는 문제점을 유발하지 않으면서, 동일한 노광 장비를 이용해서 보다 미세한 패턴을 얻을 수 있는 노광 방법을 제공하는 것을 목적으로 하고 있다.
예컨대, 248㎚의 파장을 갖는 KrF 광원을 이용하는 노광 장비를 이용하되, 상술한 레지스트를 플로우시키는 방법에서의 문제점들을 유발하지 않고도 100nm 이하의 미세 패턴을 용이하게 얻을 수 있는 노광 방법을 제공하는 것을 목적으로 하고 있다.
본 발명은, 반도체 장치의 노광 공정시 조사해야할 총 조사 에너지의 1/(n+1)(n=자연수)배의 저 조사 에너지로 초점 심도를 변화시키면서 n+1회 반복하는 분할 노광을 행함으로써, 별도의 추가 공정 없이 동일한 광원에서 보다 미세한 패턴을 형성할 수 있는 효과가 있다는 점에 그 기술적 특징이 있다.
상술한 목적을 달성하기 위해서, 본 발명의 바람직한 실시예에 따른 반도체 장치의 미세 패턴 형성 방법은, 피식각층의 상부에 감광성 물질을 도포하여 감광막을 형성하는 감광막 형성 단계와, 레티클을 경유하여 감광막을 노광하되, 소망하는 총 조사 에너지의 1/(n+1)(n=자연수)의 저 조사 에너지로 초점 심도를 변화시키면서 n+1회 반복하는 분할 노광 단계와, 상기 분할 노광 단계에서 감광된 상기 감광막을 현상하는 현상하여 상기 마스크 상의 미세 패턴을 상기 감광막에 전사하는 현상 단계와, 상기 미세 패턴이 현상된 감광막을 마스크로 하여 상기 피식각층을 식각하여 상기 피식각층에 감광막 상의 미세 패턴을 전사하는 식각 단계를 포함하는 것을 특징으로 한다.
이와 같은 본 발명의 바람직한 실시예에 따르면, 별도의 추가 공정 없이 동일한 광원에서 보다 미세한 패턴을 형성할 수 있다.
이러한 실시예에서는, 총 조사 에너지로 1회 노광할 때보다 감도가 높은 감광막을 사용하는 것이 바람직하다.
또한, 현상 단계에서 이용하는 현상액으로는, 총 조사 에너지로 1회 노광할 때보다 고농도의 현상액을 이용하는 것이 바람직하다. 이때, 그와 같은 고농도의 현상액으로는 2.5wt% TMAH(tetramethyl-ammonium hydroxide) 등을 이용할 수 있다.
본 발명의 바람직한 실시예에 따른 반도체 장치의 미세 패턴 형성 방법은, 컨택홀이나, 트렌치 등을 형성하는 데 보다 효과적이다.
이하, 첨부된 도 4a 내지 도 4c, 및 도 5를 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 이 실시예에 대한 설명으로부터 본 발명의 구성 및 효과가 더욱 명확해질 것이다. 도 4a 내지 도 4c는 본 발명에 따른 포토리소그래피 공정을 설명하기 위한 도면이고, 도 5는 도 4b의 노광 공정에서의 에어리얼 이미지의 강도를 나타내는 도면이다.
(실시예)
먼저, 도 4a에 도시된 바와 같이, 피식각층(110) 상에 포토레지스트(photoresist)를 도포하여 감광막(120)을 형성한다. 이때, 후술하는 노광 공정에서 저 조사 에너지로 노광하게 되므로, 포토레지스트는 노광 장비의 광원에 감응하는 재료를 이용하되, 종래의 일반적인 노광 공정, 즉, 원하는 총 조사 에너지로 한 번에 노광하는 종래의 노광 공정에서보다 감도가 높은 감광성을 사용하는 것이 바람직하다.
그 다음, 도 4b에 도시된 바와 같이, 준비된 레티클(R)을 경유해서, 감광막(120)을 부분적으로 노광하여, 레티클(R) 상의 패턴을 감광막(120)에 전사한다. 이때, 본 발명에서는 소망하는 총 조사 에너지의 1/(n+1)(n=자연수)배의 저 조사 에너지로 초점 심도를 변화시키면서 n+1회 반복하여 분할 노광한다.
즉, 본 실시예에서 2회로 분할 노광한다고 가정하면, 먼저, 도 4b에서 E1으로 표시된 지점을 초점 심도로 설정하고, 총 조사 에너지의 1/2의 저 조사 에너지 로 1차 노광을 행한 후, E2로 표시된 지점으로 초점 심도 변경하여, 총 조사 에너지의 나머지 1/2의 저 조사 에너지로 1차 노광을 행한다. 예컨대, 상술한 바와 같이, 종래에 248㎚의 파장을 갖는 KrF 광원을 이용하여 30mJ/㎠의 총 조사 에너지로 한번에 노광하던 공정의 경우에, 본 실시예에서는, 감광막(120)의 전체 두께 중 피식각층(110)으로부터 1/4 지점(즉, E1)을 초점 심도로 설정하여, 15mJ/㎠의 저 조사 에너지로 1차 노광을 행한 후, 다시 감광막(120)의 전체 두께 중 피식각층(110)으로부터 3/4(즉, E2) 지점으로 초점 심도를 변경하여, 다시 나머지 15mJ/㎠의 저 조사 에너지로 2차 노광을 행한다. 이와 같이 2회에 걸쳐 분할 노광한 경우, 에어리얼 이미지(Aerial Image)의 강도는 도 5에 도시된 바와 같다.
이어서, 도 4c에 도시된 바와 같이, 현상 공정을 수행하여 감광막(120) 중 노광된 부분(또는 비노광된 부분)을 제거하여 레티클(R) 상의 패턴을 감광막(120)에도 형성한다. 이와 같이 소정 패턴이 형성된 감광막(120)을 마스크로 이용해서, 피식각층(110)을 식각함으로써, 실제 패턴을 형성하고자 하는 대상인 피식각층(110)에 소망하는 패턴을 형성한다.
상술한 본 실시예에서는, 종래에 248㎚의 파장을 갖는 KrF 광원을 이용하는 것으로 하였지만, 요구되는 반도체 장치의 사양에 따라 다른 파장을 갖는 광원이 사용될 수도 있다.
또한, 총 조사에너지를 30mJ/㎠로 한 것은 단순히 예로서 든 것으로서, 감광막(120)의 두께, 감도 등에 따라서 달라질 수 있다는 것은 당연하다.
또한, 본 실시예에서는, 총 조사 에너지를 동일하게 나누는 것으로 설명했지 만, 1차 분할 노광 때 2차 분할 노광보다 강한 조사 에너지로 조사하는 등, 필요에 따라 그 조사 에너지의 분할은 균일하게 분할되지 않아도 무방하다.
본 발명에 따르면, 별도의 추가 공정 없이 동일한 광원에서 보다 미세한 패턴을 형성할 수 있는 효과가 있다.

Claims (6)

  1. 반도체 장치의 미세 패턴을 형성하는 방법에 있어서,
    피식각층의 상부에 감광성 물질을 도포하여 감광막을 형성하는 감광막 형성 단계;
    레티클을 경유하여 감광막을 노광하되, 소망하는 총 조사 에너지의 1/(n+1)(n=자연수)배의 저 조사 에너지로 초점 심도를 변화시키면서 n+1회 반복하는 분할 노광 단계;
    상기 분할 노광 단계에서 감광된 상기 감광막을 현상하는 현상하여 상기 마스크 상의 미세 패턴을 상기 감광막에 전사하는 현상 단계;
    상기 미세 패턴이 현상된 감광막을 마스크로 하여 상기 피식각층을 식각하여 상기 피식각층에 감광막 상의 미세 패턴을 전사하는 식각 단계
    를 포함하는 반도체 장치의 미세 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 감광막은,
    상기 총 조사 에너지로 1회 노광할 때보다 감도가 높은 감광막인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 현상 단계에서 이용하는 현상액은,
    상기 총 조사 에너지로 1회 노광할 때보다 고농도의 현상액을 이용하는 것을 특징으로 하는 반도체 장치의 미세 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 고농도의 현상액은,
    2.5wt% TMAH(tetramethyl-ammonium hydroxide)인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 미세 패턴은,
    컨택홀인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 미세 패턴은,
    트렌치인 것을 특징으로 하는 반도체 장치의 미세 패턴 형성 방법.
KR1020040067224A 2004-08-25 2004-08-25 반도체 장치의 미세 패턴 형성 방법 KR20060018722A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040067224A KR20060018722A (ko) 2004-08-25 2004-08-25 반도체 장치의 미세 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040067224A KR20060018722A (ko) 2004-08-25 2004-08-25 반도체 장치의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20060018722A true KR20060018722A (ko) 2006-03-02

Family

ID=37126305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067224A KR20060018722A (ko) 2004-08-25 2004-08-25 반도체 장치의 미세 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20060018722A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8906584B2 (en) 2012-08-31 2014-12-09 SK Hynix Inc. Photomask and method for forming pattern of semiconductor device using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8906584B2 (en) 2012-08-31 2014-12-09 SK Hynix Inc. Photomask and method for forming pattern of semiconductor device using the same

Similar Documents

Publication Publication Date Title
US5532090A (en) Method and apparatus for enhanced contact and via lithography
US8568964B2 (en) Flood exposure process for dual tone development in lithographic applications
US8574810B2 (en) Dual tone development with a photo-activated acid enhancement component in lithographic applications
KR20090007448A (ko) 마이크로전자 기판 상의 패턴 형성 방법, 패턴 피처를 배로증가시키는 방법 및 패턴 피치를 감소시키는 방법
US6835504B2 (en) Photomask with illumination control over patterns having varying structural densities
US8257911B2 (en) Method of process optimization for dual tone development
KR20030056499A (ko) 미세 패턴 형성용 마스크
KR20060018722A (ko) 반도체 장치의 미세 패턴 형성 방법
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
JPH0476551A (ja) パターン形成方法
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
US20100055624A1 (en) Method of patterning a substrate using dual tone development
KR100861196B1 (ko) 반도체 소자의 패턴 형성 방법
KR101023077B1 (ko) 마스크 패턴 형성 방법
KR100422956B1 (ko) 미세패턴형성방법
KR100595328B1 (ko) 패턴 형성 방법
KR100272519B1 (ko) 반도체소자의 패터닝방법
TW200300961A (en) Multiple photolithographic exposures with different clear patterns
KR20100042468A (ko) 반도체 소자의 형성 방법
JPH0562894A (ja) 微細パターン形成方法
JPH0950115A (ja) Ｓｏｇからなる位相シフト層を有する位相シフトフォトマスクの製造方法
KR100742090B1 (ko) 포토레지스트 패턴의 제조방법
KR100919344B1 (ko) 반도체 소자의 미세패턴 형성방법
KR20030000917A (ko) 반도체 소자의 패터닝 방법
KR970008268B1 (ko) 감광막의 미세패턴 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination