KR20030000917A - 반도체 소자의 패터닝 방법 - Google Patents
반도체 소자의 패터닝 방법 Download PDFInfo
- Publication number
- KR20030000917A KR20030000917A KR1020010037180A KR20010037180A KR20030000917A KR 20030000917 A KR20030000917 A KR 20030000917A KR 1020010037180 A KR1020010037180 A KR 1020010037180A KR 20010037180 A KR20010037180 A KR 20010037180A KR 20030000917 A KR20030000917 A KR 20030000917A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- film
- light
- pattern
- patterning
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structural Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Architecture (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
본 발명은 반도체 소자의 패터닝 방법에 관한 것으로, 광에 대한 감광성이 높은 감광막을 하부에, 광에 대한 감광성이 낮은 감광막을 상부에 형성하는 더블층 구조로 감광막을 형성함으로써, 감광막의 슬로프 문제, SCUM 및 헬레션 현상을 해결하여 하지막의 패터닝공정시 식각 프로파일을 개선할 수 있는 반도체 소자의 패터닝 방법을 제시한다.
Description
본 발명은 반도체 소자의 패터닝 방법에 관한 것으로, 특히, 더블 감광막(Double photo resist)를 이용하여 식각 프로파일을 증가시키기 위한 반도체 소자의 제조 방법을 제시한다.
리소그래피(lithography)라는 말은 원래 석판(石版)인쇄 법을 의미하지만 반도체 기술 분야에서는 패턴을 전사(轉寫)한다는 의미로 사용되어 오고 있는 용어이다. 이와 같은 리소그래피 기술은 미세회로 공정에 있어 가장 기본적인 기술로서 집적회로(IC : Intergrated Circuit)의 미세패턴을 형성하는 기술로 빛을 이용한 광리소그래피, 전자빔(E-Beam)을 이용한 전자빔 리소그래피, X선(X-ray)을 이용한 X선 리소그래피로 분류된다. 광(photo)리소그래피 기술은 자외선(紫外線)을 노광원으로 이용하는 기술로서 표준적인 방법에서 패턴의 전사(轉寫)를 위해 선택적으로 광을 투과시키는 포토마스크의 사용이 불가결하다.
상기와 같이, 포토마스크를 투과한 광은 감광막에 도달한 후 감광막에 잠상(潛像)을 형성하고 현상공정을 거쳐 감광막 패턴을 형성하게 된다. 이와 같은 감광막 패턴을 마스크로 이용한 식각공정으로 소자를 원하는 패턴으로 형성할 수 있는 것이다.
감광막은 빛이나 열 등 여러 형태의 에너지에 노출되었을 때 내부구조가 바뀌는 특성을 가진 혼합물로서 빛에 민감한 고분자이다. 이와 같은 감광막은 양성과 음성의 두 가지 감광막으로 구분한다. 그중에서 음성 감광막은 광이 조사(照射)되면 광이 조사된 부분의 결합구조가 그물코 구조로 경화(硬化)되고 미조사 부분은현상공정으로 제거되는 감광막이고, 양성 감광막은 광이 조사된 부분의 결합구조가 허술해지는 감광막이다.
그리고, 반도체소자의 고집적화 추세에 따라 미세 패턴을 구현하기 위하여 노광원을 원자외선 (DUV : Deep UltraViolet)을 사용하는 경우도 있다. 이때, 상기 원자외선의 파장은 248nm이다. 그런데, 일반적으로 i-line 광스테퍼의 파장은365nm이므로 상기 i-line 광과 원자외선 광에 대한 감광막의 반응은 다를 수밖에 없다. 즉, 광의 파장에 따른 감광막에 대한 강도는 원자외선 이 i-line에 비하여 1/10 정도이므로 원자외선을 노광원으로 사용할 경우에는 원자외선 조사후 열을 가하면 감광막의 광분해도를 더욱 향상시키는 화학증폭형 감광막을 사용한다.
이러한 감광막(예를 들어 양성 감광막)을 이용한 식각 공정을 도 1a 내지 도 1c를 통해 설명하면 다음과 같다.
도 1a를 참조하면, 소정의 반도체 기판(11)이 제공되고, 상기 반도체 기판(11) 상부에 소정의 공정을 진행하여 하지막(12)이 형성된다. 이어서, 상기 하지막(12)의 소정 부분을 패터닝하기 위해 상기 하지막(12)의 상부에는 감광막(10)이 형성된다. 상기 감광막(10)은 일반적으로 코팅(coating)에 의해 형성된다.
도 1b를 참조하면, 상기 감광막(10) 상부에 노광공정을 행하여 감광막 패턴(10a)이 형성된다. 상기 노광공정은 상기 감광막(10)을 원하는 패턴으로 형성하기 위해 상기 감광막(10) 상부에 소정 포토 마스크(100)를 위치시킨 후, 노광을 조사하여 상기 감광막(10)중 노광에 노출되는 부위가 제거되고, 노광에 노출되지 않는 부위는 그대로 잔재하게끔 하여 감광막 패턴(10a)이 형성되도록 진행된다.
도 1c 및 도 1d를 참조하면, 상기 감광막 패턴(10a)를 마스크로 이용한 식각공정(건식 또는 습식)을 행하여 하지막(12)은 상기 감광막 패턴(10a) 형태로 패터닝되어 하지막 패턴(12a)가 형성된다. 이어서, 상기 감광막 패턴(10a)은 스트립공정에 의해 제거된다.
그러나, 도 2에 도시된 바와 같이, 상기 노광공정에 의해 감광막 패턴(10a)이 형성되는 과정에서 상기 감광막 패턴(10a)의 에지(edge) 부위에 슬로프(slope)가 발생하게 된다. 이로 인해, 상기 감광막 패턴(10a)를 이용한 상기 하지막(12)의 식각공정시, 식각가스(건식식각공정일 경우)가 감광막 패턴(10a)의 슬로프에 영향을 받아 옆으로 밀리(화살표 방향)게 된다. 따라서, 패터닝되는 하지막 패턴(12a)의 프로파일(profile) 역시, 상기 감광막 패턴(10a)의 슬로프에 영향을 받아서 슬로프가 발생하게 된다. 또한, 심한경우에는 하지막(12) 상부에 SCUM이 존재하는 경우가 발생하며, 상기의 슬로프에 의해 감광막에 손상이 발생하여 헐레션(hallation) 현상이 발생하게 된다.
따라서, 본 발명은 상기의 문제를 해결하기 위해 안출된 것으로, 광에 대한 감광성이 높은 감광막을 하부에, 광에 대한 감광성이 낮은 감광막을 상부에 형성하는 더블층 구조로 감광막을 형성함으로써, 감광막의 슬로프 문제를 해결하여 하지막의 패터닝공정시 식각 프로파일을 개선하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 단면도.
도 2는 도 1c에 도시된 'A' 부위를 확대하여 도시한 도면.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 소자의 단면도.
도 4는 도 3c에 도시된 'B' 부위를 확대하여 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
11, 21 : 반도체 기판 12, 22 : 하지막
12a, 22a : 하지막 패턴 10, 23, 24 : 감광막
10a, 23a, 24a : 감광막 패턴
100, 200 : 포토 마스크
상술한 목적을 달성하기 위해 본 발명은 소정의 하지막이 형성된 반도체 기판이 제공되고, 상기 반도체 기판 상부에 상기 하지막을 원하는 형태로 패터닝하기 위해 광에 대한 특성이 서로 다른 감광막을 다층으로 형성하는 단계; 상기 감광막들을 노광공정을 통해 순차적으로 패터닝하는 단계; 및 패터닝된 상기 감광막들을 이용한 식각공정을 행하여 상기 하지막을 패터닝하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 소자의 단면도이다.
도 3a를 참조하면, 소정의 반도체 기판(21)이 제공되고, 상기 반도체 기판(21) 상부에 소정의 공정을 진행하여 하지막(22)이 형성된다. 이어서, 상기 하지막(22)의 소정 부분을 패터닝하기 위해 상기 하지막(22)의 상부에는 감광막(20)이 형성된다. 상기 감광막(20)은 광에 대한 감광성이 높은 제 1 감광막(23)을 하부에 광에 대한 감광성이 낮은 제 2 감광막(24)을 상부에 형성하는 더블 구조로 형성되는데, 상기 하지막(22)의 상부에 상기 제 1 감광막(23)이 형성된 후, 그 상부에 제 2 감광막(24)이 순차적으로 형성되는 증착공정에 의해 형성된다.
도 3b를 참조하면, 상기 더블 구조의 감광막(20) 상부에 노광공정을 행하여 감광막 패턴(20a)이 형성된다. 상기 노광공정은 상기 감광막(20)을 원하는 패턴으로 형성하기 위해 상기 감광막(20) 상부에 소정 포토 마스크(200)를 위치시킨 후,노광을 조사하여 상기 감광막(20)중 노광에 노출되는 부위가 제거되고, 노광에 노출되지 않는 부위는 그대로 잔재하게끔 제 2 감광막 패턴(24a) 및 제 1 감광막 패턴(23a)이 순차적으로 패터닝되어 감광막 패턴(20a)이 형성되도록 진행된다.
이 과정에서 상기 감광막 패턴(20a)은 하부층인 제 1 감광막 패턴(23a)의 양측 부위가 움푹 들어간 "버섯" 모양으로 형성되는데, 이는 상기 제 1 감광막(23)이 상기 제 2 감광막(24)보다 광에 대한 감광성이 높기 때문에 발생하는 현상으로서, 상기 제 1 감광막 패턴(23a)은 노광공정시 조사되는 광에 의해 노광된 영역이 커지는데 반해 상기 제 2 감광막 패턴(24a)은 광에 대한 감광도가 낮아 노광된 영역이 작아지기 때문이다.
도 3c 및 도 3d를 참조하면, 상기 감광막 패턴(20a)을 마스크로 이용한 식각공정을 행하여 하지막 패턴(22a)이 형성된다. 이 과정에서 상기 하지막 패턴(22a)의 에지 부위는 슬로프가 발생하지 않고 수직단면으로 패터닝되는데, 이는 도 4에 도시된 바와 같이, 감광막 패턴(20a)의 하부층인 제 1 감광막 패턴(23a)이 양측부위가 움푹하게 홈이 형성되어 있어, 식각공정시 식각가스(예를 들면, 플라즈마)를 안쪽으로 끌어 당겨(화살표 방향) 정교하게 하지막(22)을 패터닝함에 따라 에지 부위가 수직방향으로 정교하게 패터닝된 하지막 패턴(22a)을 형성하게 된다. 이어서, 소정의 스트립공정에 의해 상기 감광막 패턴(20a)은 제거된다.
상기에서 설명한 바와 같이, 본 발명은 단지 2층 구조의 감광막에만 한정되는 것이 아니라, 하지막의 특성을 고려하여 다층구조의 감광막도 가능하다. 예를 들면, 다층구조의 감광막을 구성할 경우, 최하부층에서 최상부층으로 올라갈수록광에 대한 감광특성이 높은 감광막으로 구성하거나, 최하부층에서 최상부층으로 올라갈수록 광에 대한 감광특성이 낮은 감광막으로 구성하거나, 광에 대한 감광특성이 높은 제 1 감광막과 광에 대한 감광특성이 낮은 제 2 감광막을 한쌍으로 하여 상기 쌍을 다층으로 구성할 수 도 있다.
본 발명은 광에 대한 감광성이 높은 감광막을 하부에, 광에 대한 감광성이 낮은 감광막을 상부에 형성하는 더블층 구조로 감광막을 형성함으로써, 감광막의 슬로프 문제, SCUM 및 헬레션 현상을 해결하여 하지막의 패터닝공정시 식각 프로파일을 개선할 수 있다.
Claims (4)
- 소정의 하지막이 형성된 반도체 기판이 제공되고,상기 반도체 기판 상부에 상기 하지막을 원하는 형태로 패터닝하기 위해 광에 대한 특성이 서로 다른 감광막을 다층으로 형성하는 단계;상기 감광막들을 노광공정을 통해 순차적으로 패터닝하는 단계; 및패터닝된 상기 감광막들을 이용한 식각공정을 행하여 상기 하지막을 패터닝하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 패터닝 방법.
- 제 1 항에 있어서,상기 감광막들은 최하부층에서 최상부층으로 올라갈수록 광에 대한 감광특성이 높은 것을 특징으로 하는 반도체 소자의 패터닝 방법.
- 제 1 항에 있어서,상기 감광막들은 최하부층에서 최상부층으로 올라갈수록 광에 대한 감광특성이 낮은 것을 특징으로 하는 반도체 소자의 패터닝 방법.
- 제 1 항에 있어서,상기 감광막들은 광에 대한 감광특성이 높은 제 1 감광막과 광에 대한 감광특성이 낮은 제 2 감광막을 한쌍으로 하여 상기 쌍이 다층으로 구성되는 것을 특징으로 하는 반도체 소자의 패터닝 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037180A KR20030000917A (ko) | 2001-06-27 | 2001-06-27 | 반도체 소자의 패터닝 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010037180A KR20030000917A (ko) | 2001-06-27 | 2001-06-27 | 반도체 소자의 패터닝 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030000917A true KR20030000917A (ko) | 2003-01-06 |
Family
ID=27711580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010037180A KR20030000917A (ko) | 2001-06-27 | 2001-06-27 | 반도체 소자의 패터닝 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030000917A (ko) |
-
2001
- 2001-06-27 KR KR1020010037180A patent/KR20030000917A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459440B (zh) | 微影應用中之雙型顯影用之全面性曝光製程 | |
| US8283111B2 (en) | Method for creating gray-scale features for dual tone development processes | |
| KR101037484B1 (ko) | 마이크로전자 기판 상의 패턴 형성 방법, 패턴 피처를 배로증가시키는 방법 및 패턴 피치를 감소시키는 방법 | |
| KR101764945B1 (ko) | 리소그래픽 도포에서 감방사선성 재료 라인을 슬림화하는 방법 | |
| US6627361B2 (en) | Assist features for contact hole mask patterns | |
| CN111799156A (zh) | 高深宽比图形的形成方法 | |
| US8257911B2 (en) | Method of process optimization for dual tone development | |
| KR100907898B1 (ko) | 반도체 소자 제조 방법 | |
| JP2006163342A (ja) | フォトマスク及びこれを用いたパターン製造方法 | |
| KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
| KR20030000917A (ko) | 반도체 소자의 패터닝 방법 | |
| JP3638266B2 (ja) | 半導体装置の製造方法 | |
| US20100055624A1 (en) | Method of patterning a substrate using dual tone development | |
| KR101168393B1 (ko) | 이중 노광 공정을 이용한 미세 패턴 형성 방법 | |
| KR100261162B1 (ko) | 반도체소자의 패터닝 방법 | |
| JP2555675B2 (ja) | パターン形成方法 | |
| KR940011204B1 (ko) | 미세패턴 형성방법 | |
| KR100272519B1 (ko) | 반도체소자의 패터닝방법 | |
| KR100272516B1 (ko) | 반도체소자의 패터닝 방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR100569537B1 (ko) | 반도체소자의 포토레지스트 패턴 형성방법 | |
| KR20060018722A (ko) | 반도체 장치의 미세 패턴 형성 방법 | |
| WO2010025198A1 (en) | Method of patterning a substrate using dual tone development | |
| KR20100042468A (ko) | 반도체 소자의 형성 방법 | |
| KR100244265B1 (ko) | 반도체소자의 트랜치 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |