JP5075598B2 - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP5075598B2
JP5075598B2 JP2007310727A JP2007310727A JP5075598B2 JP 5075598 B2 JP5075598 B2 JP 5075598B2 JP 2007310727 A JP2007310727 A JP 2007310727A JP 2007310727 A JP2007310727 A JP 2007310727A JP 5075598 B2 JP5075598 B2 JP 5075598B2
Authority
JP
Japan
Prior art keywords
pattern
photoresist
forming
fine pattern
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007310727A
Other languages
English (en)
Other versions
JP2008172211A (ja
Inventor
載昌 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2008172211A publication Critical patent/JP2008172211A/ja
Application granted granted Critical
Publication of JP5075598B2 publication Critical patent/JP5075598B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/162—Protective or antiabrasion layer

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、半導体素子の微細パターン形成方法に関するものである。
徐々に微細化される半導体素子を製造するため、パターンのサイズもまた徐々に小さくなる傾向である。これまで微細なパターンを得るため、露光装備とそれに対応するレジストを開発する方向に研究が進められてきた。
露光装備において、露光光源は主に２４８ｎｍ波長のＫｒＦまたは１９３ｎｍ波長のＡｒＦ光源が生産工程に適用されたが、徐々にＦ２（１５７ｎｍ）またはＥＵＶ（１３ｎｍ）などのような短波長化光源とレンズ開口数（numerical aperture）を増やすための努力が試みられている。
しかし、Ｆ２またはＥＵＶなど新しい光源を採用する場合は新しい露光装置が必要になるので、製造コストの面で非効率的であり、開口数を増やす方策もまた焦点深度幅が低下するという問題点がある。
最近、このような問題を解決するため、高屈折率を有するイマージョン溶液を用いるイマージョンリソグラフィ工程が開発されたが、未だ量産に適用するには多くの問題点がある。
一方、二重露光方法を用いてリソグラフィ限界以上の解像度を有する微細パターンを形成したが、重畳度及び整列度のマージン確保が容易ではなく、コストと工程時間などが過剰に費やされるという問題点がある。
本発明は前記のような従来の技術の問題点を解決するため、既に形成された第１のフォトレジストパターン上にパターンハードニング膜を形成する方法で第１のフォトレジストパターンをハードニングした後、第２のフォトレジスト膜を形成し露光及び現像工程を行なって第２のフォトレジストパターンを形成することにより、リソグラフィ限界以上のピッチを有する微細パターンを形成することができる方法の提供にその目的がある。
本発明では下記の段階を含む半導体素子の微細パターン形成方法を提供する。
被食刻層が形成された半導体基板上に第１のフォトレジストパターンを形成する段階と、
前記第１のフォトレジストパターン上に、フッ素含有アルキル基を有する（メタ）アクリル酸エステルから誘導される反復単位及びグリシジル基を有する（メタ）アクリル酸エステルから誘導される反復単位を含む付加共重合体、並びに有機溶媒を含むパターンハードニングコーティング剤をコーティングしてパターンハードニング膜を形成する段階と、
この結果物上に第２のフォトレジスト膜を形成する段階と、
前記第２のフォトレジスト膜に露光及び現像工程を選択的に行なって前記第１のフォトレジストパターンの間に第２のフォトレジストパターンを形成する段階。
前記パターンハードニングコーティング剤は、好ましくは２,２,３,４,４,４−ヘキサフルオロブチルメタクリレート反復単位及びグリシジルメタクリレート反復単位を含む付加共重合体、並びに炭素数５以上の高級アルコール系有機溶媒を含み、２−ヒドロキシシクロヘキシル ｐ−トルエンスルホネートをさらに含むことができ、
前記パターンハードニングコーティング剤は、コーティング剤１００重量部に対し１〜５重量部の重合体、及び残量の有機溶媒を含み、
前記パターンハードニング膜を形成する段階は、前記パターンハードニングコーティング剤を１５０〜３００℃の温度で３０〜１８０秒間ベークしてパターンハードニング膜を形成する段階を含み、
前記第１のフォトレジストパターンを形成する段階は、被食刻層が形成された半導体基板上に第１のフォトレジスト組成物を塗布して第１のフォトレジスト膜を形成する段階と、第１の露光マスクを利用して１０〜２００ｍＪ／ｃｍ２の露光エネルギーで第１のフォトレジスト膜をイマージョンリソグラフィ用装備で露光する段階と、前記第１のフォトレジスト膜を９０〜１５０℃の温度で３０〜１８０秒間ポストベークする段階と、前記第１のフォトレジスト膜を現像する段階とを含み、
前記第１のフォトレジストパターンの間に第２のフォトレジストパターンを形成する段階は、Ａピッチのラインパターンを有する第２の露光マスクを利用して１０〜２００ｍＪ／ｃｍ２の露光エネルギーで第２のフォトレジスト膜をイマージョンリソグラフィ用装備で露光する段階と、前記第２のフォトレジスト膜を９０〜１５０℃の温度で３０〜１８０秒間ポストベークする段階と、前記第２のフォトレジスト膜を現像する段階とを含み、
前記第２の露光マスクは前記第１の露光マスクを所定距離移動させて用いるか、別途の露光マスクを用いることであり、
前記第１のフォトレジストパターン間のピッチはＡであり、第２のフォトレジストパターン間のピッチはＡ／２であることを特徴とする。
本発明に係る半導体素子の微細パターン形成方法によれば、既に形成された第１のフォトレジストパターン上にパターンハードニング膜を形成する方法で第１のフォトレジストパターンをハードニングした後、第２のフォトレジスト膜を形成し露光及び現像工程を行なって第２のフォトレジストパターンを形成することにより、リソグラフィ限界以上のピッチを有する微細パターンを形成することができる。併せて、前記の方法を数回繰返して行なうことにより、さらに微細なパターンも解像が可能である。
以下、図を参考としながら、本発明の好ましい実施形態を説明する。
図１ａ〜図１ｄは、本発明に係る半導体素子の微細パターン形成方法を示した断面図である。
図１ａに示されているように、所定の下部構造物を含む被食刻層が備えられた半導体基板１１上にハードマスク層１３を形成し、その上部に反射防止膜１５を形成する。
次に、反射防止膜１５の上部に第１のフォトレジスト組成物を塗布した後、９０〜１５０℃の温度で３０〜１８０秒間ベークして第１のフォトレジスト膜(図示省略)を形成する。
前記第１のフォトレジスト組成物には、イマージョンリソグラフィ工程に通常用いられ得る全ての化学増幅型フォトレジスト組成物を用いることができる。
次に、イマージョンリソグラフィ装備を利用し、Ａピッチのラインパターンを有する第１の露光マスクを利用し、１０〜２００ｍＪ／ｃｍ２の露光エネルギーで前記第１のフォトレジスト膜を露光する。さらに、露光工程の光源にはＧ−ライン（４３６ｎｍ）、ｉ−ライン（３６５ｎｍ）、ＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）、Ｆ２（１５７ｎｍ）またはＥＵＶ（１３ｎｍ）を用いる。
次に、この結果物を９０〜１５０℃の温度で３０〜１８０秒間ポストベークした後、ＴＭＡＨ２．３８ｗｔ％水溶液を現像液で現像して第１のフォトレジストパターン１７を形成する。
図１ｂに示されているように、第１のフォトレジストパターン１７上にパターンハードニングコーティング剤をコーティングし、１５０〜３００℃の温度で３０〜１８０秒間ベークしてパターンハードニング膜１９を形成する。
前記パターンハードニングコーティング剤は、フッ素含有アルキル基を有する（メタ）アクリル酸エステルから誘導される反復単位及びグリシジル基を有する（メタ）アクリル酸エステルから誘導される反復単位を含む付加共重合体、並びに有機溶媒を含む。
前記重合体は２,２,３,４,４,４−ヘキサフルオロブチルメタクリレート反復単位及びグリシジルメタクリレート反復単位を含む付加共重合体であるのが好ましい。
前記フッ素含有アルキル基を有する（メタ）アクリル酸エステルから誘導される反復単位は重合体を高級アルコール系溶媒に溶解させる役割を果たし、前記グリシジル基を有する（メタ）アクリル酸エステルから誘導される反復単位は架橋の役割を果たす。
前記重合体は、前記パターンハードニングコーティング剤１００重量部に対し１〜５重量部で用いるのが好ましいが、１重量部より少なく用いれば十分な架橋反応が生じ得ないとの点で好ましくなく、５重量部を超えて用いればフォトレジストパターンのＣＤが大きくなるため好ましくない。
また、前記有機溶媒にはｎ−ペンタノール、４−メチル−２−ペンタノール等の炭素数５以上の高級アルコール系溶媒でなる群から選択される１以上の化合物を用いることにより、前記パターンハードニングコーティング剤が第１のフォトレジストパターン１７上にコーティングされても第１のフォトレジストパターン１７を溶解させない。
さらに、前記パターンハードニングコーティング剤は架橋時に触媒作用をする２−ヒドロキシシクロヘキシル ｐ−トルエンスルホネートをさらに含むことができる。
図１ｃに示されているように、この結果物上に第２のフォトレジスト組成物を塗布した後、９０〜１５０℃の温度で３０〜１８０秒間ベークして第２のフォトレジスト膜２１を形成する。
前記第２のフォトレジスト組成物には、イマージョンリソグラフィ工程に通常用いられ得る全ての化学増幅型フォトレジスト組成物を用いることができる。
このとき、第２のフォトレジスト組成物を塗布するとしても、第１のフォトレジストパターン１７がパターンハードニング膜１９によりハードニングされているので、第２のフォトレジスト組成物により変化されない。
図１ｄに示されているように、イマージョンリソグラフィ装備を利用し、Ａピッチのラインパターンを有する第２の露光マスクを利用し、１０〜２００ｍＪ／ｃｍ２の露光エネルギーで第２のフォトレジスト膜２１を露光する。
前記第２の露光マスクは、前記第１の露光マスクを所定距離移動させて用いるか、別途の露光マスクを用いる。
次に、この結果物を９０〜１５０℃の温度で３０〜１８０秒間ポストベークした後、ＴＭＡＨ２．３８ｗｔ％水溶液を現像液で現像して第２のフォトレジストパターン２３を第１のフォトレジストパターン１７等の間に形成する。即ち、第２のフォトレジストパターン２３はリソグラフィ工程の限界である最小ピッチサイズのパターンの間にもう１つのパターンが形成されたもので、最小ピッチサイズより小さいピッチサイズ（Ａ／２）のパターンで形成されたものである。
本発明では、ハードニングされた第１のフォトレジストパターン１７が後続する工程で露光及び現像工程を経ても元のパターン形状を維持するので、第１のフォトレジストパターン１７等の間に第２のフォトレジストパターン２３を形成することができる。
本発明の他の実施形態に係る半導体素子の微細パターン形成方法は、図１ａ〜図１ｄの工程を少なくとも２回以上繰返して実施することにより、さらに微細なサイズのパターンを形成することができる。
以下では、本発明を実施例で詳しく説明する。但し、下記の実施例は例示するためのもので、当業者であれば特許請求範囲の技術的思想と範囲を介し多様な修正、変更、代替及び付加が可能なはずであり、このような修正・変更などは特許請求範囲に属するものと見なければならない。
＜実施例１：本発明に係るパターンハードニングコーティング剤重合体の製造＞
２,２,３,４,４,４−ヘキサフルオロブチルメタクリレート１３．２ｇ、グリシジルメタクリレート８ｇ、重合開始剤のアゾビスイソブチロニトリル（ＡＩＢＮ）０．４ｇ、及び重合溶媒のプロピレングリコールメチルエーテルアセテート（ＰＧＭＥＡ）１００ｇを２５０ｍＬのラウンドフラスコ容器に入れた後、窒素雰囲気で８時間反応させた。反応が完了した後、１０００ｍＬのｎ−ヘキサンで沈澱を取った後、真空乾燥し、本発明に係るパターンハードニングコーティング剤重合体を９１％の歩留まりで得た（図２を参照）。
＜実施例２：本発明に係るパターンハードニングコーティング剤の製造＞
前記実施例１で製造されたパターンハードニングコーティング剤重合体１０ｇ、２−ヒドロキシシクロヘキシルｐ−トルエンスルホネート０．３ｇをｎ−ペンタノール５００ｇに溶解し、本発明に係るパターンハードニングコーティング剤を製造した。
＜実施例３：本発明に係る微細パターンの製造＞
（第１のフォトレジストパターンの形成）
ウェーハ上に東進のイマージョン用フォトレジスト組成物（商品名：ＤＨＡＩ１０２）を塗布した後、１００℃で６０秒間プリベークした。ベーク後８０ｎｍのハーフピッチを有するマスクを利用し、イマージョンリソグラフィ装備を利用して３７ｍＪ／ｃｍ２の露光エネルギーで露光させた後、１００℃で６０秒間ポストベークしてからＴＭＡＨ２．３８ｗｔ％の水溶液で現像し、３０ｎｍサイズの第１のフォトレジストパターンを得た。
（パターンハードニング膜の形成）
次に、前記第１のフォトレジストパターン上に実施例２で製造されたパターンハードニングコーティング剤を塗布した後、１７０℃で９０秒間ベークしてパターンハードニング膜を形成した結果、第１のフォトレジストパターンのサイズが４０ｎｍに増加した。
（第２のフォトレジストパターンの形成）
その後、ＪＳＲ社のＡＩＭ５０７６フォトレジスト組成物をこの結果物上に塗布した後、１００℃で６０秒間プリベークした。ベーク後８０ｎｍのハーフピッチを有するマスクを利用し、イマージョンリソグラフィ装備を利用して３８ｍＪ／ｃｍ２の露光エネルギーで露光させた後、１００℃で６０秒間ポストベークしてからＴＭＡＨ２．３８ｗｔ％の水溶液で現像し、４０ｎｍサイズの第２のフォトレジストパターンを得た。
結果として、第２のフォトレジストパターンが前記第１のフォトレジストパターン等の間に入るように形成したため、８０ｎｍのハーフピッチを有するマスクを利用して４０ｎｍのハーフピッチを有するパターンを得た（図３を参照）。この際、露光工程時に前記マスクは第１のフォトレジストパターンの形成時に用いたマスクを所定距離移動させて用いた。
本発明に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明に係る半導体素子の微細パターン形成方法を示した断面図である。 実施例１により製造される第１のフォトレジスト重合体のＮＭＲスペクトルである。 実施例３により製造される微細パターンのＳＥＭ写真である。
符号の説明
１１ 半導体基板
１３ ハードマスク層
１５ 反射防止膜
１７ 第１のフォトレジストパターン
１９ パターンハードニング膜
２１ 第２のフォトレジスト膜
２３ 第２のフォトレジストパターン

Claims (12)

  1. 被食刻層が形成された半導体基板上に第１のフォトレジストパターンを形成する段階と、
    前記第１のフォトレジストパターン上に、フッ素含有アルキル基を有する（メタ）アクリル酸エステルから誘導される反復単位及びグリシジル基を有する（メタ）アクリル酸エステルから誘導される反復単位を含む付加共重合体、並びに有機溶媒を含むパターンハードニングコーティング剤をコーティングしてパターンハードニング膜を形成する段階と、
    この結果物上に第２のフォトレジスト膜を形成する段階と、
    前記第２のフォトレジスト膜に露光及び現像工程を選択的に行なって前記第１のフォトレジストパターンの間に第２のフォトレジストパターンを形成する段階と、
    を含む半導体素子の微細パターン形成方法。
  2. 前記付加共重合体は２,２,３,４,４,４−ヘキサフルオロブチルメタクリレート反復単位及びグリシジルメタクリレート反復単位を含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  3. 前記有機溶媒は、炭素数５以上の高級アルコール系溶媒であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  4. 前記パターンハードニングコーティング剤は、コーティング剤１００重量部に対し１〜５重量部の重合体、及び残量の有機溶媒を含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  5. 前記パターンハードニング膜を形成する段階は、前記パターンハードニングコーティング剤を１５０〜３００℃の温度で３０〜１８０秒間ベークしてパターンハードニング膜を形成する段階を含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  6. 前記第１のフォトレジストパターンを形成する段階は、
    被食刻層が形成された半導体基板上に第１のフォトレジスト組成物を塗布して第１のフォトレジスト膜を形成する段階と、
    第１の露光マスクを利用して１０〜２００ｍＪ／ｃｍ２の露光エネルギーで第１のフォトレジスト膜を選択的に露光する段階と、
    前記第１のフォトレジスト膜を９０〜１５０℃の温度で３０〜１８０秒間ポストベークする段階と、
    前記第１のフォトレジスト膜を現像する段階と、
    を含むことを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  7. 前記第１のフォトレジストパターンの間に第２のフォトレジストパターンを形成する段階は、
    第２の露光マスクを利用して１０〜２００ｍＪ／ｃｍ２の露光エネルギーで第２のフォトレジスト膜を選択的に露光する段階と、
    前記第２のフォトレジスト膜を９０〜１５０℃の温度で３０〜１８０秒間ポストベークする段階と、
    前記第２のフォトレジスト膜を現像する段階と、
    を含むことを特徴とする請求項６に記載の半導体素子の微細パターン形成方法。
  8. 前記第２の露光マスクは、前記第１の露光マスクを所定距離移動させて用いるものであることを特徴とする請求項７に記載の半導体素子の微細パターン形成方法。
  9. 前記第２の露光マスクは、別途の露光マスクを用いることを特徴とする請求項７に記載の半導体素子の微細パターン形成方法。
  10. 前記第１のフォトレジストパターンを形成する段階における露光工程は、イマージョンリソグラフィ用装備を利用することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  11. 前記第１のフォトレジストパターンの間に第２のフォトレジストパターンを形成する段階における露光工程は、イマージョンリソグラフィ用装備を利用することを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
  12. 前記第１のフォトレジストパターン間のピッチはＡであり、第１のフォトレジストパターンと第２のフォトレジストパターンとの間のピッチはＡ／２であることを特徴とする請求項１に記載の半導体素子の微細パターン形成方法。
JP2007310727A 2007-01-05 2007-11-30 半導体素子の微細パターン形成方法 Expired - Fee Related JP5075598B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0001407 2007-01-05
KR1020070001407A KR100876783B1 (ko) 2007-01-05 2007-01-05 반도체 소자의 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
JP2008172211A JP2008172211A (ja) 2008-07-24
JP5075598B2 true JP5075598B2 (ja) 2012-11-21

Family

ID=39594594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007310727A Expired - Fee Related JP5075598B2 (ja) 2007-01-05 2007-11-30 半導体素子の微細パターン形成方法

Country Status (3)

Country Link
US (2) US8067146B2 (ja)
JP (1) JP5075598B2 (ja)
KR (1) KR100876783B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10668381B2 (en) 2014-12-16 2020-06-02 Activision Publishing, Inc. System and method for transparently styling non-player characters in a multiplayer video game
US10668367B2 (en) 2015-06-15 2020-06-02 Activision Publishing, Inc. System and method for uniquely identifying physical trading cards and incorporating trading card game items in a video game

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5144127B2 (ja) * 2007-05-23 2013-02-13 キヤノン株式会社 ナノインプリント用のモールドの製造方法
KR101597366B1 (ko) * 2007-05-23 2016-02-24 제이에스알 가부시끼가이샤 패턴 형성 방법 및 그 방법에 사용하는 수지 조성물
JP4973876B2 (ja) * 2007-08-22 2012-07-11 信越化学工業株式会社 パターン形成方法及びこれに用いるパターン表面コート材
TWI452419B (zh) * 2008-01-28 2014-09-11 Az Electronic Mat Ip Japan Kk 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
US20090253080A1 (en) * 2008-04-02 2009-10-08 Dammel Ralph R Photoresist Image-Forming Process Using Double Patterning
US20090253081A1 (en) * 2008-04-02 2009-10-08 David Abdallah Process for Shrinking Dimensions Between Photoresist Pattern Comprising a Pattern Hardening Step
JP2009271259A (ja) * 2008-05-02 2009-11-19 Fujifilm Corp レジストパターン用表面処理剤および該表面処理剤を用いたレジストパターン形成方法
JP5384852B2 (ja) * 2008-05-09 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置
JP5845556B2 (ja) * 2008-07-24 2016-01-20 Jsr株式会社 レジストパターン微細化組成物及びレジストパターン形成方法
US20100040838A1 (en) * 2008-08-15 2010-02-18 Abdallah David J Hardmask Process for Forming a Reverse Tone Image
US8409457B2 (en) 2008-08-29 2013-04-02 Micron Technology, Inc. Methods of forming a photoresist-comprising pattern on a substrate
JP4671065B2 (ja) 2008-09-05 2011-04-13 信越化学工業株式会社 ダブルパターン形成方法
KR101523951B1 (ko) * 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US20100183851A1 (en) * 2009-01-21 2010-07-22 Yi Cao Photoresist Image-forming Process Using Double Patterning
US8084186B2 (en) * 2009-02-10 2011-12-27 Az Electronic Materials Usa Corp. Hardmask process for forming a reverse tone image using polysilazane
JP5329265B2 (ja) * 2009-03-09 2013-10-30 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP5385001B2 (ja) * 2009-05-08 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理装置
KR101685903B1 (ko) * 2009-06-05 2016-12-14 주식회사 동진쎄미켐 반도체 소자의 미세 패턴 형성 방법
CN101963754B (zh) * 2009-06-26 2012-12-19 罗门哈斯电子材料有限公司 形成电子器件的方法
TWI476816B (zh) * 2009-06-26 2015-03-11 羅門哈斯電子材料有限公司 自我對準間隔之多重圖案化方法
JP2011107690A (ja) * 2009-10-21 2011-06-02 Sumitomo Chemical Co Ltd レジストパターンの製造方法
EP2336824A1 (en) * 2009-11-19 2011-06-22 Rohm and Haas Electronic Materials, L.L.C. Methods of forming electronic devices
JP2014239191A (ja) * 2013-06-10 2014-12-18 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281075A (en) * 1980-01-04 1981-07-28 Ford Motor Company Sulfonate ester catalysts in thermosetting compositions
EP0090089B1 (en) * 1981-12-19 1988-10-05 Daikin Kogyo Co., Ltd. Resist material and process for forming fine resist pattern
JPH07147219A (ja) * 1993-11-24 1995-06-06 Sony Corp パターンの形成方法
EP0780732B1 (en) * 1995-12-21 2003-07-09 Wako Pure Chemical Industries Ltd Polymer composition and resist material
KR100206597B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
JPH10177947A (ja) * 1996-12-19 1998-06-30 Nikon Corp 露光方法
US6630285B2 (en) * 1998-10-15 2003-10-07 Mitsui Chemicals, Inc. Positive sensitive resin composition and a process for forming a resist pattern therewith
KR100300073B1 (ko) * 1999-06-28 2001-11-01 김영환 반도체 장치의 포토레지스트 패턴 형성방법
KR100424082B1 (ko) * 2001-05-18 2004-03-22 삼화페인트공업주식회사 광촉매 도료용 바인더 조성물의 제조방법
JP3918942B2 (ja) * 2001-10-10 2007-05-23 日産化学工業株式会社 リソグラフィー用反射防止膜形成組成物
KR100480235B1 (ko) * 2002-07-18 2005-04-06 주식회사 하이닉스반도체 유기 반사방지막 조성물 및 이를 이용한 포토레지스트의패턴 형성 방법
US6916594B2 (en) * 2002-12-30 2005-07-12 Hynix Semiconductor Inc. Overcoating composition for photoresist and method for forming photoresist pattern using the same
JP4012480B2 (ja) * 2003-03-28 2007-11-21 Ａｚエレクトロニックマテリアルズ株式会社 微細パターン形成補助剤及びその製造法
JP4025683B2 (ja) * 2003-05-09 2007-12-26 松下電器産業株式会社 パターン形成方法及び露光装置
JP2005003840A (ja) 2003-06-11 2005-01-06 Clariant Internatl Ltd 微細パターン形成材料および微細パターン形成方法
KR20050116593A (ko) * 2004-06-08 2005-12-13 주식회사 동진쎄미켐 디사이클로헥실 펜던트기를 포함하는 포토레지스트 중합체및 이를 포함하는 포토레지스트 조성물
KR100676885B1 (ko) * 2004-12-02 2007-02-23 주식회사 하이닉스반도체 상부 반사방지막 중합체, 이의 제조방법 및 이를 함유하는상부 반사방지막 조성물
JP2006165328A (ja) * 2004-12-08 2006-06-22 Tokyo Ohka Kogyo Co Ltd レジストパターンの形成方法
US7906270B2 (en) * 2005-03-23 2011-03-15 Asml Netherlands B.V. Reduced pitch multiple exposure process
KR20060116490A (ko) * 2005-05-10 2006-11-15 삼성전자주식회사 포토 레지스트 패턴의 표면 경화방법
KR20060126213A (ko) * 2005-06-03 2006-12-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US7851136B2 (en) * 2006-05-31 2010-12-14 Globalfoundries Inc. Stabilization of deep ultraviolet photoresist
JP5138916B2 (ja) * 2006-09-28 2013-02-06 東京応化工業株式会社 パターン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10668381B2 (en) 2014-12-16 2020-06-02 Activision Publishing, Inc. System and method for transparently styling non-player characters in a multiplayer video game
US10668367B2 (en) 2015-06-15 2020-06-02 Activision Publishing, Inc. System and method for uniquely identifying physical trading cards and incorporating trading card game items in a video game

Also Published As

Publication number Publication date
US8067146B2 (en) 2011-11-29
US20080166665A1 (en) 2008-07-10
KR100876783B1 (ko) 2009-01-09
US20110275746A1 (en) 2011-11-10
KR20080064457A (ko) 2008-07-09
JP2008172211A (ja) 2008-07-24

Similar Documents

Publication Publication Date Title
JP5075598B2 (ja) 半導体素子の微細パターン形成方法
JP4216705B2 (ja) フォトレジストパターン形成方法
JP4832865B2 (ja) フォトレジスト用のトップコーティング組成物及びそれを利用したフォトレジストパターンの形成方法
JP4826846B2 (ja) パターン形成方法
JP4826840B2 (ja) パターン形成方法
TWI411886B (zh) 圖型之形成方法
KR20100027995A (ko) 패턴 형성 방법
JP4694230B2 (ja) 上部反射防止膜（Ｔｏｐ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ；ＴＡＲＣ）の重合体およびこの製造方法、並びにこれを含む上部反射防止膜の組成物
KR100636569B1 (ko) 포지티브형 레지스트 조성물 및 레지스트 패턴 형성 방법
JP4826841B2 (ja) パターン形成方法
WO2008035676A1 (fr) Procédé pour former un motif de résist
JP2009139926A (ja) パターン形成方法
CN104007623A (zh) 正色调有机溶剂显像的化学增强抗蚀剂
JP4694231B2 (ja) 上部反射防止膜（Ｔｏｐ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ；ＴＡＲＣ）の重合体およびこの製造方法、並びにこれを含む上部反射防止膜の組成物
JP2009157338A (ja) パターン形成方法並びにこれに用いるレジスト材料
JP4907977B2 (ja) イマージョンリソグラフィー用ポリマー及びこれを含むフォトレジスト組成物
JP2008172190A (ja) 半導体素子の微細パターン形成方法
KR100574482B1 (ko) 유기 난반사 방지막용 조성물과 이의 제조방법
JP2004184637A (ja) レジストパターン形成方法、ポジ型レジスト組成物及び積層体
JP5159144B2 (ja) 半導体素子の製造方法
JP2008159874A (ja) レジストパターン形成方法
JP2005535910A (ja) 光リソグラフィによって半導体基板をパターニングするためのフォトマスク製造方法
JP5124818B2 (ja) パターン形成方法
JP2008098231A (ja) レジストパターン形成方法
KR100939014B1 (ko) 이머전 리소그라피용 오버코팅 조성물

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees