JP5159144B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5159144B2
JP5159144B2 JP2007098535A JP2007098535A JP5159144B2 JP 5159144 B2 JP5159144 B2 JP 5159144B2 JP 2007098535 A JP2007098535 A JP 2007098535A JP 2007098535 A JP2007098535 A JP 2007098535A JP 5159144 B2 JP5159144 B2 JP 5159144B2
Authority
JP
Japan
Prior art keywords
thin film
light
manufacturing
semiconductor device
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007098535A
Other languages
English (en)
Other versions
JP2008066700A (ja
Inventor
載昌 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2008066700A publication Critical patent/JP2008066700A/ja
Application granted granted Critical
Publication of JP5159144B2 publication Critical patent/JP5159144B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体素子の製造方法に関する。
益々微細化する半導体素子を製造するため、パターンの大きさも益々小さくなる傾向である。これまで微細なパターンを得るため、露光装備とそれに対応するレジストを開発する方向で研究が進められてきた。
露光装備において、露光の光源は主に248nm波長のKrFまたは193nm波長のArF光源が生産工程に適用されたが、次第にF(157nm)またはEUV(13nm)などのような短波長化光源とレンズ開口数(numerical aperture)を増やすための努力が試みられている。
ところが、FまたはEUVなど新しい光源を採用する場合は新しい露光装置が必要になるので、製造コストの面で効率的でなく、開口数を増やす案も焦点深度の幅が低下するという問題点がある。
最近、このような問題を解決するため、高屈折率を有するイマージョン溶液を用いるイマージョンリソグラフィ工程が開発されたが、未だに量産に適用するには多くの問題点がある。
一方、二重露光方法を用いてリソグラフィ限界以上の解像度を有する微細パターンを形成したが、重畳度及び整列度マージンの確保が容易でなく、コスト及び工程時間などが過度に費やされるという問題点がある。
本発明は、前記のような従来の技術の問題点を解決するため、通常の露光装備と二重積層構造の有機高分子膜を用いることにより、リソグラフィ限界以上のピッチを有する微細パターンを形成することができる方法を提供することにその目的がある。
本発明は、次の段階を含む半導体素子の製造方法を提供する。
(a)被食刻層が形成された半導体基板上に第1ピッチを有する厚さtのハードマスクパターンを形成する段階と、
(b)この結果物上に光透過性薄膜をコンフォーマルな形でtの厚さに形成する段階と、
(c)この結果物上に光吸収性薄膜をプラナー形に形成する段階と、
(d)光が前記被食刻層の表面からTの高さまで到達するよう調整しながら、この結果物にブランク露光工程を行う段階(t<T≦t+t)と、
(e)この結果物に対し現像工程を行い、前記ハードマスクパターンの間に光透過性薄膜及び光吸収性薄膜が積層された有機マスクパターンを形成する段階と、
(f)前記ハードマスクパターン及び有機マスクパターンを食刻マスクにして前記被食刻層を食刻し、第1ピッチより小さい第2ピッチを有する被食刻層パターンを形成する段階と、
を含む半導体素子の製造方法。
前記本発明の方法において、前記(e)段階後に(b)〜(e)段階を繰り返して行う段階をさらに含むことと、
前記第1ピッチは第2ピッチの約2倍より大きいことと、
前記(a)段階のハードマスクパターンはポリシリコン、酸化膜、窒化膜、金属及びこれらの組合せでなる群から選ばれる一つで形成されることと、
前記光透過性薄膜は193nm波長の光を透過させる有機高分子化合物、光酸発生剤及び有機溶媒を含む組成物を90〜150℃の温度で30〜180秒間ベークして形成し、
前記有機高分子化合物はポリ(t−ブチルアクリレート/無水マレイン酸/t−ブチル
5−ノルボルネン−2−カルボキシレート/2−ヒドロキシエチル 5−ノルボルネン−2−カルボキシレートであり、前記有機溶媒はメチル 3−メトキシプロピオネート、エチル 3−エトシキプロピオネート、プロピレングリコールメチルエーテルアセテート、シクロヘキサノン、2−ヘプタノン、ノルマルブタノール及びエチルラクテートでなる群から選ばれた1以上の化合物であることと、
前記光吸収性薄膜は、193nm波長の光を吸収する有機高分子化合物、光酸発生剤及び有機溶媒を含む組成物を90〜150℃の温度で30〜180秒間ベークして形成し、
前記有機高分子化合物は芳香族基を含み、好ましくはポリ(アクリル酸/2,2,3,4,4,4−ヘキサフルオロブチルメタクリレート/t−ブチルアクリレート/スチレン)であり、前記有機溶媒は1−ブタノール、2−ブタノール、2−メチル−1−プロパノール、1−ペンタノール、2−ペンタノール、3−ペンタノール、2−メチル−1−ブタノール、3−メチル−1−ブタノール、1,2−ジメチル−1−プロパノール、1−ヘキサノール、2−ヘキサノール、3−ヘキサノール、2−メチルペンタノール、3−メチルペンタノール、4−メチルペンタノール、1,3−ジメチルブタノール、1,2−ジメチルブタノール、ヘプタノール及びオクタノールでなる群から選ばれる炭素数4〜8のアルコール化合物であることと、
前記(d)段階のブランク露光工程は、10〜200mJ/cmの露光エネルギーで行われることと、
前記被食刻層はワードライン、ビットラインまたは金属配線を形成する物質の中で選ばれる一つからなることと、
前記(a)段階は、前記被食刻層の上部にハードマスク層を形成する段階と、前記ハードマスク層の上部に感光膜を形成する段階と、前記感光膜に露光マスクを用いた露光工程及び現像工程を行い感光膜パターンを形成する段階と、前記感光膜パターンをマスクにして前記ハードマスク層を食刻しハードマスクパターンを形成する段階と、前記感光膜パターンを除去する段階と、を含むことと、
前記ハードマスクパターンの間の空間で、光透過性薄膜の上部に光吸収性薄膜が形成され得るよう、前記光透過性薄膜はハードマスクパターンに対してコンフォーマルな形に形成されることを特徴とする。
本発明では通常の露光装備と二重積層構造の有機高分子膜を用いることにより、リソグラフィ限界以上のピッチを有する微細パターンを形成することができる。これとともに、前記方法を数回繰り返して行うことにより、さらに微細なパターンも解像が可能になる。
以下、図を参照しながら、本発明を詳しく説明する。
図1a〜図1fは、本発明に係る半導体素子の製造方法を示した断面図である。
図1aに示されているように、半導体基板11上に第1被食刻層13及び第2被食刻層15を形成する。
前記第1被食刻層13及び第2被食刻層15はワードライン、ビットラインまたは金属配線を形成する物質の中から選ばれる一つからなる。
次に、第2被食刻層15の上部に厚さtのハードマスクパターン17をリソグラフィ工程の限界である最小のピッチサイズAに形成する。
この場合、ハードマスクパターン17の形成工程は次の通りである。
まず、第2被食刻層15の上部にハードマスク層(図示省略)物質を形成し、その上部に感光膜(図示省略)を塗布する。ここで、前記ハードマスク層の物質としては、ポリシリコン、酸化膜、窒化膜、金属及びこれらの組合せでなる群から選ばれた一つを用いることができる。
次に、前記感光膜の上側に露光マスクを配置させ、これを利用して露光及び現像工程を行い感光膜パターン(図示省略)を形成する。
その次に、前記感光膜パターンを食刻マスクにして前記ハードマスク層を食刻することにより、ハードマスクパターン17を形成した後、前記感光膜パターンを除去する。
図1bに示されているように、ハードマスクパターン17が形成された前記構造物の表面に光透過性薄膜19をコンフォーマルな形でtの厚さに形成する。
この際、光透過性薄膜19は、193nm波長の光を透過させる有機高分子化合物、即ちArF用フォトレジスト重合体100重量部に対し、光酸発生剤0.5〜5重量部及び有機溶媒1000〜8000重量部を含む組成物を1000〜5000rpmでスピンコーティングした後、90〜150℃の温度で30〜180秒間ベークして形成する。
前記有機高分子化合物としては、193nm波長の光を透過させるArF用フォトレジスト重合体であれば何でも使用可能で、好ましくはポリ(t−ブチルアクリレート/無水マレイン酸/t-ブチル 5−ノルボルネン−2−カルボキシレート/2−ヒドロキシエチル 5−ノルボルネン−2−カルボキシレート)を用いる。
さらに、前記光酸発生剤としては、ジフェニルヨード塩ヘキサフルオロホスフェート、ジフェニルヨード塩ヘキサフルオロアルセネート、ジフェニルヨード塩ヘキサフルオロアンチモネート、ジフェニルパラメトキシフェニルトリプレート、ジフェニルパラトルエニルトリプレート、ジフェニルパライソブチルフェニルトリプレート、トリフェニルスルホニウムヘキサフルオロアルセネート、トリフェニルスルホニウムヘキサフルオロアンチモネート、トリフェニルスルホニウムトリプレート、トリフェニルスルホニウムトリフルオロメタンスルホネート及びジブチルナフチルスルホニウムトリプレートでなる群から選ばれた1以上の化合物を用いる。
さらに、前記有機溶媒としては、メチル 3−メトキシプロピオネート、エチル 3−エトシキプロピオネート、プロピレングリコールメチルエーテルアセテート、シクロヘキサノン、2−ヘプタノン、ノルマルブタノール及びエチルラクテートでなる群から選ばれた1以上の化合物を用いる。
図1cに示されているように、光透過性薄膜19の上部に光吸収性薄膜21をプラナー形に形成する。
この際、光吸収性薄膜21は、193nm波長の光を吸収する有機高分子化合物100重量部に対し、光酸発生剤0.5〜5重量部及び有機溶媒400〜5000重量部を含む組成物を1000〜5000rpmでスピンコーティングした後、90〜150℃の温度で30〜180秒間ベークして形成する。
前記有機高分子化合物としては、193nm波長の光を吸収するものであって、ポジティブタイプで芳香族基を含む重合体であれば何でも使用可能であり、好ましくはポリ(アクリル酸/2,2,3,4,4,4−ヘキサフルオロブチルメタクリレート/t−ブチルアクリレート/スチレン)であるのが好ましく、前記光酸発生剤は光透過性薄膜19に用いられたものを同じく用いることができる。
さらに、光吸収性薄膜21を形成する組成物に含まれる有機溶媒としては、光透過性薄膜19を溶解させないもので、1−ブタノール、2−ブタノール、2−メチル−1−プロパノール、1−ペンタノール、2−ペンタノール、3−ペンタノール、2−メチル−1−ブタノール、3−メチル−1−ブタノール、1,2−ジメチル−1−プロパノール、1−ヘキサノール、2−ヘキサノール、3−ヘキサノール、2−メチルペンタノール、3−メチルペンタノール、4−メチルペンタノール、1,3−ジメチルブタノール、1,2−ジメチルブタノール、ヘプタノールまたはオクタノールなどの炭素数4〜8のアルコール化合物を用いる。
次に、露光マスクがないまま10〜200mJ/cmの露光エネルギーでブランク露光工程を行うものの、光が被食刻層15の表面からTの高さまで到達するよう調整しながら行う(t<T≦t+t)。
前記露光工程の際、露光エネルギーの量は如何なる露光装備を用いるかによって異なって調節することができ、露光時間も露光装備の種類によって当業者が適切に調節することが可能である。
その後、90〜150 ℃の温度で30〜180秒間ベークする。その後、TMAH 2.38wt%の水溶液を現像液として用いて現像工程を行う。
図1dに示されているように、前記現像工程の結果ハードマスクパターン17が露出しながら、ハードマスクパターン17の間には光透過性薄膜19及び光吸収性薄膜21が積層された有機マスクパターンが形成される。
一方、本発明では前記光透過性薄膜19及び光吸収性薄膜21の形成工程、ブランク露光工程及び現像工程を数回繰り返して行うことにより、さらに微細なパターンも解像が可能になる。
図1eに示されているように、光透過性薄膜19と光吸収性薄膜21が積層された有機マスクパターン及びハードマスクパターン17を食刻マスクにして第2被食刻層15を食刻し第2被食刻層15パターンを形成する。
その結果、第2被食刻層15パターンはリソグラフィ工程の限界である最小のピッチサイズのパターンの間にもう一つのパターンが形成されたもので、最小のピッチサイズより小さいピッチサイズ(A/2)のパターンで形成されたものである。
図1fに示されているように、洗浄工程により第2被食刻層15パターンの上部のハードマスクパターン17及び光透過性薄膜19と光吸収性薄膜21が積層された有機マスクパターンを除去する。
以下、本発明を実施例によって詳しく説明する。但し、実施例は発明を例示することに過ぎず、本発明が下記の実施例によって限定されるものではない。
<合成例1>
(光透過性薄膜19形成用の有機高分子化合物の合成)
・ポリ(t−ブチルアクリレート/無水マレイン酸/t−ブチル 5−ノルボルネン−2−カルボキシレート/2−ヒドロキシエチル 5−ノルボルネン−2−カルボキシレート) 合成
t−ブチルアクリレート30g、無水マレイン酸10g、t−ブチル 5−ノルボルネン−2−カルボキシレート12.05g及び2−ヒドロキシエチル 5−ノルボルネン−2−カルボキシレート7.47gを重合開始剤であるアゾビスイソブチロニトリル(AIBN)1.2gとともに重合溶媒であるプロピレングリコールメチルエーテルアセテート(PGMEA)157gと混合して67℃で12時間反応させた後、ノルマルヘキサンで沈澱を取り、真空乾燥して標題の有機高分子化合物を48%の歩留まりで得た(図2のNMRスペクトラムを参照)。
<合成例2>
(光吸収性薄膜21形成用の有機高分子化合物の合成)
・ポリ(アクリル酸/2,2,3,4,4,4−ヘキサフルオロブチルメタクリレート/t−ブチルアクリレート/スチレン)合成
アクリル酸4.2g、2,2,3,4,4,4−ヘキサフルオロブチルメタクリレート14g、t−ブチルアクリレート14g及びスチレン8.26gを重合開始剤であるアゾビスイソブチロニトリル(AIBN)4gとともに重合溶媒であるプロピレングリコールメチルエーテルアセテート(PGMEA)145gと混合して67℃で12時間反応させた後、ノルマルヘキサンで沈澱を採取し、真空乾燥して標題の有機高分子化合物を82%の歩留まりで得た(図3のNMRスペクトラムを参照)。
<実施例1>
(光透過性薄膜19形成用の組成物の製造)
前記合成例1で製造された有機高分子化合物10g、及び光酸発生剤であるトリフェニルスルホニウムトリフルオロメタンスルホネート0.3gを有機溶媒であるプロピレングリコールメチルエーテルアセテート(PGMEA)400gに溶解させ、光透過性薄膜19形成用の組成物を製造した。
<実施例2>
(光吸収性薄膜21形成用の組成物の製造)
前記合成例2で製造された有機高分子化合物10g及び光酸発生剤であるトリフェニルスルホニウムトリフルオロメタンスルホネート0.3gを有機溶媒であるノルマルブタノール132gに溶解させ、光吸収性薄膜21形成用の組成物を製造した。
<実施例3>
(微細パターンの製造)
ポリシリコンの厚さが80nmであるライン/スペースパターンが形成された半導体基板の全面に前記合成例1で製造された組成物を2000rpmの速度でスピンコーティングした後、130℃の温度で90秒間ベークし、全体的に50nmの厚さになるようコンフォーマルな形の光透過性薄膜19を形成した。
次に、前記結果物上に前記合成例2で製造された組成物を2000rpmの速度でスピンコーティングした後、170℃の温度で90秒間ベークし、光透過性薄膜の上部から150nmの厚さになるようプラナー形の光吸収性薄膜21を形成した。
その次に、ArF露光装備を利用して50mJ/cmの露光エネルギーでブランク露光工程を行い、173℃の温度で90秒間ベークした後、TMAH 2.38wt%の水溶液で現像し、50nmサイズの微細パターンを得た(図4のSEM写真を参照)。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更等も、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
本発明に係る半導体素子の製造方法を示した断面図である。 本発明に係る半導体素子の製造方法を示した断面図である。 本発明に係る半導体素子の製造方法を示した断面図である。 本発明に係る半導体素子の製造方法を示した断面図である。 本発明に係る半導体素子の製造方法を示した断面図である。 本発明に係る半導体素子の製造方法を示した断面図である。 合成例1により製造された有機高分子化合物のNMRスペクトラムである。 合成例2により製造された有機高分子化合物のNMRスペクトラムである。 実施例3により形成された微細パターンのSEM写真である。
符号の説明
11 半導体基板
13 第1被食刻層
15 第2被食刻層
17 ハードマスクパターン
19 光透過性薄膜
21 光吸収性薄膜

Claims (17)

  1. (a)被食刻層が形成された半導体基板上に第1ピッチを有する厚さtのハードマスクパターンを形成する段階と、
    (b)この結果物上に光透過性薄膜をコンフォーマルな形でtの厚さに形成する段階と、
    (c)この結果物上に光吸収性薄膜をプラナー形に形成する段階と、
    (d)光が前記被食刻層の表面からTの高さまで到達するよう調整しながら、この結果物にブランク露光工程を行う段階(t<T≦t+t)と、
    (e)この結果物に対し現像工程を行い、前記ハードマスクパターンの間に光透過性薄膜及び光吸収性薄膜が積層された有機マスクパターンを形成する段階と、
    (f)前記ハードマスクパターン及び有機マスクパターンを食刻マスクにして前記被食刻層を食刻し、第1ピッチより小さい第2ピッチを有する被食刻層パターンを形成する段階と、
    を含む半導体素子の製造方法。
  2. 前記(e)段階後に、(b)〜(e)段階を繰り返して行う段階をさらに含むことを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記第1ピッチは、第2ピッチの約2倍より大きいことを特徴とする請求項1に記載の半導体素子の製造方法。
  4. 前記(a)段階のハードマスクパターンはポリシリコン、酸化膜、窒化膜、金属及びこれらの組合せでなる群から選ばれる一つで形成されることを特徴とする請求項1に記載の半導体素子の製造方法。
  5. 前記光透過性薄膜は、193nm波長の光を透過させる有機高分子化合物、光酸発生剤及び有機溶媒を含む組成物により形成されることを特徴とする請求項1に記載の半導体素子の製造方法。
  6. 前記光透過性薄膜は、前記組成物を90〜150℃の温度で30〜180秒間ベークして形成することを特徴とする請求項5に記載の半導体素子の製造方法。
  7. 前記有機高分子化合物は、ポリ(t-ブチルアクリレート/無水マレイン酸/t-ブチル 5−ノルボルネン−2−カルボキシレート/2−ヒドロキシエチル 5−ノルボルネン−2−カルボキシレートであることを特徴とする請求項5に記載の半導体素子の製造方法。
  8. 前記有機溶媒はメチル 3−メトキシプロピオネート、エチル 3−エトシキプロピオネート、プロピレングリコールメチルエーテルアセテート、シクロヘキサノン、2−ヘプタノン、ノルマルブタノール及びエチルラクテートでなる群から選ばれた1以上の化合物であることを特徴とする請求項5に記載の半導体素子の製造方法。
  9. 前記光吸収性薄膜は、193nm波長の光を吸収する有機高分子化合物、光酸発生剤及び有機溶媒を含む組成物により形成されることを特徴とする請求項1に記載の半導体素子の製造方法。
  10. 前記光吸収性薄膜は、前記組成物を90〜150℃の温度で30〜180秒間ベークして形成することを特徴とする請求項9に記載の半導体素子の製造方法。
  11. 前記有機高分子化合物は、芳香族基を含むことを特徴とする請求項9に記載の半導体素子の製造方法。
  12. 前記有機高分子化合物は、ポリ(アクリル酸/2,2,3,4,4,4−ヘキサフルオロブチルメタクリレート/t−ブチルアクリレート/スチレン)であることを特徴とする請求項9に記載の半導体素子の製造方法。
  13. 前記有機溶媒は1−ブタノール、2−ブタノール、2−メチル−1−プロパノール、1−ペンタノール、2−ペンタノール、3−ペンタノール、2−メチル−1−ブタノール、3−メチル−1−ブタノール、1,2−ジメチル−1−プロパノール、1−ヘキサノール、2−ヘキサノール、3−ヘキサノール、2−メチルペンタノール、3−メチルペンタノール、4−メチルペンタノール、1,3−ジメチルブタノール、1,2−ジメチルブタノール、ヘプタノール及びオクタノールでなる群から選ばれる炭素数4〜8のアルコール化合物であることを特徴とする請求項9に記載の半導体素子の製造方法。
  14. 前記(d)段階のブランク露光工程は、10〜200mJ/cmの露光エネルギーで行われることを特徴とする請求項1に記載の半導体素子の製造方法。
  15. 前記被食刻層はワードライン、ビットラインまたは金属配線を形成する物質の中で選ばれる一つからなることを特徴とする請求項1に記載の半導体素子の製造方法。
  16. 前記(a)段階は
    前記被食刻層の上部にハードマスク層を形成する段階と、
    前記ハードマスク層の上部に感光膜を形成する段階と、
    前記感光膜に露光マスクを用いた露光工程及び現像工程を行い感光膜パターンを形成する段階と、
    前記感光膜パターンをマスクにして前記ハードマスク層を食刻しハードマスクパターンを形成する段階と、
    前記感光膜パターンを除去する段階と、
    を含むことを特徴とする請求項1に記載の半導体素子の製造方法。
  17. 前記ハードマスクパターンの間の空間で、光透過性薄膜の上部に光吸収性薄膜が形成され得るよう、前記光透過性薄膜はハードマスクパターンに対してコンフォーマルな形に形成されることを特徴とする請求項1に記載の半導体素子の製造方法。
JP2007098535A 2006-09-08 2007-04-04 半導体素子の製造方法 Expired - Fee Related JP5159144B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060086873A KR100843917B1 (ko) 2006-09-08 2006-09-08 반도체 소자 제조 방법
KR10-2006-0086873 2006-09-08

Publications (2)

Publication Number Publication Date
JP2008066700A JP2008066700A (ja) 2008-03-21
JP5159144B2 true JP5159144B2 (ja) 2013-03-06

Family

ID=39192736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007098535A Expired - Fee Related JP5159144B2 (ja) 2006-09-08 2007-04-04 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US7977035B2 (ja)
JP (1) JP5159144B2 (ja)
KR (1) KR100843917B1 (ja)
CN (1) CN100501919C (ja)
TW (1) TWI324793B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4962365B2 (ja) 2008-03-14 2012-06-27 旭硝子株式会社 ガラス板の曲げ成形方法及び曲げ成形装置
KR101523951B1 (ko) 2008-10-09 2015-06-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
JP6175226B2 (ja) * 2012-09-28 2017-08-02 富士フイルム株式会社 パターン形成方法、半導体製造用の感活性光線性又は感放射線性樹脂組成物、及び電子デバイスの製造方法
WO2017052637A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Multi-layer hardmask etch processes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746491B2 (ja) * 1991-12-06 1998-05-06 シャープ株式会社 レジストパターンの形成方法
JP3288884B2 (ja) * 1995-03-13 2002-06-04 株式会社東芝 レジストパターン形成方法
JPH09190959A (ja) * 1996-01-09 1997-07-22 Toshiba Corp レジストパタ−ンの形成方法
KR100301063B1 (ko) * 1999-07-29 2001-09-22 윤종용 감광성 중합체 및 이들을 포함하는 화학 증폭형 포토레지스트 조성물
GB2365984B (en) 2000-02-18 2002-08-14 Murata Manufacturing Co Resist pattern and method for forming wiring pattern
TW515007B (en) 2001-12-06 2002-12-21 Nanya Plastics Corp Method for producing dense pattern by spacer
TW548789B (en) 2002-04-19 2003-08-21 Nanya Technology Corp Method of forming metal line
US7129180B2 (en) * 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
TWI230976B (en) 2003-11-11 2005-04-11 Macronix Int Co Ltd Method for forming a semiconductor device and structure thereof and method for forming a semiconductor device having a reduced pitch
US7622194B2 (en) * 2004-12-28 2009-11-24 Fujifilm Corporation Optical film, anti-reflection film, polarizing plate, and image display device
US7906270B2 (en) * 2005-03-23 2011-03-15 Asml Netherlands B.V. Reduced pitch multiple exposure process
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
US20060292501A1 (en) * 2005-06-24 2006-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process with an enhanced depth-on-focus
KR100640657B1 (ko) * 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US20070178404A1 (en) * 2006-01-30 2007-08-02 International Business Machines Corporation Methods of preventing defects in antireflective coatings

Also Published As

Publication number Publication date
TWI324793B (en) 2010-05-11
US7977035B2 (en) 2011-07-12
JP2008066700A (ja) 2008-03-21
KR20080022974A (ko) 2008-03-12
CN100501919C (zh) 2009-06-17
CN101140854A (zh) 2008-03-12
TW200814139A (en) 2008-03-16
KR100843917B1 (ko) 2008-07-03
US20080076072A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
KR100907585B1 (ko) 감방사선 조성물 및 패턴 형성방법 및 반도체장치의제조방법
JP5075598B2 (ja) 半導体素子の微細パターン形成方法
JP5115560B2 (ja) チオピラン誘導体、重合体、及びレジスト組成物、並びに、前記レジスト組成物を用いた半導体装置の製造方法
JP4344119B2 (ja) フォトレジスト単量体、フォトレジスト共重合体、フォトレジスト組成物、及びフォトレジストパターンの形成方法
JP5246220B2 (ja) スルホニウム塩、レジスト材料及びパターン形成方法
JP4883950B2 (ja) 光酸発生剤の重合体、その製造方法、これを含む上部反射防止膜の組成物及び半導体素子のパターン形成方法
JP4510759B2 (ja) 化学増幅型ポジ型ホトレジスト組成物の製造方法及びレジストパターン形成方法
JP2007299002A (ja) フォトレジスト組成物及びその製造方法
JP2008170952A (ja) 感光剤組成物及びこれを利用したパターン形成方法
JP2005113118A (ja) フォトレジスト単量体、フォトレジスト重合体、フォトレジスト重合体の製造方法、フォトレジスト組成物及びフォトレジストパターン形成方法
US7270936B2 (en) Negative resist composition comprising hydroxy-substituted base polymer and Si-containing crosslinker having epoxy ring and a method for patterning semiconductor devices using the same
JP5159144B2 (ja) 半導体素子の製造方法
JP2006501495A5 (ja)
JP2008172190A (ja) 半導体素子の微細パターン形成方法
JP2023100726A (ja) フォトレジスト組成物及びこの組成物を用いてレジストパターンを形成する方法
JP2009120612A (ja) 感光性化合物及びそれを含むフォトレジスト組成物
CN105717744B (zh) 单体、聚合物、抗蚀剂组合物和图案化方法
JP4288025B2 (ja) フォトレジスト単量体、フォトレジスト重合体とその製造方法、フォトレジスト組成物、フォトレジストパターン形成方法、及び半導体素子
JP3501988B2 (ja) 化学増幅型感光性レジスト組成物
US20090258498A1 (en) Method for Manufacturing a Semiconductor Device
JPH11352696A (ja) 化学増幅型フォトレジストの溶解抑制剤及びこれを含む化学増幅型フォトレジスト組成物
JP3766245B2 (ja) パタン形成方法および半導体装置の製造方法
KR20010011604A (ko) 실리콘을 포함하는 포토레지스트 조성물
JP3766235B2 (ja) パタン形成方法および半導体装置の製造方法
KR20010019929A (ko) 할로겐을 포함하는 신규의 포토레지스트

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees