KR20080022974A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20080022974A
KR20080022974A KR1020060086873A KR20060086873A KR20080022974A KR 20080022974 A KR20080022974 A KR 20080022974A KR 1020060086873 A KR1020060086873 A KR 1020060086873A KR 20060086873 A KR20060086873 A KR 20060086873A KR 20080022974 A KR20080022974 A KR 20080022974A
Authority
KR
South Korea
Prior art keywords
hard mask
semiconductor device
thin film
pattern
mask pattern
Prior art date
Application number
KR1020060086873A
Other languages
English (en)
Other versions
KR100843917B1 (ko
Inventor
정재창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060086873A priority Critical patent/KR100843917B1/ko
Priority to US11/617,445 priority patent/US7977035B2/en
Priority to TW096100667A priority patent/TWI324793B/zh
Priority to CNB2007100005931A priority patent/CN100501919C/zh
Priority to JP2007098535A priority patent/JP5159144B2/ja
Publication of KR20080022974A publication Critical patent/KR20080022974A/ko
Application granted granted Critical
Publication of KR100843917B1 publication Critical patent/KR100843917B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials For Photolithography (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 피식각층이 형성된 반도체 기판 상에 두께 t1 의 하드마스크 패턴을 형성하는 단계와, 상기 결과물 상에 광투과성 제 1 박막을 콘포멀 (conformal) 형태로 t2 의 두께로 형성하는 단계와, 상기 결과물 상에 광흡수성 제 2 박막을 플래너 (planar) 형태로 형성하는 단계와, 빛이 상기 피식각층의 표면으로부터 T 높이만큼 도달되도록 조절하면서 상기 결과물에 블랭크 노광 공정을 수행하는 단계 (t2 < T ≤ t1 + t2)와, 상기 결과물에 대해 현상 공정을 수행하여 상기 하드마스크 패턴의 사이에 제 1 박막 및 제 2 박막이 적층된 유기 마스크 패턴을 형성하는 단계와, 상기 하드 마스크 패턴 및 유기 마스크 패턴을 식각 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함함으로써, 40㎚ 이하의 크기를 갖는 미세 패턴을 형성할 수 있다.

Description

반도체 소자 제조 방법{Method for Manufacturing Semiconductor Device}
도 1a 내지 도 1f 는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도.
도 2 는 합성예 1 에 의해 제조된 유기 고분자 화합물의 NMR 스펙트럼.
도 3 은 합성예 2 에 의해 제조된 유기 고분자 화합물의 NMR 스펙트럼.
도 4 는 실시예 3 에 의해 형성된 미세 패턴의 SEM 사진.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 13 : 제 1 피식각층
15 : 제 2 피식각층 17 : 하드마스크 패턴
19 : 제 1 박막 21 : 제 2 박막
본 발명은 반도체 소자 제조 방법에 관한 것이다.
점차 미세화되는 반도체 소자를 제조하기 위하여 패턴의 크기 또한 점차 작아지는 추세이다. 그동안 미세한 패턴을 얻기 위해서 노광 장비와 그에 대응하는 레지스트를 개발하는 방향으로 연구가 진행되어 왔다.
노광 장비에 있어서, 노광 광원은 주로 248㎚ 파장의 KrF 또는 193㎚ 파장의 ArF 광원이 생산 공정에 적용되었으나, 점차 F2 (157㎚) 또는 EUV (13nm) 등과 같이 단파장화 광원과 렌즈 개구수 (numerical aperture)를 증대시키기 위한 노력이 시도되고 있다.
하지만, F2 또는 EUV 등 새로운 광원을 채용하는 경우에는 새로운 노광 장치가 필요하게 되므로 제조 비용 면에서 효율적이지 못하고, 개구수를 증대시키는 방안 또한 초점 심도 폭이 저하되는 문제점이 있다.
최근, 이러한 문제를 해결하기 위하여 고굴절률을 갖는 이머젼 용액을 사용하는 이머젼 리소그라피 공정이 개발되었으나 아직까지 양산에 적용하기에는 많은 문제점이 있다.
한편, 이중 노광 방법을 이용하여 리소그라피 한계 이상의 해상도를 갖는 미세 패턴을 형성하였으나, 중첩도 및 정렬도 마진 확보가 용이하지 않으며 비요 및 공정 시간 등이 과다하게 소비되는 문제점이 있다.
본 발명은 상기와 종래 기술의 문제점을 해결하기 위하여, 통상의 노광 장비와 2중 적층 구조의 유기 고분자막을 이용함으로써, 리소그라피 한계 이상의 피치를 갖는 미세 패턴을 형성할 수 있는 방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위해 본 발명에서는 다음의 단계를 포함하는 반도체 소자 제조 방법 및 이러한 방법에 의해 제조되는 반도체 소자를 제공한다:
(a) 피식각층이 형성된 반도체 기판 상에 두께 t1 의 하드마스크 패턴을 형성하는 단계;
(b) 상기 결과물 상에 광투과성 제 1 박막을 콘포멀 (conformal) 형태로 t2 의 두께로 형성하는 단계;
(c) 상기 결과물 상에 광흡수성 제 2 박막을 플래너 (planar) 형태로 형성하는 단계;
(d) 빛이 상기 피식각층의 표면으로부터 T 높이만큼 도달되도록 조절하면서 상기 결과물에 블랭크 노광 공정을 수행하는 단계 (t2 < T ≤ t1 + t2);
(e) 상기 결과물에 대해 현상 공정을 수행하여, 상기 하드마스크 패턴의 사이에 제 1 박막 및 제 2 박막이 적층된 유기 마스크 패턴을 형성하는 단계; 및
(f) 상기 하드 마스크 패턴 및 유기 마스크 패턴을 식각 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계.
또한 본 발명은 상기 (e) 단계 이후에 (b) 내지 (e) 단계를 반복 수행하는 단계를 더 포함하는 것과,
상기 (a) 단계의 하드마스크 패턴간 피치는 A 이고, (e) 단계에서 얻어진 하드 마스크 패턴과 유기 마스크 패턴간의 피치는 A/2 인 것과,
상기 (a) 단계의 하드마스크 패턴은 폴리실리콘, 산화막, 질화막, 금속 및 이들의 조합으로 이루어진 군에서 선택되는 한 가지로 형성되는 것과,
상기 제 1 박막은 193㎚ 파장의 빛을 투과시키는 유기 고분자 화합물, 광산 발생제 및 유기 용매를 포함하는 조성물을 90 내지 150 ℃ 의 온도에서 30 내지 180 초간 베이크하여 형성하고, 상기 유기 고분자 화합물은 폴리(t-부틸 아크릴레이트/말레익 안하이드라이드/t-부틸 5-노르보넨-2-카르복실레이트/2-히드록시에틸 5-노르보넨-2-카르복실레이트이며, 상기 유기 용매는 메틸 3-메톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 프로필렌글리콜 메틸에테르아세테이트, 사이클로헥사논, 2-헵타논, 노말 부탄올 및 에틸락테이트로 이루어진 군으로부터 선택된 1 이상의 화합물인 것과,
상기 제 2 박막은 193㎚ 파장의 빛을 흡수하는 유기 고분자 화합물, 광산 발생제 및 유기 용매를 포함하는 조성물을 90 내지 150 ℃ 의 온도에서 30 내지 180 초간 베이크하여 형성하고, 상기 유기 고분자 화합물은 방향족기를 포함하고, 바람직하게는 폴리(아크릴산/2,2,3,4,4,4-헥사플루오로부틸 메타크릴레이트/t-부틸 아크릴레이트/스티렌)이며, 상기 유기 용매는 1-부탄올, 2-부탄올, 2-메틸-1-프로판올, 1-펜탄올, 2-펜탄올, 3-펜탄올, 2-메틸-1-부탄올, 3-메틸-1-부탄올, 1,2-디메틸-1-프로판올, 1-헥산올, 2-헥산올, 3-헥산올, 2-메틸 펜탄올, 3-메틸 펜탄올, 4-메틸 펜탄올, 1,3-디메틸부탄올, 1,2-디메틸부탄올, 헵탄올 및 옥탄올로 이루어진 군으로부터 선택되는 탄소수 4 내지 8 의 알코올 화합물인 것과,
상기 (d) 단계의 블랭크 노광 공정은 10 내지 200 mJ/cm2의 노광에너지로 수행되는 것과,
상기 피식각층은 워드라인, 비트라인 또는 금속배선을 형성하는 물질 중에서 선택되는 한 가지로 이루어진 것과,
상기 (a) 단계는 상기 피식각층 상부에 하드마스크층을 형성하는 단계와, 상기 하드마스크층 상부에 감광막을 형성하는 단계와, 상기 감광막에 노광 마스크를 이용한 노광 공정 및 현상 공정을 수행하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 하드마스크층을 식각하여 하드 마스크 패턴을 형성하는 단계와, 상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1f 는 본 발명에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
도 1a 를 참조하면, 소정의 하부 구조물이 구비된 반도체 기판(11) 상에 제 1 피식각층(13) 및 제 2 피식각층(15)을 형성한다.
상기 제 1 피식각층(13) 및 제 2 피식각층(15)은 워드라인, 비트라인 또는 금속배선을 형성하는 물질 중에서 선택되는 한 가지로 이루어진다.
다음, 제 2 피식각층(15) 상부에 두께 t1 의 하드마스크 패턴(17)을 리소그라피 공정의 한계인 최소 피치 크기 (A)로 형성한다.
이때, 하드마스크 패턴(17)의 형성 공정은 다음과 같다.
먼저, 제 2 피식각층(15) 상부에 하드마스크층(미도시) 물질을 형성하고 그 상부에 감광막(미도시)을 도포한다. 여기서, 상기 하드마스크층 물질로는 폴리실리콘, 산화막, 질화막, 금속 및 이들의 조합으로 이루어지는 군에서 선택된 한 가지를 사용할 수 있다.
다음, 상기 감광막 상측에 노광 마스크를 위치시키고 이를 이용하여 노광 및 현상 공정을 이용하여 감광막 패턴(미도시)을 형성한다.
그 다음, 상기 감광막 패턴을 식각 마스크로 하여 상기 하드마스크층을 식각함으로써 하드마스크 패턴(17)을 형성한 다음, 상기 감광막 패턴을 제거한다.
도 1b 를 참조하면, 하드마스크 패턴(17)이 형성된 상기 구조물 표면에 광투과성 제 1 박막(19)을 콘포멀 형태로 t2 의 두께로 형성한다.
이때, 광투과성 제 1 박막(19)은 193㎚ 파장의 빛을 투과시키는 유기 고분자 화합물, 즉 ArF 용 포토레지스트 중합체 100 중량부에 대해, 광산 발생제 0.5 내지 5 중량부 및 유기 용매 1000 내지 8000 중량부를 포함하는 조성물을 1000 내지 5000 rpm 으로 스핀 코팅한 후, 90 내지 150 ℃ 의 온도에서 30 내지 180 초간 베이크하여 형성한다.
상기 유기 고분자 화합물로는 193㎚ 파장의 빛을 투과시키는 ArF 용 포토레지스트 중합체라면 무엇이든 사용 가능하고, 바람직하게는 폴리(t-부틸 아크릴레이트/말레익 안하이드라이드/t-부틸 5-노르보넨-2-카르복실레이트/2-히드록시에틸 5-노르보넨-2-카르복실레이트)을 사용한다.
또한, 상기 광산 발생제로는 디페닐요도염 헥사플루오로포스페이트, 디페닐 요도염 헥사플루오로 아르세네이트, 디페닐요도염 헥사플루오로 안티모네이트, 디페닐파라메톡시페닐 트리플레이트, 디페닐파라톨루에닐 트리플레이트, 디페닐파라이소부틸페닐 트리플레이트, 트리페닐설포늄 헥사플루오로 아르세네이트, 트리페닐설포늄 헥사플루오로 안티모네이트, 트리페닐설포늄 트리플레이트, 트리페닐설포늄 트리플루오로메탄설포네이트 및 디부틸나프틸설포늄 트리플레이트로 이루어진 군으로부터 선택된 1 이상의 화합물을 사용한다.
또한, 상기 유기 용매로는 메틸 3-메톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 프로필렌글리콜 메틸에테르아세테이트, 사이클로헥사논, 2-헵타논, 노말 부탄올 및 에틸락테이트로 이루어진 군으로부터 선택된 1 이상의 화합물을 사용한다.
도 1c 를 참조하면, 제 1 박막(19) 상부에 광흡수성 제 2 박막(21)을 플래너 형태로 형성한다.
이때, 광흡수성 제 2 박막(21)은 193㎚ 파장의 빛을 흡수하는 유기 고분자 화합물 100 중량부에 대해, 광산 발생제 0.5 내지 5 중량부 및 유기 용매 400 내지 5000 중량부를 포함하는 조성물을 1000 내지 5000 rpm 으로 스핀 코팅한 후, 90 내지 150 ℃ 의 온도에서 30 내지 180 초간 베이크하여 형성한다.
상기 유기 고분자 화합물로는 193㎚ 파장의 빛을 흡수하는 것으로서, 포지티브 타입이며 방향족기를 포함하는 중합체라면 무엇이든 사용 가능하고, 바람직하게는 폴리(아크릴산/2,2,3,4,4,4-헥사플루오로부틸 메타크릴레이트/t-부틸 아크릴레이트/스티렌인 것이 바람직하고, 상기 광산 발생제는 제 1 박막(19)에 사용된 것을 동일하게 사용할 수 있다.
또한, 제 2 박막(21)을 형성하는 조성물에 포함되는 유기용매로는 제 1 박막(19)을 용해시키지 않는 것으로 1-부탄올, 2-부탄올, 2-메틸-1-프로판올, 1-펜탄올, 2-펜탄올, 3-펜탄올, 2-메틸-1-부탄올, 3-메틸-1-부탄올, 1,2-디메틸-1-프로판올, 1-헥산올, 2-헥산올, 3-헥산올, 2-메틸 펜탄올, 3-메틸 펜탄올, 4-메틸 펜탄올, 1,3-디메틸부탄올, 1,2-디메틸부탄올, 헵탄올 또는 옥탄올 등의 탄소수 4 내지 8 의 알코올 화합물을 사용한다.
다음, 노광 마스크 없이 10 내지 200 mJ/cm2의 노광 에너지로 블랭크 노광 공정을 수행하되, 빛이 피식각층(15)의 표면으로부터 T 높이만큼 도달되도록 조절하면서 수행한다 (t2 < T ≤ t1 + t2).
상기 노광 공정시 노광 에너지 양는 어떠한 노광 장비를 사용하느냐에 따라 다르게 조절할 수 있고, 노광 시간 역시 노광 장비의 종류에 따라 당업자가 적절히 조절하는 것이 가능하다.
그런 다음, 90 내지 150 ℃ 의 온도에서 30 내지 180 초간 베이크한다. 그런 다음, TMAH 2.38 wt% 수용액을 현상액으로 사용하여 현상 공정을 수행한다.
도 1d 를 참조하면, 상기 현상 공정의 결과 하드마스크 패턴(17)이 노출되면서 하드마스크 패턴(17)의 사이에는 제 1 박막(19) 및 제 2 박막(21)이 적층된 유기 마스크 패턴이 형성된다.
한편, 본 발명에서는 상기 제 1 박막(19) 및 제 2 박막(21) 형성 공정, 블랭 크 노광 공정 및 현상 공정을 여러 번 반복 수행함으로써 더욱 미세한 패턴도 해상이 가능하게 된다.
도 1e 를 참조하면, 제 1 박막(19)과 제 2 박막(21)이 적층된 유기 마스크 패턴 및 하드마스크 패턴(17)을 식각 마스크로 하여 제 2 피식각층(15)을 식각하여 제 2 피식각층(15) 패턴을 형성한다.
그 결과, 제 2 피식각층(15) 패턴은 리소그라피 공정의 한계인 최소 피치 크기의 패턴 사이에 또 하나의 패턴이 형성된 것으로, 최소 피치 크기 보다 작은 피치 크기 (A/2)의 패턴으로 형성된 것이다.
도 1f 를 참조하면, 세정공정으로 제 2 피식각층(15) 패턴 상부의 하드마스크 패턴(17) 및 제 1 박막(19)과 제 2 박막(21)이 적층된 유기 마스크 패턴을 제거한다.
이하 본 발명을 실시예에 의하여 상세히 설명한다. 단, 실시예는 발명을 예시하는 것일 뿐 본 발명이 하기 실시예에 의하여 한정되는 것은 아니다.
합성예 1. 제 1 박막(19) 형성용 유기 고분자 화합물 합성
·폴리(t-부틸 아크릴레이트/말레익 안하이드라이드/t-부틸 5-노르보넨-2-카르복실레이트/2-히드록시에틸 5-노르보넨-2-카르복실레이트) 합성
t-부틸 아크릴레이트 30g, 말레익 안하이드라이드 10g t-부틸 5-노르보넨-2-카르복실레이트 12.05g 및 2-히드록시에틸 5-노르보넨-2-카르복실레이트 7.47g 을 중합 개시제인 아조비스이소부티로니트릴 (AIBN) 1.2g 과 함께 중합용매인 프로필렌글리콜 메틸 에테르 아세테이트 (PGMEA) 157g 과 혼합하여 67℃ 에서 12시간 반 응시킨 후에 노말헥산에서 침전을 잡아 진공 건조하여 표제의 유기 고분자 화합물을 48% 의 수율로 얻었다 (도 2 의 NMR 스펙트럼 참조).
합성예 2. 제 2 박막(21) 형성용 유기 고분자 화합물 합성
·폴리(아크릴산/2,2,3,4,4,4-헥사플루오로부틸 메타크릴레이트/t-부틸 아크릴레이트/스티렌) 합성
아크릴산 4.2g, 2,2,3,4,4,4-헥사플루오로부틸 메타크릴레이트 14g, t-부틸 아크릴레이트 14g 및 스티렌 8.26g 을 중합 개시제인 아조비스이소부티로니트릴 (AIBN) 4g 과 함께 중합용매인 프로필렌글리콜 메틸 에테르 아세테이트 (PGMEA) 145g 과 혼합하여 67℃ 에서 12시간 반응시킨 후에 노말 헥산에서 침전을 잡아 진공 건조하여 표제의 유기 고분자 화합물을 82% 의 수율로 얻었다 (도 3 의 NMR 스펙트럼 참조).
실시예 1. 제 1 박막(19) 형성용 조성물 제조
상기 합성예 1 에서 제조된 유기 고분자 화합물 10g 및 광산 발생제인 트리페닐설포늄 트리플루오로메탄설포네이트 0.3g 을 유기 용매인 프로필렌글리콜 메틸 에테르 아세테이트 (PGMEA) 400g 에 용해시켜 제 1 박막(19) 형성용 조성물 제조하였다.
실시예 2. 제 2 박막(21) 형성용 조성물 제조
상기 합성예 2 에서 제조된 유기 고분자 화합물 10g 및 광산 발생제인 트리페닐설포늄 트리플루오로메탄설포네이트 0.3g 을 유기 용매인 노말 부탄올 132g 에 용해시켜 제 2 박막(21) 형성용 조성물 제조하였다.
실시예 3. 미세 패턴 제조
폴리실리콘의 두께가 80㎚ 인 라인/스페이스 패턴이 형성된 반도체 기판 전면에 상기 제조예 1 에서 제조된 조성물을 2000 rpm 의 속도로 스핀코팅한 후 130℃의 온도에서 90초간 베이크하여, 전체적으로 50 ㎚ 두께가 되도록 콘포멀 형태의 제 1 박막(19)을 형성하였다.
다음, 상기 결과물 상에 상기 제조예 2 에서 제조된 조성물을 2000 rpm 의 속도로 스핀코팅한 후 170℃의 온도에서 90초간 베이크하여, 제 1 박막의 상부로부터 150 ㎚ 두께가 되도록 플래너 형태의 제 2 박막(21)을 형성하였다.
그런 다음, ArF 노광 장비를 이용하여 50 mJ/cm2의 노광에너지로 블랭크 노광 공정을 수행한 후 173 ℃ 의 온도에서 90 초간 베이크한 다음, TMAH 2.38 wt% 수용액으로 현상하여 50㎚ 크기의 미세 패턴을 얻었다 (도 4 의 SEM 사진 참조).
한편, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 및 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 살펴본 바와 같이, 본 발명에서는 통상의 노광 장비와 2중 적층 구조의 유기 고분자막을 이용함으로써, 리소그라피 한계 이상의 피치를 갖는 미세 패턴을 형성할 수 있다. 아울러, 상기한 방법을 여러 번 반복 수행함으로써 더욱 미 세한 패턴도 해상이 가능하게 된다.

Claims (17)

  1. (a) 피식각층이 형성된 반도체 기판 상에 두께 t1 의 하드마스크 패턴을 형성하는 단계;
    (b) 상기 결과물 상에 광투과성 제 1 박막을 콘포멀 (conformal) 형태로 t2 의 두께로 형성하는 단계;
    (c) 상기 결과물 상에 광흡수성 제 2 박막을 플래너 (planar) 형태로 형성하는 단계;
    (d) 빛이 상기 피식각층의 표면으로부터 T 높이만큼 도달되도록 조절하면서 상기 결과물에 블랭크 노광 공정을 수행하는 단계 (t2 < T ≤ t1 + t2);
    (e) 상기 결과물에 대해 현상 공정을 수행하여, 상기 하드마스크 패턴의 사이에 제 1 박막 및 제 2 박막이 적층된 유기 마스크 패턴을 형성하는 단계; 및
    (f) 상기 하드 마스크 패턴 및 유기 마스크 패턴을 식각 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 (e) 단계 이후에 (b) 내지 (e) 단계를 반복 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 (a) 단계의 하드마스크 패턴간 피치는 A 이고, (e) 단계에서 얻어진 하드 마스크 패턴과 유기 마스크 패턴간의 피치는 A/2 인 것을 특징으로 하는 반도체 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 (a) 단계의 하드마스크 패턴은 폴리실리콘, 산화막, 질화막, 금속 및 이들의 조합으로 이루어진 군에서 선택되는 한 가지로 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  5. 제 1 항에 있어서,
    상기 제 1 박막은 193㎚ 파장의 빛을 투과시키는 유기 고분자 화합물, 광산 발생제 및 유기 용매를 포함하는 조성물에 의해 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  6. 제 1 항 또는 제 5 항에 있어서,
    상기 제 1 박막은 상기 조성물을 90 내지 150 ℃ 의 온도에서 30 내지 180 초간 베이크하여 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  7. 제 5 항에 있어서,
    상기 유기 고분자 화합물은 폴리(t-부틸 아크릴레이트/말레익 안하이드라이드/t-부틸 5-노르보넨-2-카르복실레이트/2-히드록시에틸 5-노르보넨-2-카르복실레이트인 것을 특징으로 하는 반도체 소자 제조 방법.
  8. 제 5 항에 있어서,
    상기 유기 용매는 메틸 3-메톡시프로피오네이트, 에틸 3-에톡시프로피오네이트, 프로필렌글리콜 메틸에테르아세테이트, 사이클로헥사논, 2-헵타논, 노말 부탄올 및 에틸락테이트로 이루어진 군으로부터 선택된 1 이상의 화합물인 것을 특징으로 하는 반도체 소자 제조 방법.
  9. 제 1 항에 있어서,
    상기 제 2 박막은 193㎚ 파장의 빛을 흡수하는 유기 고분자 화합물, 광산 발생제 및 유기 용매를 포함하는 조성물에 의해 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
  10. 제 1 항 또는 제 9 항에 있어서,
    상기 제 2 박막은 상기 조성물을 90 내지 150 ℃ 의 온도에서 30 내지 180 초간 베이크하여 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.
  11. 제 9 항에 있어서,
    상기 유기 고분자 화합물은 방향족기를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  12. 제 9 항에 있어서,
    상기 유기 고분자 화합물은 폴리(아크릴산/2,2,3,4,4,4-헥사플루오로부틸 메타크릴레이트/t-부틸 아크릴레이트/스티렌)인 것을 특징으로 하는 반도체 소자 제조 방법.
  13. 제 9 항에 있어서,
    상기 유기 용매는 1-부탄올, 2-부탄올, 2-메틸-1-프로판올, 1-펜탄올, 2-펜탄올, 3-펜탄올, 2-메틸-1-부탄올, 3-메틸-1-부탄올, 1,2-디메틸-1-프로판올, 1-헥산올, 2-헥산올, 3-헥산올, 2-메틸 펜탄올, 3-메틸 펜탄올, 4-메틸 펜탄올, 1,3-디메틸부탄올, 1,2-디메틸부탄올, 헵탄올 및 옥탄올로 이루어진 군으로부터 선택되는 탄소수 4 내지 8 의 알코올 화합물인 것을 특징으로 하는 반도체 소자 제조 방법.
  14. 제 1 항에 있어서,
    상기 (d) 단계의 블랭크 노광 공정은 10 내지 200 mJ/cm2의 노광에너지로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
  15. 제 1 항에 있어서,
    상기 피식각층은 워드라인, 비트라인 또는 금속배선을 형성하는 물질 중에서 선택되는 한 가지로 이루어진 것을 특징으로 하는 반도체 소자 제조 방법.
  16. 제 1 항에 있어서, 상기 (a) 단계는
    상기 피식각층 상부에 하드마스크층을 형성하는 단계;
    상기 하드마스크층 상부에 감광막을 형성하는 단계;
    상기 감광막에 노광 마스크를 이용한 노광 공정 및 현상 공정을 수행하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 마스크로 하여 상기 하드마스크층을 식각하여 하드 마스크 패턴을 형성하는 단계; 및
    상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
  17. 제 1 항 기재의 방법을 이용하여 제조된 반도체 소자.
KR1020060086873A 2006-09-08 2006-09-08 반도체 소자 제조 방법 KR100843917B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060086873A KR100843917B1 (ko) 2006-09-08 2006-09-08 반도체 소자 제조 방법
US11/617,445 US7977035B2 (en) 2006-09-08 2006-12-28 Method for forming fine pattern of semiconductor device
TW096100667A TWI324793B (en) 2006-09-08 2007-01-08 Method for forming fine pattern of semiconductor device
CNB2007100005931A CN100501919C (zh) 2006-09-08 2007-01-12 用于形成半导体器件的细微图案的方法
JP2007098535A JP5159144B2 (ja) 2006-09-08 2007-04-04 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060086873A KR100843917B1 (ko) 2006-09-08 2006-09-08 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20080022974A true KR20080022974A (ko) 2008-03-12
KR100843917B1 KR100843917B1 (ko) 2008-07-03

Family

ID=39192736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060086873A KR100843917B1 (ko) 2006-09-08 2006-09-08 반도체 소자 제조 방법

Country Status (5)

Country Link
US (1) US7977035B2 (ko)
JP (1) JP5159144B2 (ko)
KR (1) KR100843917B1 (ko)
CN (1) CN100501919C (ko)
TW (1) TWI324793B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8173358B2 (en) 2008-10-09 2012-05-08 Samsung Electronics Co., Ltd. Method of forming fine patterns of a semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4962365B2 (ja) 2008-03-14 2012-06-27 旭硝子株式会社 ガラス板の曲げ成形方法及び曲げ成形装置
JP6175226B2 (ja) * 2012-09-28 2017-08-02 富士フイルム株式会社 パターン形成方法、半導体製造用の感活性光線性又は感放射線性樹脂組成物、及び電子デバイスの製造方法
WO2017052637A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Multi-layer hardmask etch processes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2746491B2 (ja) * 1991-12-06 1998-05-06 シャープ株式会社 レジストパターンの形成方法
JP3288884B2 (ja) * 1995-03-13 2002-06-04 株式会社東芝 レジストパターン形成方法
JPH09190959A (ja) * 1996-01-09 1997-07-22 Toshiba Corp レジストパタ−ンの形成方法
KR100301063B1 (ko) * 1999-07-29 2001-09-22 윤종용 감광성 중합체 및 이들을 포함하는 화학 증폭형 포토레지스트 조성물
GB2365984B (en) 2000-02-18 2002-08-14 Murata Manufacturing Co Resist pattern and method for forming wiring pattern
TW515007B (en) 2001-12-06 2002-12-21 Nanya Plastics Corp Method for producing dense pattern by spacer
TW548789B (en) 2002-04-19 2003-08-21 Nanya Technology Corp Method of forming metal line
US7129180B2 (en) * 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
TWI230976B (en) 2003-11-11 2005-04-11 Macronix Int Co Ltd Method for forming a semiconductor device and structure thereof and method for forming a semiconductor device having a reduced pitch
US7622194B2 (en) * 2004-12-28 2009-11-24 Fujifilm Corporation Optical film, anti-reflection film, polarizing plate, and image display device
US7906270B2 (en) * 2005-03-23 2011-03-15 Asml Netherlands B.V. Reduced pitch multiple exposure process
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
US20060292501A1 (en) * 2005-06-24 2006-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process with an enhanced depth-on-focus
KR100640657B1 (ko) * 2005-07-25 2006-11-01 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US20070178404A1 (en) * 2006-01-30 2007-08-02 International Business Machines Corporation Methods of preventing defects in antireflective coatings

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8173358B2 (en) 2008-10-09 2012-05-08 Samsung Electronics Co., Ltd. Method of forming fine patterns of a semiconductor device

Also Published As

Publication number Publication date
US7977035B2 (en) 2011-07-12
CN101140854A (zh) 2008-03-12
US20080076072A1 (en) 2008-03-27
TW200814139A (en) 2008-03-16
JP5159144B2 (ja) 2013-03-06
CN100501919C (zh) 2009-06-17
JP2008066700A (ja) 2008-03-21
KR100843917B1 (ko) 2008-07-03
TWI324793B (en) 2010-05-11

Similar Documents

Publication Publication Date Title
US8080365B2 (en) Thiopyran derivative, polymer, resist composition, and method for manufacturing semiconductor device using such resist composition
US8349536B2 (en) Dithiane derivative, polymer, resist composition, and method for manufacturing semiconductor device using such resist composition
KR101498326B1 (ko) 술포늄염, 레지스트 재료 및 패턴 형성 방법
KR100876783B1 (ko) 반도체 소자의 미세 패턴 형성 방법
JP3297324B2 (ja) レジスト組成物、レジストパターンの形成方法及び半導体装置の製造方法
CN102617789B (zh) 聚合物,光致抗蚀剂组合物和形成光刻图案的方法
JP2005113118A (ja) フォトレジスト単量体、フォトレジスト重合体、フォトレジスト重合体の製造方法、フォトレジスト組成物及びフォトレジストパターン形成方法
KR100843917B1 (ko) 반도체 소자 제조 방법
JP2008172190A (ja) 半導体素子の微細パターン形成方法
KR20040021586A (ko) 미세 패턴 형성 방법
KR20160037106A (ko) 레지스트 패턴 형성 방법, 레지스트 패턴 스플릿제, 스플릿 패턴 개선화제, 레지스트 패턴 스플릿 재료, 및 스플릿 패턴 형성용의 포지티브형 레지스트 조성물
US7105271B2 (en) Negative resist composition comprising hydroxy-substituted base polymer and si-containing crosslinker having epoxy ring and a method for patterning semiconductor devices using the same
KR20110013291A (ko) 자가정렬 이중 패턴 형성용 포토레지스트 조성물
JP2965016B2 (ja) 遠紫外線露光用感光性樹脂組成物、及びそれを用いたパターン形成方法
US7534549B2 (en) Photoresist polymer, and photoresist composition
US7081325B2 (en) Photoresist polymer and photoresist composition including the same
JP3510503B2 (ja) フォトレジスト用重合体混合物及びこれを含むフォトレジスト組成物
JP2000098614A (ja) ポジ型感光性組成物
KR20010019929A (ko) 할로겐을 포함하는 신규의 포토레지스트
KR100974587B1 (ko) 반사 방지막 조성물
KR100732300B1 (ko) 이머젼 리소그래피용 포토레지스트 중합체 및 이를함유하는 포토레지스트 조성물
KR20060066932A (ko) 포토레지스트 중합체 및 이를 함유하는 포토레지스트 조성물
KR20230054187A (ko) 포지티브형 감광성 수지 조성물, 이로부터 형성된 레지스트 막 및 이를 사용한 패턴 형성 방법
KR20030057948A (ko) 히드록시 그룹을 구비하는 불소치환 알킬 노르보넨카르복실산 에스테르 모노머를 포함하는 감광성 폴리머 및이를 포함하는 레지스트 조성물
JP2005241737A (ja) レジスト組成物および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee