JP2746491B2 - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JP2746491B2 JP2746491B2 JP3323318A JP32331891A JP2746491B2 JP 2746491 B2 JP2746491 B2 JP 2746491B2 JP 3323318 A JP3323318 A JP 3323318A JP 32331891 A JP32331891 A JP 32331891A JP 2746491 B2 JP2746491 B2 JP 2746491B2
- Authority
- JP
- Japan
- Prior art keywords
- coupling layer
- resist
- resist pattern
- resist film
- developing solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、レジストパターンの
形成方法に関する。ことに半導体装置の製造に用いられ
る。
形成方法に関する。ことに半導体装置の製造に用いられ
る。
【０００２】
【従来の技術】近年生産されている超ＬＳＩ半導体装置
ではシリコン基板上にミクロンオーダーのトランジスタ
や配線が多数集積されている。これらの微細なパターン
の形成には、半導体基板上に塗布されたレジストにマス
クパターンを１／５縮小転写する事により、ミクロンオ
ーダーのパターンを形成する縮小投影露光技術が使用さ
れている。現在量産がなされている１MbitDRAMや４Mbit
DRAMにおける最小線幅はそれぞれ１．２０μｍ、０．８
０μｍが用いられている。将来生産が予定される１６Mb
itDRAMや６４MbitDRAMで使用される最小線幅はそれぞれ
０．６０〜０．５０μｍ、０．４０〜０．３０μｍと予
想されている。
ではシリコン基板上にミクロンオーダーのトランジスタ
や配線が多数集積されている。これらの微細なパターン
の形成には、半導体基板上に塗布されたレジストにマス
クパターンを１／５縮小転写する事により、ミクロンオ
ーダーのパターンを形成する縮小投影露光技術が使用さ
れている。現在量産がなされている１MbitDRAMや４Mbit
DRAMにおける最小線幅はそれぞれ１．２０μｍ、０．８
０μｍが用いられている。将来生産が予定される１６Mb
itDRAMや６４MbitDRAMで使用される最小線幅はそれぞれ
０．６０〜０．５０μｍ、０．４０〜０．３０μｍと予
想されている。
【０００３】
【発明が解決しようとする課題】現在ｉ線の縮小投影露
光機（ステッパ）での解像限界線幅は０．４μｍ程度で
６４MbitDRAMで使用される最小線幅はそれぞれ０．４０
〜０．３０μｍを形成できていない。一方、ＫｒＦエキ
シマレーザーを用いた場合、レジストがｉ線及びｇ線レ
ジスト程技術開発がなされていないため６４MbitDRAMで
使用される最小線幅０．４０〜０．３０μｍを満足でき
ていない。
光機（ステッパ）での解像限界線幅は０．４μｍ程度で
６４MbitDRAMで使用される最小線幅はそれぞれ０．４０
〜０．３０μｍを形成できていない。一方、ＫｒＦエキ
シマレーザーを用いた場合、レジストがｉ線及びｇ線レ
ジスト程技術開発がなされていないため６４MbitDRAMで
使用される最小線幅０．４０〜０．３０μｍを満足でき
ていない。
【０００４】この発明は、このような状況に鑑みてなさ
れたものであって、従来のｉ線ステッパ，ｉ線レジスト
を用い、将来生産が予想される６４MbitDRAMにおける最
小線幅０．４０〜０．３０μｍの微細なレジストパター
ンの形成方法を提供しようとするものである。
れたものであって、従来のｉ線ステッパ，ｉ線レジスト
を用い、将来生産が予想される６４MbitDRAMにおける最
小線幅０．４０〜０．３０μｍの微細なレジストパター
ンの形成方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】この発明によれば、基板
上に、ノボラック樹脂ナフトキノンジアド系化合物から
なるレジスト膜を形成し、該レジスト膜をマスク板を介
して所定パターンの光で露光しアルカリ現像液で処理す
ることによって露光領域を除去すると共に残りのレジス
ト膜の表層部をカップリング層に変換し、この後カップ
リング層の上方から全面に露光し再びアルカリ現像液で
処理することによって上部のカップリング層と内層部の
レジスト膜を除去し側部のカップリング層を残してレジ
ストパターンを形成することからなるレジストパターン
の形成方法が提供される。
上に、ノボラック樹脂ナフトキノンジアド系化合物から
なるレジスト膜を形成し、該レジスト膜をマスク板を介
して所定パターンの光で露光しアルカリ現像液で処理す
ることによって露光領域を除去すると共に残りのレジス
ト膜の表層部をカップリング層に変換し、この後カップ
リング層の上方から全面に露光し再びアルカリ現像液で
処理することによって上部のカップリング層と内層部の
レジスト膜を除去し側部のカップリング層を残してレジ
ストパターンを形成することからなるレジストパターン
の形成方法が提供される。
【０００６】この発明においては、基板上にノボラック
樹脂ナフトキノンジアド系化合物からなるレジスト膜を
形成する。上記基板は、通常シリコン基板が用いられ
る。上記レジスト膜は、アルカリ現像液不溶であって所
定パターンの露光によって露光領域をアルカリ現像液可
溶になりうると共にアルカリ現像液によって、ジアゾ基
の反応が起り非露光領域の表層をカップリング層に変換
しうるものがよく、例えばｉ線感光性のポジ形フォトレ
ジスト等を用いることができる。
樹脂ナフトキノンジアド系化合物からなるレジスト膜を
形成する。上記基板は、通常シリコン基板が用いられ
る。上記レジスト膜は、アルカリ現像液不溶であって所
定パターンの露光によって露光領域をアルカリ現像液可
溶になりうると共にアルカリ現像液によって、ジアゾ基
の反応が起り非露光領域の表層をカップリング層に変換
しうるものがよく、例えばｉ線感光性のポジ形フォトレ
ジスト等を用いることができる。
【０００７】この膜厚は、通常１．０〜１．８μｍであ
る。この発明においては、該レジスト膜をマスク板を介
して所定パターンの光で露光しアルカリ現像液で処理す
ることによって露光領域を除去すると共に残りのレジス
ト膜の表層部をカップリングに変換する。上記露光は、
ｉ線ステッパを用いて行うことができる。アルカリ現像
液は、例えばＮＭＤ−３（東京応化社製），ＭＦ３１９
（シプレイ社製）等を用いることができる。露光領域
は、レジスト膜を構成するノボラック樹脂ナフトキノン
ジアド系化合物がカルボン酸に変換してアルカリ現像液
可溶となる。残りのレジスト膜は、ノボラック樹脂とナ
フトキノンジアド化合物がアルカリ現像液によって反応
して表層部がカップリング層に変換される。カップリン
グ層は、露光後のアルカリ現像液による溶解性が内層部
のレジスト膜よりも小さくなる。カップリング層の膜厚
は、アルカリ現像液が残りのレジスト膜に浸透する深さ
に相当し、通常０．２０〜０．２５μｍである。
る。この発明においては、該レジスト膜をマスク板を介
して所定パターンの光で露光しアルカリ現像液で処理す
ることによって露光領域を除去すると共に残りのレジス
ト膜の表層部をカップリングに変換する。上記露光は、
ｉ線ステッパを用いて行うことができる。アルカリ現像
液は、例えばＮＭＤ−３（東京応化社製），ＭＦ３１９
（シプレイ社製）等を用いることができる。露光領域
は、レジスト膜を構成するノボラック樹脂ナフトキノン
ジアド系化合物がカルボン酸に変換してアルカリ現像液
可溶となる。残りのレジスト膜は、ノボラック樹脂とナ
フトキノンジアド化合物がアルカリ現像液によって反応
して表層部がカップリング層に変換される。カップリン
グ層は、露光後のアルカリ現像液による溶解性が内層部
のレジスト膜よりも小さくなる。カップリング層の膜厚
は、アルカリ現像液が残りのレジスト膜に浸透する深さ
に相当し、通常０．２０〜０．２５μｍである。
【０００８】この発明においては、この後カップリング
層の上方から全面に露光し再びアルカリ現像液で処理す
ることによって上部のカップリング層と内層部のレジス
ト膜を除去し側部のカップリング層を残してレジストパ
ターンを形成する。この露光によって、カップリング層
はアルカリ現像液に可溶となるが露光量の小さい下部
が、露光量の大きい上部に比べて溶解性が低くなる。
層の上方から全面に露光し再びアルカリ現像液で処理す
ることによって上部のカップリング層と内層部のレジス
ト膜を除去し側部のカップリング層を残してレジストパ
ターンを形成する。この露光によって、カップリング層
はアルカリ現像液に可溶となるが露光量の小さい下部
が、露光量の大きい上部に比べて溶解性が低くなる。
【０００９】上記アルカリ現像液での処理は、カップリ
ング層の上部と内層部のレジスト膜が除去されカップリ
ング層の下部だけが残るまで行なわれる。カップリング
層の下部だけが残されて形成されたレジストパターン
は、カップリング層の膜厚に等しい線幅であり、通常
０．２０〜０．２５μｍの微細なものである。
ング層の上部と内層部のレジスト膜が除去されカップリ
ング層の下部だけが残るまで行なわれる。カップリング
層の下部だけが残されて形成されたレジストパターン
は、カップリング層の膜厚に等しい線幅であり、通常
０．２０〜０．２５μｍの微細なものである。
【００１０】
【作用】アルカリ現像液によってレジスト膜のジアゾ基
が反応してカップリング層が形成される。続く全面露光
によってカップリング層に残存するジアゾ基が反応して
酸となりアルカリ現像液に可溶となるが露光量の低い側
部はアルカリ現像液の溶解性が比較的低いので現像処理
後にレジストパターンとして残存する。
が反応してカップリング層が形成される。続く全面露光
によってカップリング層に残存するジアゾ基が反応して
酸となりアルカリ現像液に可溶となるが露光量の低い側
部はアルカリ現像液の溶解性が比較的低いので現像処理
後にレジストパターンとして残存する。
【００１１】
【実施例】この発明の実施例を図面を用いて説明する。
まず、図１（ａ）に示すようにシリコン基板１上にノボ
ラックレジンナフトキノンジアド系ポジ型フォトレジス
ト膜２を形成し、マスク板３を用いてｉ線ステッパ（Ｎ
Ａ＝０．５０）で光４を露光する。
まず、図１（ａ）に示すようにシリコン基板１上にノボ
ラックレジンナフトキノンジアド系ポジ型フォトレジス
ト膜２を形成し、マスク板３を用いてｉ線ステッパ（Ｎ
Ａ＝０．５０）で光４を露光する。
【００１２】次に、これをアルカリ現像液で現像するこ
とにより図１（ｂ）に示すように予備レジストパターン
２ａを形成すると共に予備レジストパターン２ａの表層
部にカップリング層２ｂが形成される。次に図１（ｃ）
に示すようにマスク板を用いず光５の全面露光を行な
う。この結果表層部のカップリング層２ｂのうち下部
（側部）よりも上部の方が露光量が大となる。
とにより図１（ｂ）に示すように予備レジストパターン
２ａを形成すると共に予備レジストパターン２ａの表層
部にカップリング層２ｂが形成される。次に図１（ｃ）
に示すようにマスク板を用いず光５の全面露光を行な
う。この結果表層部のカップリング層２ｂのうち下部
（側部）よりも上部の方が露光量が大となる。
【００１３】次に現像を行なうと第１図（ｄ）のように
現像初期段階ではもっぱらカップリング層の上部のみが
溶解し、次いで内部のレジスト膜が溶解し、所定時間現
像後にはカップリング層の側部のみが残り線幅が０．２
０μｍのレジストパターン２Ｃが形成される。
現像初期段階ではもっぱらカップリング層の上部のみが
溶解し、次いで内部のレジスト膜が溶解し、所定時間現
像後にはカップリング層の側部のみが残り線幅が０．２
０μｍのレジストパターン２Ｃが形成される。
【００１４】
【発明の効果】以上のように本発明に従えばｉ線ステッ
パの解像限界（線幅０．４０μｍ）以上の、より微細な
レジストパターン（０．２０μｍのレジストパターン）
を形成できるため、６４MbitDRAM以降のリソグラフィー
技術に適用できる。
パの解像限界（線幅０．４０μｍ）以上の、より微細な
レジストパターン（０．２０μｍのレジストパターン）
を形成できるため、６４MbitDRAM以降のリソグラフィー
技術に適用できる。
【図１】この発明の実施例で作製したレジストパターン
の作製工程説明図である。
の作製工程説明図である。
１ シリコン基板 ２ フォトレジスト膜 ２ａ 予備レジストパターン ２ｂ カップリング層 ２ｃ レジストパターン ４ 光 ５ 光
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷川 真 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平１−270318（ＪＰ，Ａ) 特開 昭62−37932（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 基板上に、ノボラック樹脂ナフトキノン
ジアド系化合物からなるレジスト膜を形成し、該レジス
ト膜をマスク板を介して所定パターンの光で露光しアル
カリ現像液で処理することによって露光領域を除去する
と共に残りのレジスト膜の表層部をカップリング層に変
換し、この後カップリング層の上方から全面に露光し再
びアルカリ現像液で処理することによって上部のカップ
リング層と内層部のレジスト膜を除去し側部のカップリ
ング層を残してレジストパターンを形成することからな
るレジストパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323318A JP2746491B2 (ja) | 1991-12-06 | 1991-12-06 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323318A JP2746491B2 (ja) | 1991-12-06 | 1991-12-06 | レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160122A JPH05160122A (ja) | 1993-06-25 |
| JP2746491B2 true JP2746491B2 (ja) | 1998-05-06 |
Family
ID=18153455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3323318A Expired - Fee Related JP2746491B2 (ja) | 1991-12-06 | 1991-12-06 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2746491B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843917B1 (ko) * | 2006-09-08 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
-
1991
- 1991-12-06 JP JP3323318A patent/JP2746491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05160122A (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6544903B2 (en) | Resist pattern forming method and semiconductor device manufacturing method | |
| US6171761B1 (en) | Resist pattern forming method utilizing multiple baking and partial development steps | |
| US20130330672A1 (en) | Method for enhancing lithographic imaging of isolated and semi-isolated features | |
| JP2746491B2 (ja) | レジストパターンの形成方法 | |
| US5648199A (en) | Method of forming a resist pattern utilizing an acid water-soluble material overlayer on the resist film | |
| JPH09190959A (ja) | レジストパタ−ンの形成方法 | |
| JP3055512B2 (ja) | 化学増幅ポジ型レジスト | |
| US5902718A (en) | Methods and developer for developing a positive photoresist | |
| JPH0194342A (ja) | レジストパターンの形成方法 | |
| JP2768139B2 (ja) | 半導体装置の製造方法 | |
| JP3129266B2 (ja) | レジスト材料 | |
| JP2000089464A (ja) | パターン形成方法 | |
| KR920003808B1 (ko) | 미세패턴 형성을 위한 사진식각 방법 | |
| JPH11153872A (ja) | レジストパターン形成方法 | |
| US20060040216A1 (en) | Method of patterning photoresist film | |
| JPH06349724A (ja) | 半導体装置の製造方法 | |
| JPH10144586A (ja) | 半導体装置及びその製造方法 | |
| JPH04338960A (ja) | レジストパターンの形成方法 | |
| US20030073039A1 (en) | Method of forming a patterned photoresist with a non-distorted profile | |
| JPH0250164A (ja) | レジストパターン形成方法 | |
| JPH11153871A (ja) | レジストパターン形成方法及び半導体基板 | |
| JPH06250393A (ja) | 新規レジストおよび新規レジストを用いたパターン形成方法 | |
| JPH0562894A (ja) | 微細パターン形成方法 | |
| JPH0335240A (ja) | パターン形成方法 | |
| JP2589470B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |