CN1898792A - 无触点的闪存存储器阵列 - Google Patents

Abstract

揭示了一种用于形成无触点闪存存储器单元阵列的方法。根据本发明的实施例，在衬底上形成多个有源区域。然后将绝缘层淀积在有源层上面，一部分绝缘层被去除以形成一维的槽并提供到有源区域的入口。然后在槽中形成与有源区域相接触的位线。

Description

无触点的闪存存储器阵列

发明领域

本发明主要涉及半导体工艺，具体地说涉及闪存存储器阵列。

背景

诸如晶体管之类的半导体器件可形成在硅基板上。例如，晶体管包括形成在硅基板中或硅基板上的源极、漏极和栅极。通过在硅中建立掺杂的区域可形成源极和漏极，而栅极可以是在淀积在基板上的多晶硅。可在基板和形成在基板中的晶体管的上面淀积绝缘层，以绝缘基板的有源区域。为了使半导体器件工作，要对晶体管的各个组件进行电连接。可去除绝缘层的某些部分以提供对下面的衬底和半导体器件的入口。

图1A-C示出了现有技术的闪存存储器单元阵列100。图1A示出了闪存存储器单元阵列100的俯视图。阵列100示出了典型的NOR闪存存储器单元阵列的部分。阵列100包括几个漏极触点102和几个源极触点104。触点102和104由诸如钨之类的导电材料构成。通过字线106连接晶体管的栅极，通过位线108连接晶体管的漏极。为了编程或擦除特定的单元，可沿适合的字线和位线发送信号。例如，为了编程或擦除连接到触点102a的存储器单元，通过位线108a和通过字线106a发送脉冲，字线106a通过经由源极触点104a和源极带108d的公共源极轨被耦合。

图1B示出了阵列100的横截面视图。如在图1B中所看到的那样，字线106连接存储器单元所需要的控制栅极，并且位于浮置栅极110的上面。在栅极之间存在着诸如氧化物/氮化物/氧化物(ONO)电介质层之类的多晶硅之间的氧化物层以提供绝缘，在衬底112和浮置栅极110之间存在着隧道氧化物。图1c示出了阵列100的另一横截面图。层108通常为刻蚀的铝金属图案或使用大马士革工艺的填充铜的沟槽。绝缘沟槽114穿过衬底112且在衬底112中分隔扩散区域116。

使用自对准接触(SAC)工艺可形成触点102和104。该技术通常包括在栅极上面和栅极周围形成氮化硅(Si₃N₄)的绝缘屏蔽层。然后将另一层二氧化硅(SiO₂)绝缘层淀积在栅极和衬底上。然后构成孔的图案并刻蚀进入二氧化硅层，形成邻接氮化硅阻挡层的SAC阱，并暴露源极和漏极穴。然后将接触材料淀积在接触阱中，以形成和源极或漏极穴的电接触。

如同可从图1A看到的那样，触点102和104为矩形且开口的长度和宽度尺寸类似。为了形成矩形触点所需的开口，必须使用二维掩膜图案构成。但是，由于特征尺寸减小，精确地成像二维图案比较困难。图2A和2B示出了形成在层间电介质(ILD)中的开口。图2A示出了ILD 200的俯视图。图2B示出了ILD 200的横截面图。几个开口202形成在ILD 200中。开口200提供到衬底上半导体器件的入口，并且，随后将用导电材料来填充以建立触点。如同可以看到的那样，无意中已经建立了在多个开口202之间的凹入部分204。线206示出了开口202预期的形状。小的特征尺寸可导致不能准确地成像二维掩膜。

附图简述

图1A-C示出了现有技术的闪存存储器单元阵列。

图2A和2B示出了形成在层间电介质(ILD)中的开口的视图。

图3A-C示出了根据本发明实施例的无触点的闪存存储器单元阵列。

图4示出了用于形成无触点单元阵列的实施例。

图5A-5S示出了图4中所描述的工艺。

图6A-C示出了使用离轴照射方案成像光刻胶层。

详细描述

在此描述的是一种用于无触点的闪存存储器的方法和装置。在下面的描述中，陈述了许多特定细节。然而，应当理解的是，可以在没有这些特定细节的情况下实践实施例。例如，众所周知的等效材料可用来替代在此描述的那些材料，类似地，众所周知的等效技术可用来代替所揭示的特殊的半导体工艺技术。在其它情况下，没有详细示出众所周知的结构和技术，以便不会使对该描述的理解变得模糊。

根据本发明的实施例，闪存存储器单元阵列包括无触点的位线结构。根据本实施例，现有技术的触点和位线被采用一次处理所形成的集成结构取代。采用类似于形成自对准接触(SAS)结构的工艺，形成闪存存储器单元阵列，但是不是形成用于单个触点的二维开口再随后形成在触点上面的位线，而是形成一维的槽，以及将诸如适合的导电膜之类的塞淀积在该槽中。“一维”的槽的长度远大于其宽度，从而，该宽度与长度相比较是可忽略的。这样，“触点”和位线形成在一起，可使用一维成像形成在层间电介质(ILD)中的开口。一维成像允许比二维成像更小的特征尺寸，从而实现更加紧密的存储器单元密度。

图3A-3C示出了根据本发明实施例的无触点闪存存储器单元阵列。图3A示出了单元阵列300的俯视图，而图3B和3C示出了单元阵列300的横截面视图。图3B是沿着图3A中的线A 312的视图。图3C是沿着图3A中的线B 314的视图。位线302现在接触衬底304的有源区域。因此，位线302包含了前面使用的触点的功能。不须单独地形成位线和几个触点，它们可一起形成，从而减少了工艺步骤。因此，由于位线302包括以前的触点，所以阵列300是“无触点的”。由于位线302可形成在能够被成像为槽的开口中，可减小阵列300的特征尺寸，因为一维成像允许以较小的特征尺寸成像。控制栅极306、浮置栅极308以及绝缘沟槽类似于现有的闪存存储器单元阵列。位线308d是包括源极触点的源极带。

一维尺寸成像涉及使用在绝缘层中形成槽的光刻技术。该槽的长度远大于其宽度。例如，长度可以为该槽的宽度的20-1000倍或以上。在这种情况下，槽的宽度对于成像目的将是可以忽略的，因此，图案是一维的。在一个实施例中，位线302可具有100nm的宽度。两个“单元”之间的宽度可以近似为200nm。由于位线可具有1000或更多的单元，位线的长度可以为其宽度的几千倍。用这些尺寸，与二维孔相比较，用于位线的开口基本上是一维的线或槽。

图4示出了用于形成无触点单元阵列的实施例。图5A-5S示出了在图4中所描述的工艺。图5A-S中的大部分图使用了遵循图3A中的线A 312的透视图。例外情况将会被注明。工艺400在框402中开始。在框404中，在衬垫504上面淀积了第一多晶硅层502。图5A示出了淀积在衬底504上面的第一多晶硅层502。位线302a与将要形成在衬底504中的漏极相接触。图5A示出了仿效要形成的位线302a的视图。衬底504可以是适合于形成半导体器件的单晶硅衬底。使用化学气相淀积(CVD)或其它适当的工艺将多晶硅层502淀积在基板504上面。将隧道氧化物506淀积在多晶硅层502和衬底504之间。隧道氧化物506可以是厚度大约为10nm的热淀积氧化物。多晶硅层502可以最终形成用于闪存存储器单元阵列500的几个浮置栅极。

在框406，将第二多晶硅层508淀积在第一多晶硅层502上面。图5B示出了淀积在第一多晶硅层502上面的第二多晶硅层508。有多晶硅之间的氧化物层510设置在两个多晶硅层502和508之间，以隔离这两个层。多晶硅之间的层510可以是氧化物/氮化物/氧化物(ONO)夹层。多晶硅之间的层510的厚度影响编程和擦除速度，典型的厚度大约为15nm。第二多晶硅层508可用来形成用于闪存存储器单元阵列500的控制栅极。

在框408，将硅化物512淀积在第二多晶硅层508的上面。图5C示出了淀积的硅化物512。通过在多晶硅层508上面淀积金属层，诸如钴、镍、钛等，可形成硅化物512。使用蒸发、溅射、化学气相淀积(CVD)等可淀积该金属。然后将该结构加热到600和1000℃的温度之间，并且该金属与多晶硅反应，形成硅化物512。硅化物512类似于在自对准触点(SAC)结构中使用的硅化物，其中它对准栅极叠层的顶部。硅化物512也可用来激活栅极叠层，并形成字线。

在框410，将氮化物刻蚀停止层(NESL)淀积在硅化物512上面。图5D示出了NESL 514。NESL 514被用来当随后刻蚀ILD时保护栅极叠层。如有需要，可在NESL 514之前淀积氮化物/氧化物/氮化物夹层以增加在栅极叠层上方的氮化物514的高度。

在框412，淀积光刻胶层516并构成图案。图5E示出了构成图案的光刻胶层516。采用自旋(spin-on)淀积法等可淀积光刻胶层516。然后通过掩膜将层516在紫外(UV)光下曝光。如果使用正光刻胶，可显影并然后去除已曝光的光刻胶，只留下被掩蔽的光刻胶。该工艺被称为光刻。光刻胶层516限定了栅极叠层。

在光刻胶层构成图案之后，在框414建立了栅极叠层518。图5F示出了几个栅极叠层518。等离子体或其它适当的刻蚀可用来除去没有在光刻胶层516之下的多晶硅层502和508的部分。可选择用比除去光刻胶快得多的速率除去多晶硅的刻蚀。剩余的多晶硅层502和508形成栅极叠层518。尽管可选择任何适合的尺寸，每一栅极叠层518通常具有100-200μm的特征宽度。每一栅极叠层518包括用于单个闪存存储器单元的控制栅极和浮置栅极。如同在这里可以看到的那样，在每一栅极叠层518a-d中的控制栅极分别与图3A中的字线306a-d相耦合。

在框416，将端部520a、c和e注入在衬底504中，以允许栅极518与后来将要形成的漏极区域更接近。图5G示出了注入的端部520。端部520被注入到将要形成源极区域和栅极区域的延伸部的有源区域。相同的工艺形成随后要被氮化物隔离片覆盖的源极区域520b和520d。使用类似在此描述的技术可形成源极触点，但是，可将源极触点定位在沿着源极带302d的不同列。使用诸如离子注入的传统半导体工艺将所需类型(p或n)的导电离子注入所需区域以形成端部520。端部520将成为漏极区域的延伸部，并通常要比那些区域浅。现在注入端部520，以提供栅极叠层518到漏极区域的入口，漏极区域将在形成隔离片之后被注入。

在框418，用称为再氧化或“re-ox”的工艺氧化栅极叠层518的边缘。该再氧化工艺在栅极叠层518的边缘形成了再氧化的多晶硅侧壁。使用众所周知的热氧化工艺可进行该再氧化。

在框420，形成氮化物隔离片522。图5H示出了氮化物隔离片522。氮化物隔离片522将被用来使位线与衬底504的有源区域对准。当在栅极叠层518上面刻蚀淀积的ILD时，氮化物隔离片522也可保护栅极叠层518。通过将氮化硅层淀积在阵列500上面以及使用各向异性刻蚀以去除没有形成隔离片522的该层的部分，可形成氮化物隔离片522。

在框422，在衬底504中形成漏极区域。采用诸如离子注入等传统半导体工艺操作可形成漏极区域324，此时在阵列500的其它地方也可形成其它源极区域。通过将注入硼之类的杂质注入衬底504，离子注入形成漏极区域524。图5I示出了形成在衬底504中的漏极区域524。在它被淀积之后，位线将与漏极区域524接触并相通。在一个实施例中，例如区域524a、524b和524c是漏极区域，而前面在多个栅极叠层518之间形成的狭窄区域520b和520d是源极区域。从而，源极区域520b、520d和漏极区域524被多于一个的栅极叠层518所共用。

用类似于在此描述的用于位线的无触点方式，可形成用来接触在衬底504中的源极区域的源极带302d。此外，可在同一时间形成几条位线和源极带308d。

在框326，使用快速热退火(RTA)工艺对阵列500进行退火。RTA工艺电激活了用来形成漏极区域524的注入杂质，以及消除了由注入所引起的损害。RTA工艺使用高强度灯以将衬底504在非常短的时间内加热到所需温度(例如，950-1050℃)。也可采用其它工艺，诸如快速热氧化(RTO)或快速热氮化(RTN)。

在框426，在阵列500上面淀积了第一层间电介质(ILD)526。图5J示出了已淀积的ILD 526。第一ILD 526可以是二氧化硅(SiO₂)或诸如具有低介电常数的另一种适当的绝缘层(低k电介质层)。可采用自旋或其它适当的淀积工艺来淀积第一ILD 526。在淀积第一ILD 526之后，它被平整以建立光滑和水平的顶面。可采用化学机械抛光(CMP)工艺来平整ILD526。CMP工艺包括在将化学浆液引入到ILD 526表面上的同时物理抛光淀积的ILD层526。平整处理形成可在上面淀积其它层的光滑表面。也可采用平整ILD 526的其它方法。

在框428，在阵列400上面淀积光刻胶层528。图5K、5L和5M从不同的角度显示了光刻胶层528。图5K和5L采用横截面视图示出了构成图案的光刻胶层528，而图5M采用俯视图示出了构成图案的光刻胶层。图5L示出了沿着图3A的线C 316的视图。如同可以看到的那样，栅极叠层518a、518e和518f分别沿着单独的位线302a、302b和302c对准。光刻胶528可采用如上所述的光刻来淀积，并且构成图案以保护要保留的ILD 526的区域。要在栅极叠层518上方的区域除去ILD 526。如同可以看到的那样，光刻胶层528在其中具有槽图案。槽是一维图形，相比二维图形，其印刷要容易得多且更小。该槽图案沿着位线的长度远大于其宽度，它的宽度近似于栅极宽度。例如，位线可以是200μm长，而栅极为100nm宽，所以槽的长度是宽度的200,000倍。

槽图案沿着位线的长度远大于其宽度，这使得它实际是一维的。当尺寸减小时，成像当前使用的二维正方形触点更难。由于与“触点”一起形成位线，在此使用的一维槽允许较小的尺寸，并减少了所需工艺的步骤。如上所述，槽图案涉及形成非常长的槽的图案，由于其长度远大于宽度，该非常长的槽基本上是一维的。使用一次处理可形成组合的触点/位线。在另一实施例中，如果需要或是期望的，对于其它触点可采用二维图案构成。

如同可以在图5L中看到的那样，在栅极叠层518上方的ILD 526可足够厚，使得有充分的空间形成位线，以运送所需电流。就在栅极叠层518上面的ILD 526将被去除以容纳位线。图5M示出了阵列500的俯视图，类似于图3中示出的阵列300的部分。如在此所示的那样，栅极叠层518a-d沿着位线302a，栅极叠层518e和518g-t沿着位线302b。如同可以看到的那样，光刻胶528在栅极叠层518上方被除去。要理解的是，图5M只示出了整个存储器阵列的一小部分，在每一位线下方可以有数百、数千或任何所需数量的栅极叠层。

在一个实施例中，使用离轴印刷方案可构成光刻胶528的图案。图6A-C示出了使用离轴照射方案成像光刻胶层528。使用多种不同的技术可印刷光刻胶层528。最简单的技术包括使用单个UV光源透过掩膜以印刷未覆盖的光刻胶区域528。但是，偶极光源可提供更好的效果。图6A示出了偶极光源头600。头600包括两个单独的光源602和604。在透过掩膜照射时，光源602和604可衍射，衍射光可干涉，提供边缘清晰的成像。

图6B示出了标准的照射方案。通过把光通过诸如圆形的单个孔径开口以法线入射直接照射在掩膜612的上面，来实现标准的照射方案610。光线614入射透过掩膜612，并透过掩膜612中的开口衍射。采用本发明的实施例，掩膜的开口是一些很长的一维槽。衍射光616成像到光刻胶528上。如所示的那样，示出了三个不同级的衍射光，-1级616a、0级616b和+1级616c入射在光刻胶528上。这三个级可建立不需要的干涉图案。作为代替，离轴技术可用来改善成像。

图6C示出了离轴印刷技术。离轴印刷技术可用不同于直接从上面入射的角度使光614透过掩膜612入射。如同可以看到的那样，由于级616a的角度太大，-1级616a将不会到达光刻胶528。只剩0616b和+616c级干涉及相互作用以提供边缘清晰的图像。要理解的是，这些成像技术可被用于在本公开中所提到的任何光刻工艺。还要理解的是，不一定要使用离轴印刷方案，在某些实施例中，根据特定应用的要求有可能需要使用直接印刷或其它印刷技术。

在框430，刻蚀ILD 526。图5N示出了已刻蚀的ILD 526。可通过适当选择干法刻蚀化学反应来刻蚀ILD 526。选择刻蚀条件，使得以低于刻蚀ILD 526的速率来刻蚀隔离片522和NESL 514，由此，在不影响栅极叠层518的情况下可去除不需要的ILD 526的部分。同样，光刻胶层528防止刻蚀剂刻蚀没有覆盖栅极叠层518的ILD 526的部分。

在框432中，将导电材料淀积在通过框430的刻蚀所建立的沟槽中。由诸如钨的材料构成的导电塞可淀积在开口530中。图50示出了形成位线532的淀积的导电塞。位线532可以是使用CVD或其它适当的淀积技术所淀积的塞。在淀积后，使用CMP等可对位线532进行平整和抛光，以提供可在上面形成其它层的光滑表面。位线532a执行与以前的触点和位线所从事的相同功能，但是位线532a是以单个步骤来形成，而在ILD 526中的开口530可采用当前可利用的成像技术用较小的特征尺寸形成，因为槽是一维而非二维成像。位线532a与漏极区域524接触。与连接栅极叠层518的控制栅极部分的字线一起工作，闪存存储器单元阵列可访问任何所需的单元。

图5P示出了形成在存储器阵列上的位线的横截面视图。位线532a、532b和532c对应于图3A中的位线302a、b和c。图5P是对应于图3A中线C 316的视图。如同可以看到的那样，已经形成了充分厚的位线532。同样如可以看到的那样，ILD 526的顶部可支配位线532的高度。例如，在抛光淀积的材料时，它可以被抛光回到ILD 526的顶部。这将使位线彼此隔离，允许它们独立地工作。

在框434，将氮化物刻蚀停止层(NESL)淀积在位线532的上面。图5Q示出了NESL 534。当刻蚀淀积在NESL 534上的ILD时，NESL 534被用来保护位线532。在框436，第二ILD 534淀积在NESL 534上面。图5R示出了第二ILD 536。如上面提到的那样，ILD 536可以是SiO₂或可使用普通半导体工艺技术来淀积的其它适当电介质。第二ILD 534也可通过使用CMP等来平整。

在框438，刻蚀第二ILD 536，并将金属层538淀积在单元阵列500上。图5S示出了金属层538。金属层538被用来提供与位线532、以及漏极区域524和阵列中的存储器单元的外部电连通。类似于上面的工艺，使用光刻和刻蚀工艺去除一部分ILD 536，可淀积金属层538。金属层538可以是铜、铝等，并可使用诸如CVD、PVD等的已知技术来淀积。

在框440，在单元阵列500上面形成金属镶嵌。金属镶嵌可提供一系列的互连以和金属层538连接。金属镶嵌允许单元阵列500与诸如其它电路的外部设备相连接。镶嵌工艺通常包括淀积ILD、去除ILD的部分以形成开口以及在该开口中淀积导电材料以建立一系列互连和通路。

要理解的是，尽管在此描述的特定实施例涉及闪存存储器单元阵列，这些实施例也可以用在其它半导体结构上。例如，其它存储器，诸如动态随机访问存储器(DRAM)具有类似的结构并可从这样的技术中获益。此外，尽管主要讨论了位线和漏极区域，要理解的是，这些技术可用在整个阵列上面，包括源极带和源极区域。

参照特定的示例性实施例已经描述了本发明。然而，对那些从本公开受益的人将是明显的，在不背离本发明更宽泛的精神和范围的情况下，可对这些实施例做出各种修改和变化。因此，说明书和附图应被认为是示例性的而非限制。

Claims (22)

1.一种方法，包括：

在衬底上形成多个有源区域；

在所述有源区域上淀积绝缘层；

去除一部分所述绝缘层，以形成一维的槽并提供到所述有源区域的入口；以及

在所述槽中形成与所述有源区域相接触的位线。

2.如权利要求1所述的方法，其特征在于，所述有源区域包括源极和漏极(S/D)区域。

3.如权利要求1所述的方法，其特征在于，所述去除还包括：

在所述绝缘层上面淀积光刻胶层；

使用一维的掩膜对光刻胶构成图案和曝光，并去除光刻胶已经显影的部分；以及

刻蚀所述绝缘层。

4.如权利要求3所述的方法，其特征在于，所述对光刻胶构成图案包括使用离轴照射方案。

5.如权利要求1所述的方法，其特征在于，所述绝缘层是层间电介质(ILD)。

6.如权利要求5所述的方法，其特征在于，所述ILD是二氧化硅(SiO₂)。

7.如权利要求1所述的方法，其特征在于，还包括：

在耦合到所述有源区域的衬底上形成多个栅极叠层；

其中淀积所述绝缘层包括在所述栅极叠层上面淀积所述绝缘层；

其中去除一部分所述绝缘层包括已暴露的所述栅极叠层。

8.如权利要求7所述的方法，其特征在于，形成多个所述栅极叠层包括形成与所述栅极叠层相邻的隔离片。

9.如权利要求8所述的方法，其特征在于，所述隔离片是氮化物隔离片。

10.如权利要求1所述的方法，其特征在于，形成所述位线包括在所述槽中淀积导电材料，并对所述导电材料进行抛光。

11.如权利要求1所述的方法，其特征在于，所述槽的宽度与槽的长度相比可以忽略。

12.一种闪存存储器单元，包括：

形成在衬底上的多个栅极叠层和形成在所述衬底中的多个有源区域；

淀积在所述栅极叠层和所述有源区域上面的层间电介质(ILD)；

在ILD中构成图案以提供至所述有源区域入口的一维槽；以及

形成在所述槽中和所述有源区域接触的位线。

13.如权利要求12所述的闪存存储器单元，其特征在于，所述位线包括钨塞。

14.如权利要求12所述的闪存存储器单元，其特征在于，所述闪存存储器单元是NOR存储器单元。

15.如权利要求12所述的闪存存储器单元，其特征在于，还包括：

多个与所述栅极叠层相邻的氮化物隔离片。

16.如权利要求12所述的闪存存储器单元，其特征在于，所述栅极叠层包括控制栅极和浮置栅极。

17.如权利要求16所述的闪存存储器单元，其特征在于，还包括控制所述控制栅极的字线。

18.一种方法，包括：

提供硅衬底；

在所述衬底上形成多个栅极叠层；

在所述衬底中注入源极和漏极(S/D)延伸部；

形成与所述栅极叠层相邻的氮化物隔离片；

在所述衬底中注入多个S/D区域；

在所述衬底上面淀积层间电介质(ILD)；

除去一部分ILD以形成一维的槽并暴露所述栅极叠层；以及

在所述槽中淀积导电材料以接触S/D区域和形成位线。

19.如权利要求18所述的方法，其特征在于，所述去除一部分ILD还包括：

在所述ILD上面淀积光刻胶层；

使所述光刻胶层曝光于透过掩膜的紫外(UV)光；

去除已曝光部分的光刻胶；以及

刻蚀ILD。

20.如权利要求19所述的方法，其特征在于，所述使所述光刻胶层曝光包括使用离轴印刷方案。

21.如权利要求20所述的方法，其特征在于，所述离轴印刷方案包括使用双极光源。

22.如权利要求18所述的方法，其特征在于，在所述槽中淀积导电材料还包括：

在所述槽中淀积钨塞；以及

对所述钨塞进行抛光。

Images