KR100570063B1 - 반도체 소자의 스토리지노드콘택홀 형성 방법 - Google Patents

반도체 소자의 스토리지노드콘택홀 형성 방법 Download PDF

Info

Publication number
KR100570063B1
KR100570063B1 KR1020030076536A KR20030076536A KR100570063B1 KR 100570063 B1 KR100570063 B1 KR 100570063B1 KR 1020030076536 A KR1020030076536 A KR 1020030076536A KR 20030076536 A KR20030076536 A KR 20030076536A KR 100570063 B1 KR100570063 B1 KR 100570063B1
Authority
KR
South Korea
Prior art keywords
storage node
node contact
hard mask
forming
mask
Prior art date
Application number
KR1020030076536A
Other languages
English (en)
Other versions
KR20050041388A (ko
Inventor
최익수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030076536A priority Critical patent/KR100570063B1/ko
Publication of KR20050041388A publication Critical patent/KR20050041388A/ko
Application granted granted Critical
Publication of KR100570063B1 publication Critical patent/KR100570063B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 포토공정의 패터닝에서 유리한 홀크기를 키운면서도 요구되는 크기의 콘택홀을 형성할 수 있는 반도체 소자의 스토리지노드콘택홀 형성 방법을 제공하기 위한 것으로, 본 발명은 비트라인이 형성된 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막 상부에 하드마스크를 형성하는 단계, 상기 하드마스크 상에 스토리지노드콘택마스크를 형성하는 단계, 상기 스토리지노드콘택마스크를 이용하여 상기 하드마스크를 홀을 갖는 패턴으로 식각하는 단계, 상기 스토리지노드콘택마스크를 제거하는 단계, 상기 하드마스크의 홀의 측벽에 스페이서를 형성하는 단계, 및 상기 스페이서 및 하드마스크를 식각배리어로 상기 층간절연막을 식각하여 상기 비트라인 사이를 관통하여 상기 반도체 기판을 오픈시키는 스토리지노드콘택홀을 형성하는 단계를 포함한다.
스토리지노드콘택홀, 하드마스크, 숏트, 오픈불량, 식각배리어, 질화막

Description

반도체 소자의 스토리지노드콘택홀 형성 방법{METHOD FOR FORMING STORAGENODE CONTACT HOLE IN SEMICONDUCTOR DEVICE}
도 1은 종래 기술에 따른 반도체 소자의 스토리지노드콘택홀을 도시한 평면도,
도 2는 종래 기술에 따른 스토리지노드콘택홀 형성시 비트라인과의 숏트가 발생됨을 나타낸 도면,
도 3a 내지 도 3c는 본 발명의 제1실시예에 따른 반도체 소자의 스토리지노드콘택홀 형성 방법을 도시한 공정 단면도,
도 4a 내지 도 4c는 본 발명의 제2실시예에 따른 반도체 소자의 스토리지노드콘택홀 형성 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 제1층간절연막
23 : 랜딩플러그콘택 24 : 제2층간절연막
25 : 텅스텐비트라인 26 : 비트라인하드마스크질화막
27 : 제3층간절연막 28 : 하드마스크
29 : 스토리지노드콘택마스크 31 : 스페이서
33 : 스토리지노드콘택홀
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 스토리지노드콘택홀 형성 방법에 관한 것이다.
일반적으로 반도체 소자 제조 공정시 스토리지노드콘택(SNC)이 형성되는 스토리지노드콘택홀(Storage node contact hole)은 타원형의 홀 형태(Hole type)로 패터닝한다.
도 1은 종래 기술에 따른 반도체 소자의 스토리지노드콘택홀을 도시한 평면도이다.
도 1에 도시된 바와 같이, 스토리지노드콘택홀은 단축(x)과 장축(y)을 갖는 타원형태의 홀이다.
그러나, 도 1과 같은 종래 기술의 스토리지노드콘택홀은 타원형의 미세 패터닝을 구현하는데 어려움이 있다. 즉, 단축 홀의 크기에 민감하여 홀크기가 조금만 작아도 콘택홀이 오픈되지 않는 문제가 발생된다. 이는 스토리지노드콘택마스크 상태에서 포토공정 마진 부족에 의해 콘택홀이 오픈되지 않는 부분이 존재하는 것이다.
따라서, 포토공정의 패터닝 마진을 확보하기 위해서는 홀크기를 일정 크기 이상으로 증가시켜야만 하나, 이 경우 하부의 비트라인과의 오버랩(overlap) 마진이 작아지게 되어 스토리지노드콘택과 비트라인간에 숏트가 발생하고, 이는 자기정렬콘택 페일[SAC(Self Aligned Contact) Fail)을 유발시킨다(도 2 참조).
도 2는 종래 기술에 따른 스토리지노드콘택홀 형성시 비트라인과의 숏트가 발생됨을 나타낸 도면이다.
도 2를 참조하면, 반도체 기판(11) 상부에 제1층간절연막(12)에 의해 서로 절연되는 랜딩플러그콘택(13)을 형성한 후, 제1층간절연막(12) 및 랜딩플러그콘택(13) 상부에 제2층간절연막(14)을 형성한다. 그리고 나서, 제2층간절연막(14) 상에 텅스텐비트라인(15)과 하드마스크질화막(16)의 순서로 적층된 비트라인패턴을 형성하고, 비트라인패턴 사이를 충분히 채우는 두께로 전면에 제3층간절연막(17)을 증착한다. 다음에, 제3층간절연막(17)을 자기정렬콘택(SAC) 식각하여 비트라인패턴 사이의 랜딩플러그콘택(13)을 오픈시키는 스토리지노드콘택홀(18)을 형성한다.
위와 같은 스토리지노드콘택홀(18) 형성시에 스토리지노드콘택마스크의 크기를 크게 하면, 비트라인패턴의 하드마스크질화막(16) 식각손실이 불가피하여 텅스텐비트라인(15)이 노출되고(19), 이는 스토리지노드콘택홀(18)에 형성되는 스토리지노드콘택과 텅스텐비트라인(15)간 숏트를 유발한다.
전술한 바와 같은 이유로 인해 스토리지노드콘택홀의 크기를 무한정 증가시킬 수 없다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 포토공정의 패터닝에서 유리한 홀크기를 키운면서도 요구되는 크기의 콘택홀을 형성할 수 있는 반도체 소자의 스토리지노드콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 스토리지노드콘택홀 형성 방법은 비트라인이 형성된 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막 상부에 하드마스크를 형성하는 단계, 상기 하드마스크 상에 스토리지노드콘택마스크를 형성하는 단계, 상기 스토리지노드콘택마스크를 이용하여 상기 하드마스크를 홀을 갖는 패턴으로 식각하는 단계, 상기 스토리지노드콘택마스크를 제거하는 단계, 상기 하드마스크의 홀의 측벽에 스페이서를 형성하는 단계, 및 상기 스페이서 및 하드마스크를 식각배리어로 상기 층간절연막을 식각하여 상기 비트라인 사이를 관통하여 상기 반도체 기판을 오픈시키는 스토리지노드콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 하드마스크와 상기 스페이서는, 저압화학기상증착법으로 증착한 질화막, 플라즈마화학기상증착법으로 증착한 질화막, 텅스텐, 폴리실리콘막, 티타늄막, 티타늄나이트라이드막, 알루미늄막, 백금막 또는 구리막으로 형성하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3c는 본 발명의 제1실시예에 따른 반도체 소자의 스토리지노드콘택홀 형성 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 워드라인 및 소스/드레인(도시 생략)이 형성된 반도체 기판(21) 상부에 제1층간절연막(22)에 의해 서로 절연되는 랜딩플러그콘택(23)을 형성한다. 여기서, 랜딩플러그콘택(23)은 폴리실리콘막으로 형성하며, 반도체 기판(21)에 형성된 트랜지스터의 소스/드레인에 연결될 수 있다.
다음으로, 제1층간절연막(22) 및 랜딩플러그콘택(23) 상부에 제2층간절연막(24)을 형성한 후, 제2층간절연막(24) 상에 텅스텐비트라인(25)과 비트라인하드마스크질화막(26)의 순서로 적층된 비트라인패턴을 형성한다.
다음에, 비트라인패턴 사이를 충분히 채울때까지 반도체 기판(21)의 전면에 제3층간절연막(27)을 증착한 후 화학적기계적연마(Chemical Mechanical Polishing; CMP) 또는 전면식각(Etch back)을 통해 평탄화시킨다.
다음으로, 제3층간절연막(27) 상에 하드마스크(28)를 증착한다. 여기서, 하드마스크(28)는 후속 스토리지노드콘택홀 형성시 식각배리어로 작용하는 것으로, 저압화학기상증착법(LPCVD)으로 증착한 질화막, 플라즈마화학기상증착법(PECVD)으로 증착한 질화막, 텅스텐(W), 폴리실리콘막, 티타늄막(Ti), 티타늄나이트라이드막(TiN), 알루미늄막(Al), 백금막(Pt) 또는 구리막(Cu)을 사용한다.
다음에, 하드마스크(28) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 스토리지노드콘택마스크(29)를 형성한다. 이때, 스토리지노드콘택마스크(29)는 포토공정의 패터닝 관점에서 유리한 정도의 홀크기를 갖도록 마스크 작업을 진행한 것으로, 홀의 형태는 원형 또는 타원형 형태이다.
다음에, 스토리지노드콘택마스크(29)를 식각마스크로 하드마스크(28)를 식각하여 제1홀(30)을 형성한다. 여기서, 하드마스크(28) 식각은 하드마스크(28) 아래의 제3층간절연막(27) 손실 기준 3000Å 타겟 식각을 실시한다.
도 3b에 도시된 바와 같이, 스토리지노드콘택마스크(29)를 제거한 후에, 하드마스크(28)에 형성된 제1홀(30)의 측벽에 스페이서(31)를 형성한다.
이때, 스페이서(31)는 제1홀(30)을 포함한 하드마스크(28) 상에 스페이서 물질을 증착한 후 에치백하여 형성한다. 여기서, 스페이서 물질은 저압화학기상증착법(LPCVD)으로 증착한 질화막, 플라즈마화학기상증착법(PECVD)으로 증착한 질화막, 텅스텐(W), 폴리실리콘막, 티타늄막(Ti), 티타늄나이트라이드막(TiN), 알루미늄막(Al), 백금막(Pt) 또는 구리막(Cu)을 사용한다. 그리고, 스페이서 물질은 최종 형성하고자 하는 스토리지노드콘택홀 크기 기준으로 단차피복성(step coverage)을 고려하여 증착한다.
위와 같은 스페이서(31) 형성후에 제1홀(30)보다 CD(Critical Dimension)가 작은 제2홀(32)이 형성된다.
도 3c에 도시된 바와 같이, 스페이서(31) 및 하드마스크(28)를 식각배리어로 자기정렬콘택(SAC) 식각 공정을 진행하여 스토리지노드콘택홀(33)을 형성한다.
이때, 스페이서(31) 및 하드마스크(28)는 자기정렬콘택 식각 공정시 식각되는 제3층간절연막(27) 및 제2층간절연막(24)에 대해 선택비를 가지므로 식각배리어역할을 충분히 수행한다.
위와 같은 일련의 자기정렬콘택 식각 공정후에 스토리지노드콘택홀(33)은 스페이서(31)에 의해 미세한 CD를 갖는다.
도 4a 내지 도 4c는 본 발명의 제2실시예에 따른 반도체 소자의 스토리지노드콘택홀 형성 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 워드라인 및 소스/드레인(도시 생략)이 형성된 반도체 기판(41) 상부에 제1층간절연막(42)에 의해 서로 절연되는 랜딩플러그콘택(43)을 형성한다. 여기서, 랜딩플러그콘택(43)은 폴리실리콘막으로 형성하며, 반도체 기판(41)에 형성된 트랜지스터의 소스/드레인에 연결될 수 있다.
다음으로, 제1층간절연막(42) 및 랜딩플러그콘택(43) 상부에 제2층간절연막(44)을 형성한 후, 제2층간절연막(44) 상에 텅스텐비트라인(45)과 비트라인하드마스크질화막(46)의 순서로 적층된 비트라인패턴을 형성한다.
다음에, 비트라인패턴 사이를 충분히 채울때까지 반도체 기판(41)의 전면에 제3층간절연막(47)을 증착한 후 화학적기계적연마(Chemical Mechanical Polishing; CMP) 또는 전면식각(Etch back)을 통해 평탄화시킨다.
다음으로, 제3층간절연막(47) 상에 하드마스크(48)를 증착한다. 여기서, 하드마스크(48)는 후속 스토리지노드콘택홀 형성시 식각배리어로 작용하는 것으로, 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; LPCVD)으로 증착한 질화막, 플라즈마화학기상증착법(Plasma Enhanced CVD; PECVD)으로 증착한 질화막, 텅스텐(W), 폴리실리콘막, 티타늄막(Ti), 티타늄나이트라이드막(TiN), 알루미늄막(Al), 백금막(Pt) 또는 구리막(Cu)을 사용한다.
다음에, 하드마스크(48) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 스토리지노드콘택마스크(49)를 형성한다. 이때, 스토리지노드콘택마스크(49)는 포토공정의 패터닝 관점에서 유리한 정도의 크기를 갖도록 마스크 작업을 진행한 것으로, 원형 또는 타원형 형태이다.
다음에, 스토리지노드콘택마스크(49)를 식각마스크로 하드마스크(48)를 식각하여 홈(50)을 형성한다. 여기서, 하드마스크(48) 식각은 제3층간절연막(47) 위에 일정 두께만큼 잔류하는 타겟으로 실시한다.
도 4b에 도시된 바와 같이, 스토리지노드콘택마스크(49)를 제거한 후에, 하드마스크(48)에 형성된 홈(50)의 측벽에 스페이서(51)를 형성한다.
이때, 스페이서(51)는 홈(50)을 포함한 하드마스크(48) 상에 스페이서 물질을 증착한 후 에치백하여 형성하며, 스페이서(51) 형성시 잔류하고 있던 홈(50) 바닥의 하드마스크(48)가 동시에 에치백되어 제3층간절연막(47)이 드러난다. 여기서, 스페이서 물질은 저압화학기상증착법(LPCVD)으로 증착한 질화막, 플라즈마화학기상증착법(PECVD)으로 증착한 질화막, 텅스텐(W), 폴리실리콘막, 티타늄막(Ti), 티타늄나이트라이드막(TiN), 알루미늄막(Al), 백금막(Pt) 또는 구리막(Cu)을 사용한다. 그리고, 스페이서 물질은 최종 형성하고자 하는 스토리지노드콘택홀 크기 기준으로 단차피복성(step coverage)을 고려하여 증착한다.
위와 같은 스페이서(51) 형성후에 홈(50)보다 CD(Critical Dimension)가 작은 홀(52)이 형성된다.
도 4c에 도시된 바와 같이, 스페이서(51) 및 하드마스크(58)를 식각배리어로 자기정렬콘택(SAC) 식각 공정을 진행하여 스토리지노드콘택홀(53)을 형성한다.
이때, 스페이서(51) 및 하드마스크(48)는 자기정렬콘택 식각 공정시 식각되는 제3층간절연막(47) 및 제2층간절연막(44)에 대해 선택비를 가지므로 식각배리어역할을 충분히 수행한다.
위와 같은 일련의 자기정렬콘택 식각 공정후에 스토리지노드콘택홀(53)은 스페이서(51)에 의해 미세한 CD를 갖는다.
전술한 실시예에 따르면, 스토리지노드콘택마스크를 포토 패터닝 관점에서 유리한 홀크기를 키운 상태로 작업한 후에 하드마스크를 식각하므로 콘택홀오픈불량을 방지하고, 스페이서를 형성한 후에 최종적으로 원하는 미세한 크기의 스토리지노드콘택홀을 형성하므로 비트라인과의 숏트를 방지한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 스토리지노드콘택의 포토공정 마진 및 자기정렬콘택 마진 을 확보할 수 있어 소자의 신뢰성 향상 및 수율 향상을 구현할 수 있는 효과가 있다.

Claims (6)

  1. 비트라인이 형성된 반도체 기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막 상부에 하드마스크를 형성하는 단계;
    상기 하드마스크 상에 스토리지노드콘택마스크를 형성하는 단계;
    상기 스토리지노드콘택마스크를 이용하여 상기 하드마스크를 홀을 갖는 패턴으로 식각하는 단계;
    상기 스토리지노드콘택마스크를 제거하는 단계;
    상기 하드마스크의 홀의 측벽에 스페이서를 형성하는 단계; 및
    상기 스페이서 및 하드마스크를 식각배리어로 상기 층간절연막을 식각하여 상기 비트라인 사이를 관통하여 상기 반도체 기판을 오픈시키는 스토리지노드콘택홀을 형성하는 단계
    를 포함하는 반도체 소자의 스토리지노드콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 하드마스크를 홀을 갖는 패턴으로 식각하는 단계는,
    상기 층간절연막 위에 일정 두께가 잔류하도록 하는 타겟으로 상기 하드마스크를 부분 식각하며, 상기 잔류하는 일정 두께는 상기 스페이서 형성시 제거되는 것을 특징으로 하는 반도체 소자의 스토리지노드콘택홀 형성 방법.
  3. 제1항에 있어서,
    상기 하드마스크를 홀을 갖는 패턴으로 식각하는 단계는,
    상기 층간절연막이 일부분 손상되는 타겟으로 상기 하드마스크를 식각하여 오픈되는 홀 형태로 식각하는 것을 특징으로 하는 반도체 소자의 스토리지노드콘택홀 형성 방법.
  4. 제1항에 있어서,
    상기 스토리지노드콘택마스크는 원형 또는 타원형의 홀을 갖도록 형성하는 것을 특징으로 하는 반도체 소자의 스토리지노드콘택홀 형성 방법.
  5. 제1항에 있어서,
    상기 하드마스크는,
    저압화학기상증착법으로 증착한 질화막, 플라즈마화학기상증착법으로 증착한 질화막, 텅스텐, 폴리실리콘막, 티타늄막, 티타늄나이트라이드막, 알루미늄막, 백금막 또는 구리막으로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지노드콘택홀 형성 방법.
  6. 제1항에 있어서,
    상기 스페이서는,
    저압화학기상증착법으로 증착한 질화막, 플라즈마화학기상증착법으로 증착한 질화막, 텅스텐, 폴리실리콘막, 티타늄막, 티타늄나이트라이드막, 알루미늄막, 백금막 또는 구리막으로 형성하는 것을 특징으로 하는 반도체 소자의 스토리지노드콘택홀 형성 방법.
KR1020030076536A 2003-10-30 2003-10-30 반도체 소자의 스토리지노드콘택홀 형성 방법 KR100570063B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030076536A KR100570063B1 (ko) 2003-10-30 2003-10-30 반도체 소자의 스토리지노드콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076536A KR100570063B1 (ko) 2003-10-30 2003-10-30 반도체 소자의 스토리지노드콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20050041388A KR20050041388A (ko) 2005-05-04
KR100570063B1 true KR100570063B1 (ko) 2006-04-10

Family

ID=37242873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076536A KR100570063B1 (ko) 2003-10-30 2003-10-30 반도체 소자의 스토리지노드콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100570063B1 (ko)

Also Published As

Publication number Publication date
KR20050041388A (ko) 2005-05-04

Similar Documents

Publication Publication Date Title
KR100743651B1 (ko) 반도체 소자의 콘택 형성방법
KR100448719B1 (ko) 다마신공정을 이용한 반도체 장치 및 그의 제조방법
KR100334572B1 (ko) 반도체 장치의 자기정렬 콘택 형성 방법
KR20000042460A (ko) 반도체소자의 비트라인 콘택 형성방법
KR100505443B1 (ko) 반도체소자 제조방법
KR100570063B1 (ko) 반도체 소자의 스토리지노드콘택홀 형성 방법
KR20050013830A (ko) 반도체 소자의 제조 방법
KR20000051680A (ko) 반도체 메모리 장치의 비트 라인 형성 방법
KR100333539B1 (ko) 반도체소자의미세콘택홀형성방법
KR100734083B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100568395B1 (ko) 금속 콘택 플러그를 이용하는 반도체소자 제조방법
KR100487644B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100780659B1 (ko) 스토리지노드 콘택 플러그 형성방법
KR100942981B1 (ko) 반도체소자 제조 방법
KR20010058679A (ko) 자기정합 콘택을 갖는 반도체 메모리장치의 제조방법
KR20060055795A (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
KR100875659B1 (ko) 반도체 소자의 콘택 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR101061171B1 (ko) 반도체 소자의 제조방법
KR100506871B1 (ko) 글래스층을 이용한 스토리지 노드 형성 방법
KR20040024685A (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
KR100324330B1 (ko) 반도체소자의 콘택 형성방법
KR20030077366A (ko) 반도체 소자의 비트 라인 콘택홀 형성 방법
KR20050094118A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee