EP1425790A2 - Mittel und verfahren zur strukturierung eines substrates mit einer maske - Google Patents

Mittel und verfahren zur strukturierung eines substrates mit einer maske

Info

Publication number
EP1425790A2
EP1425790A2 EP01978136A EP01978136A EP1425790A2 EP 1425790 A2 EP1425790 A2 EP 1425790A2 EP 01978136 A EP01978136 A EP 01978136A EP 01978136 A EP01978136 A EP 01978136A EP 1425790 A2 EP1425790 A2 EP 1425790A2
Authority
EP
European Patent Office
Prior art keywords
layer
dielectric
mask
substrate
structuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01978136A
Other languages
English (en)
French (fr)
Inventor
Robert Kachel
Gerhard Franz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1425790A2 publication Critical patent/EP1425790A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes

Definitions

  • the invention relates to a means for structuring a substrate with a mask according to the preamble of claim 1 and a method according to the preamble of claim 5.
  • a substrate is processed with dry etching in many cases in order to produce these structures.
  • dry etching processes are e.g. Plasma etching, reactive ion etching or ion beam etching.
  • a plasma acts on the substrate, e.g. a wafer, one that is coated with an exposed photoresist (resist).
  • a structure e.g. a wafer, one that is coated with an exposed photoresist (resist).
  • photoresist exposed photoresist
  • the edges of the photoresist are as vertical as possible. If the order of magnitude of the structure to be etched is greater than the thickness of the photoresist, it occurs during the so-called post-beacon step or at the latest when structuring due to surface tension effects
  • a so-called 3-layer resist has been developed as a multi-layer mask, in which a so-called bottom resist is applied to the substrate.
  • the bottom resist is provided with a dielectric mask made of Si0 2 or Si 3 N 4 .
  • This mask can then be patterned 4/0 2 plasma in a CF eg.
  • it is necessary to apply a further photoresist layer to the dielectric layer hereinafter referred to as textured lacquer layer).
  • the “3-layer resist has a layering (from above) of structural lacquer, Si0 2 / Si 3 N 4 mask layer, bottom resist.
  • the underlying metal here platinum
  • the end point of the etching can only be detected spectroscopically when an etching has already taken place, ie L5 if platinum has already been sputtered.
  • Sputtering distributes the platinum on the substrate, which is undesirable. So-called “micro-masking” occurs in the subsequent etching step in the semiconductor.
  • the object of the present invention is to create a means for structuring a substrate with a mask and a method for structuring a substrate with a mask, in which undesired etching and sputtering of material of the substrate is avoided 5.
  • a mask has at least one layer with or from a dielectric which can be wet-structured and is resistant to dry etching prevents the substrate lying under the mask from being etched.
  • the dielectric has at least a proportion of Si0 2 , Si 3 N 4 , Al 2 0 3 , SiO x N ⁇ (silicon oxynitride) and / or Ti0 2 or entirely from one of these Substances. Layers with or from these substances can easily be deposited on substrates.
  • the layer with or from the dielectric has a thickness of 30 to 50 nm.
  • the layer with or from the dielectric is arranged below a bottom resist of a 3-layer resist, since particularly good flanks can be produced in a photoresist.
  • At least one layer of the mask is applied from a dielectric that can be wet-structured and from a dielectric that is resistant to dry etching.
  • the layer can have a dielectric or consist of it. An etching stop for the underlying substrate is thus efficiently implemented.
  • the layer of or with the dielectric is advantageously applied to the substrate before the application of a bottom resist layer of a 3-layer resist.
  • the layer is etched from or with the dielectric using wet chemistry.
  • phosphoric acid H 2 P0 4
  • hydrofluoric acid HF
  • ammonium-buffered HF HF / NH 4 F
  • Si-containing dielectrics Si-containing dielectrics.
  • the phosphoric acid is diluted 1: 1 with water and has a temperature of 70 ° C.
  • the layer made of or with the dielectric is used as an etching stop, in particular in an automated method.
  • FIG. 1 shows a schematic sectional view of a substrate with an embodiment of the structuring agent according to the invention
  • Fig. 4 EDX spectrum for a structure produced using a known method and using the method according to the invention.
  • the substrate 20 here is a semiconductor material (e.g. silicon or a III-V semiconductor) with a platinum layer. This is particularly inventive for the III-V semiconductors used in the field of optoelectronics
  • the structuring means here is a multi-layer mask 1, 2, 3, 4. Since this mask 1, 2, 3, 4 is made up of four layers, this is also called a quadro-level layer.
  • a layer 1 is made on the substrate 20 arranged a wet chemical structurable dielectric, wherein the selected dielectric is resistant to dry etching processes for the photoresist of an overlying layer.
  • Such a dielectric layer 1 can consist, for example, of Si0 2 , Si 3 N, SiO x N ⁇ , A1 2 0 3 and / or Ti0 2 or have portions of these substances.
  • etching that is used as an etch stop e.g. a noble metal (for example Au, Ag, Pt) or a refractory metal (for example Co, Mo, W, Ti on semiconductors) has the disadvantage that the material removed from this layer is deposited in the immediate vicinity with the formation of "micromasking" is very annoying for the subsequent etching, and layer 1 made of or with a dielectric which can be removed by wet chemistry avoids this undesirable effect.
  • a noble metal for example Au, Ag, Pt
  • a refractory metal for example Co, Mo, W, Ti on semiconductors
  • the method according to the invention for producing the structuring agent provides that this dielectric layer is applied before another layer of the multilayer mask layer is applied.
  • This agent according to the invention and the corresponding methods for producing this agent are suitable for setting the end point of an etching very precisely (to the nanometer).
  • the end point of an etching can only be determined inaccurately, since in order to detect the end point, the material underneath must be detectable in the plasma, ie removal must have already taken place.
  • the dielectric is also slightly removed, it can be removed quantitatively in the subsequent wet etching. The negative consequences of undesired ablation are shown in FIG. 3.
  • a known 3-layer resist mask 2, 3, 4 is arranged above the dielectric layer 1 in FIG. 1.
  • a bottom resist 2 with a relatively high layer thickness is structured by means of a dry etching process.
  • a mask layer 3 made of Si0 2 or Si 3 N 4 is provided.
  • Structural lacquer layer 4 in turn serves to structure the mask layer 3.
  • FIG. 2 shows a trace of an SEM image of such a 3-layer resist layer known per se.
  • substrate 20 has a platinum layer, on which an approximately 7.3 ⁇ m thick bottom resist 2 layer is arranged.
  • a very thin cover layer made of Si 3 N as a mask layer 3 is arranged above the bottom resist 2.
  • Fig. 3 shows a tracing of an SEM on which shows the structure shown in Fig. 2 after dry etching.
  • Platinum coating of the substrate 20 is sputtered on, so that this platinum is deposited on the flanks of the 3-layer mask 2, 3, 4. After the mask 2, 3, 4 has been removed, this sputtered platinum remains as a kind of “fence” 30.
  • the example of a platinum layer on a substrate shows how the exposed material forms an etching stop in a reactive etching process (here etching with oxygen), since it has no chemical affinity for the etching gas. But the material is removed by physical sputtering and deposited again.
  • a reactive etching process here etching with oxygen
  • the wet-chemical structurable dielectric layer 1 which is resistant to dry etching, is inserted as an additional etching stop layer.
  • This layer 1 can be removed by wet chemistry.
  • the agent according to the invention and the method according to the invention can thus be used for any type of structuring with etching stop but also with end point detection (accuracy not better than 1 nm). A speech position is avoided.
  • FIG. 4 shows an EDX spectrum (Energy Dispersive X-Ray Analysis) in which the signals of a structuring with a 3-level resist (curve A) and an inventive quadro-level mask (curve B) are shown.
  • the platinum peak of curve A shows (labeled Pt) that 1 platinum is present in a 3-layer mask without a dielectric layer according to the invention.
  • the quadro-level technique according to the invention i.e. with the electrical layer 1, no significant sputtering of platinum can be detected; there was no etching of the platinum layer on the substrate 20.
  • the dielectric layer 1 according to the invention can thus also be used for automatic control of the manufacturing process. Once portions of the dielectric layer the etching step is stopped. The traces of the dielectric are then removed in a subsequent wet etching.
  • the embodiment of the invention is not limited to the preferred exemplary embodiments specified above. Rather, a number of variants are conceivable which make use of the agent according to the invention and the method according to the invention even with fundamentally different types.

Abstract

Mittel und Verfahren zur Strukturierung eines Substrates mit einer mehrlagigen MaskeMittel und Verfahren zur Strukturierung eines Substrates mit einer mehrlagigen Maske (1, 2, 3, 4), dadurch gekennzeichnet, dass die Maske mindestens eine Schicht (1) aus einem naßstrukturierbaren und gegenüber einer Trockenätzung resistenten Dielektrikum aufweist. Damit wird ein unerwünschtes Anätzen des Substrates vermieden.

Description

Beschreibung
Mittel und Verfahren zur Strukturierung eines Substrates mit einer Maske
Die Erfindung betrifft ein Mittel zur Strukturierung eines Substrates mit einer Maske nach dem Oberbegriff des Anspruchs 1 und ein Verfahren nach dem Oberbegriff des Anspruchs 5.
Bei der Herstellung von Strukturen für die Mikroelektronik wird in vielen Fällen ein Substrat mit einer Trockenätzung bearbeitet, um diese Strukturen zu erzeugen. Typische Trockenätzverfahren sind z.B. Plasmaätzen, reaktives Ionenätzen oder Ionenstrahlätzen.
Bei diesen Verfahren wirkt ein Plasma auf das Substrat, z.B. einen Wafer, ein, der mit einem belichteten Photolack (Resist) beschichtet ist. Zur exakten Übertragung einer Struktur auf das Substrat ist es zur Erzielung guter Ätzergebnisse selbst bei hohen Gleichspannungspotentialen in der Plasmaanlage notwendig, dass die Kanten des Photolacks möglichst senkrecht sind. Ist die Größenordnung der zu ätzenden Struktur größer als die Dicke des Photolacks, kommt es während des sogenannten Postbakeschrittes oder spätestens beim Strukturieren wegen Oberflächenspannungseffekten zu
Verrundungen des Photolacks. Dies führt dazu, dass das unter dem Photolack liegende Material während der Strukturierung lateral ungenau geätzt wird.
Zur Vermeidung dieser Strukturungenauigkeiten ist ein sogenannter 3-Lagen-Resist als mehrlagige Maske entwickelt worden, bei dem ein sogenannter Bottom-Resist auf das Substrat aufgebracht wird. Darüber wird der Bottom-Resist mit einer dielektrischen Maske aus Si02 oder Si3N4 versehen. Diese Maske kann dann z.B. in einem CF4/02-Plasma strukturiert werden. Dazu ist es allerdings erforderlich, eine weitere Photolackschicht auf die dielektrische Schicht aufzubringen (im folgenden Strukturlackschicht genannt) . Somit weist der „ 3-Lagen-Resist eine Schichtung (von oben) aus Strukturlack, Si02/Si3N4 Maskenschicht , Bottom-Resist auf. Mit einem solchen 3 -Lagen-Maske sind senkrechte Photolack-Flanken von bis zu 5 7 μ erzeugt worden (siehe G. Franz, J. Vac . Sei. Technol . A16, 1542 (1998); G. Franz, F. Rinner; J. Vac. Sei. Technol. A17, 56 (1999))
Allerdings zeigte sich bei der Strukturierung von Metall-, .0 insbesondere von Platinschichten eines Substrates, dass bei der Strukturierung des Botto -Resists das darunterliegenden Metall (hier Platin) abgesputtert werden kann, denn der Endpunkt der Ätzung kann spektroskopisch erst dann erkannt werden, wenn bereits eine Anätzung stattgefunden hat, d.h. L5 wenn Platin bereits abgesputtert wurde. Durch das Absputtern wird das Platin auf dem Substrat verteilt, was unerwünscht ist. Es entsteht ein sogenanntes „Mikro-Masking" beim nachfolgenden Ätzschritt im Halbleiter.
10 Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Mittel zu Strukturierung eines Substrates mit einer Maske und ein Verfahren zur Strukturierung eines Substrates mit einer Maske zu schaffen, bei dem ein unerwünschtes Anätzen und ein Absputtern von Material des Substrates vermieden 5 wird.
Diese Aufgabe wird erfindungsgemäß durch ein Mittel mit den Merkmalen des Anspruchs 1 gelöst .
0 Dadurch, dass eine Maske mindestens eine Schicht mit oder aus einem naßstrukturierbaren und gegenüber einer Trockenätzung resistenten Dielektrikum aufweist, wird eine Anätzung des unter der Maske liegenden Substrat verhindert.
5 Dabei ist es vorteilhaft, wenn das Dielektrikum mindestens einen Anteil an Si02, Si3N4, Al203, SiOxNγ (Siliziumoxinitrid) und / oder Ti02 aufweist oder ganz aus einem dieser Substanzen besteht . Schichten mit oder aus diesen Substanzen lassen sich ohne weiteres auf Substraten abscheiden.
Dabei ist es vorteilhaft, wenn die Schicht mit oder aus dem Dielektrikum eine Dicke von 30 bis 50nm aufweist.
Besonders vorteilhaft ist es, wenn die Schicht mit oder aus dem Dielektrikum unterhalb eines Bottom-Resists eines 3-Lagen Resists angeordnet ist, da mit diesem besonders gute Flanken in einem Photolack erzeugbar sind.
Die Aufgabe wird auch durch ein Verfahren mit den Merkmalen des Anspruchs 5 gelöst .
Dadurch, dass mindestens eine Schicht der Maske aus einem naßstrukturierbaren und aus einem gegenüber Trockenätzen resistenten Dielektrikum aufgebracht wird. Die Schicht kann dabei ein Dielektrikum aufweisen oder aus ihm bestehen. Damit wird auf effiziente Weise ein Ätzstopp für das darunterliegenden Substrat verwirklicht.
Mit Vorteil wird die Schicht aus oder mit dem Dielektrikum vor dem Aufbringen einer Bottom-Resist Schicht eines 3 -Lagen- Resists auf das Substrat aufgebracht.
Vorteilhaft ist es auch, wenn nach der Strukturierung des Bottom-Resists mit einem Trockenätzverfahren, insbesondere einem RIE-Verfahren, die Schicht aus oder mit dem Dielektrikum naßchemisch geätzt wird.
Besonders effiziente naßchemische Ätzmittel für das Dielektrikum sind Phosphorsäure (H2P04) für gesputtertes A1203, Flußsäure (HF) oder ammongepufferte HF (HF/NH4F) für Si-haltige Dielektrika. Dabei ist es vorteilhaft, wenn die Phosphorsäure im Verhältnis 1:1 mit Wasser verdünnt ist und eine Temperatur von 70 °C aufweist. Bei einer weiteren vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens wird die Schicht aus oder mit dem Dielektrikum als Ätzstopp, insbesondere in einem automatisierten Verfahren verwendet .
Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnungen an mehreren Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittansicht eines Substrates mit einer Ausführungsform des erfindungsgemäßen Mittels zur Strukturierung;
Fig. 2 Strukturierungsergebnis mit einem bekannten 3-Lagen- Resist;
Fig. 3 Strukturierungsergebnis mit einem bekannten 3-Lagen- Resist nach Entfernung des Resists;
Fig. 4 EDX-Spektrum für eine mit einem bekannten Verfahren und eine mit dem erfindungsgemäßen Verfahren hergestellte Struktur.
In der nicht maßstäblichen, schematischen Fig. 1 ist ein Schnitt durch eine Ausgestaltung des erfindungsgemäßen
Mittels zur Strukturierung eines Substrates 20 dargestellt. Das Substrat 20 ist hier ein Halbleitermaterial (z.B. Silizium oder ein III-V-Halbleiter) mit einer Platin-Schicht. Gerade für die III-V Halbleiter, die im Bereich der Optoelektronik verwendet werden, sind das erfinderische
Mittel und die erfinderischen Verfahren geeignet .
Das Mittel zur Strukturierung ist hier eine mehrlagige Maske 1, 2, 3, 4. Da diese Masken 1, 2, 3, 4 aus vier Schichten aufgebaut ist, wird diese auch Quadro-Level-Schicht genannt.
Auf dem Substrat 20 ist erfindungsgemäß eine Schicht 1 aus einem naßchemisch strukturierbaren Dielektrikum angeordnet, wobei das gewählte Dielektrikum resistent gegenüber Trockenätzverfahren für den Photolack einer darüberllegenden Schicht ist.
Eine solche dielektrische Schicht 1 kann beispielsweise aus Si02, Si3N , SiOxNγ, A1203 und / oder Ti02 bestehen oder Anteile dieser Substanzen aufweisen.
Es ist diese dielektrische Schicht 1, die bei einer
Strukturierung darüberliegender Schichten 2, 3, 4 verhindert, dass das Substrat 20 angeätzt wird; sie wirkt als Ätzstopp. Jede Ätzung, die als Ätzstopp z.B. ein Edelmetall (z.B. Au, Ag, Pt) oder ein refraktäres Metall (z.B. Co, Mo, W, Ti auf Halbleiter) verwendet, hat den Nachteil, dass sich abgetragenen Material dieser Schicht in unmittelbarer Nähe unter Bildung des „Mikromasking" abscheidet. Dies ist für die anschließende Ätzung sehr störende. Die Schicht 1 aus oder mit einem Dielektrikum, das naßchemisch entfernbar ist, vermeidet diesen unerwünschten Effekt.
Das erfindungsgemäße Verfahren zur Herstellung des Mittels zur Strukturierung sieht vor, dass diese dielektrische Schicht vor dem Aufbringen einer anderen Schicht der mehrlagigen Maskenschicht aufgebracht wird.
Dieses erfindungsgemäße Mittel und die entsprechenden Verfahren zur Herstellung dieses Mittels sind geeignet, den Endpunkt einer Ätzung sehr genau (auf den Nanometer) einzustellen. Bei bekannten Verfahren kann der Endpunkt einer Ätzung nur ungenau bestimmt werden, da zum Nachweis des Endpunktes, das darunterliegende Material im Plasma nachweisbar sein muß, d.h. eine Abtragung muß bereits stattgefunden haben. Zwar wird auch das Dielektrikum schwach abgetragen, es ist jedoch bei der folgenden Naßätzung quantitativ entfernbar. Die negativen Folgen einer unerwünschten Abtragung sind in Fig. 3 dargestellt.
In Fig. 1 ist oberhalb der dielektrischen Schicht 1 eine an sich bekannte 3-Lagen-Resist Maske 2, 3, 4 angeordnet.
Ein Bottom-Resist 2 mit relativ hoher Schichtdicke (z.B. mehreren Mikrometer) wird, wie erwähnt, mittels eines Trockenätzverfahrens strukturiert. Dafür ist eine Maskenschicht 3 aus Si02 oder Si3N4 vorgesehen. Eine
Strukturlackschicht 4 dient wiederum der Strukturierung der Maskenschicht 3.
Fig. 2 zeigt eine Durchzeichnung einer REM-Aufnähme einer solchen an sich bekannten 3-Lagen-Resist Schichtung. Das
Substrat 20 weist hier eine Platinschicht auf, auf dem eine ca. 7,3 μm dicke Bottom-Resist 2 Schicht angeordnet ist.
Oberhalb des Bottom-Resist 2 ist eine sehr dünne Deckschicht aus Si3N als Maskenschicht 3 angeordnet.
Fig. 3 zeigt eine Durchzeichnung einer REM-Auf ähme, die die in Fig. 2 dargestellte Struktur nach dem Trockenätzen darstellt .
Beim Trockenätzen mit Sauerstoff wird die dünne
Platinbeschichtung des Substrates 20 angesputtert , so dass dieses Platin sich an den Flanken der 3 -Lagen Maske 2, 3, 4 anlagert. Nach der Entfernung der Maske 2, 3, 4 bleibt dieses abgesputterte Platin als eine Art „Zaun" 30 übrig.
Dabei können nicht unerhebliche Mengen Platin abgesputtert werden, da übliche Massenspektrometer Platin aufgrund seines hohen Atomgewichtes nicht gut nachweisen können. Auch wird Platin für den Nachweis mit anderen Verfahren nicht ausreichend in flüchtige Verbindungen überführt. Dies alles erschwert den Nachweis für einen Endpunkt des Ätzens. Bei der Abscheidung (Redeposition) des Materials (hier Platin) wird zwar keine zusammenhängende Schicht gebildet, wohl aber werden dadurch Punktmasken gebildet, die bei einem nachfolgenden Ätzschritt zur einer „Nadel- oder Grasbildung" führen.
Hier wird am Beispiel einer Platin-Schicht auf einem Substrat dargestellt, wie bei einem reaktiven Ätzprozeß (hier Ätzung mit Sauerstoff) das freiliegende Material einen Ätzstopp bildet, da es keinerlei chemische Affinität zum Ätzgas hat. Aber das Material wird durch physikalisches Sputtern abgetragen und wieder abgeschieden.
Um das zu verhindern, wird die naßchemisch strukturierbare, gegen Trockenätzen resistente dielektrische Schicht 1 als zusätzliche Ätzstop-Schicht eingefügt. Diese Schicht 1 ist naßchemisch entfernbar. Damit ist das erfindungsgemäße Mittel und das erfindungsgemäße Verfahren für jede Art einer Strukturierung mit Ätzstopp aber auch mit Endpunktdetektion (Genauigkeit nicht besser als 1 nm) verwendbar. Eine Redeposition wird vermieden.
Fig. 4 zeigt ein EDX-Spektrum (Energy Dispersive X-Ray Analysis) bei dem die Signale einer Strukturierung mit einem 3-Level-Resist (Kurve A) und einer erfindungsgemäßen Quadro- Level Maske (Kurve B) dargestellt sind. Der Platin-Peak der Kurve A zeigt (mit Pt gekennzeichnet) , dass bei einer 3- Lagen-Maske ohne erfindungsgemäße dielektrische Schicht 1 Platin präsent ist. Bei Verwendung der erfindungsgemäßen Quadro-Level Technik, d.h. mit dieelektrischer Schicht 1, lassen sich keine nennenswerten Absputterungen von Platin nachweisen; es hat kein Anätzen der Platinschicht auf dem Substrat 20 stattgefunden.
Damit kann die erfindungsgemäße dielektrische Schicht 1 auch zu einer automatischen Regelung des Herstellungsprozesses verwendet werden. Sobald Anteile der dielektrischen Schicht nachweisbar sind, wird der Ätzschritt gestoppt. In einer nachfolgenden Naßätzung werden dann die Spuren des Dielektrikums entfernt.
Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, die von dem erfindungsgemäßen Mittel und dem erfindungsgemäßen Verfahren auch bei grundsätzlich anders gearteten Ausführungen Gebrauch machen.
Bezugszeichenliste
1 Schicht aus naßstrukturierbarem Dielektrikum
2 Bottom-Resist
3 Maskenschicht
4 Strukturlackschicht 20 Substrat
30 Zaun aus abgesputtertem Platin

Claims

Patentansprüche
1. Mittel zur Strukturierung eines Substrates mit einer Maske, dadurch gekennzeichnet, dass die Maske mindestens eine Schicht (1) mit oder aus einem naßstrukturierbaren und gegenüber einer Trockenätzung resistenten Dielektrikum aufweist .
2. Mittel nach Anspruch 1, dadurch gekennzeichnet, dass das Dielektrikum mindestens einen Anteil an Si02, Si3N4, SiOxNγ, Al203 und / oder Ti02 aufweist oder ganz aus einer dieser Substanzen besteht.
3. Mittel nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Schicht (1) mit oder aus dem Dielektrikum eine Dicke von 30 bis 50 nm aufweist.
4. Mittel nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schicht (1) mit oder aus dem Dielektrikum unterhalb eines Bottom-Resists (2) eines 3 -Lagen Resists (2, 3, 4) angeordnet ist.
5. Verfahren zur Strukturierung eines Substrates unter Verwendung einer Maske, dadurch gekennzeichnet, dass mindestens eine Schicht (1) der mehrlagigen Maske ein naßstrukturierbares und gegenüber Trockenätzen resistentes Dielektrikum aufweist oder daraus besteht.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Schicht (1) mit oder aus dem Dielektrikum vor dem Aufbringen einer Bottom-Resist (2) Schicht eines 3-Lagen-Resists (2, 3, 4) auf das Substrat (20) aufgebracht wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass nach der Strukturierung des Bottoms-Resists (2) mit einem Trockenätzverfahren, insbesondere einem RIE-Verfahren, die Schicht (1) mit oder aus dem Dielektrikum naßchemisch geätzt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die naßchemische Ätzung der Schicht (1) aus oder mit einem Dielektrikum mit Phosphorsäure (H2P03) , Flußsäure (HF) oder ammongepufferte HF (HF/NHF) erfolgt .
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Phosphorsäure im Verhältnis 1:1 mit Wasser verdünnt ist und eine Temperatur von 70°C aufweist .
10. Verfahren nach mindestens einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die Schicht (1) aus oder mit einem Dielektrikum als Ätzstopp verwendet, insbesondere in einem automatisierten Verfahren.
EP01978136A 2001-09-11 2001-09-11 Mittel und verfahren zur strukturierung eines substrates mit einer maske Withdrawn EP1425790A2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE2001/003519 WO2003027767A2 (de) 2001-09-11 2001-09-11 Mittel und verfahren zur strukturierung eines substrates mit einer maske

Publications (1)

Publication Number Publication Date
EP1425790A2 true EP1425790A2 (de) 2004-06-09

Family

ID=5648285

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01978136A Withdrawn EP1425790A2 (de) 2001-09-11 2001-09-11 Mittel und verfahren zur strukturierung eines substrates mit einer maske

Country Status (3)

Country Link
US (1) US20050020072A1 (de)
EP (1) EP1425790A2 (de)
WO (1) WO2003027767A2 (de)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125402A (ja) * 1990-09-17 1992-04-24 Canon Inc 微小プローブの製造方法
US5871886A (en) * 1996-12-12 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Sandwiched middle antireflection coating (SMARC) process
KR100269323B1 (ko) * 1998-01-16 2000-10-16 윤종용 반도체장치의백금막식각방법
JP3373147B2 (ja) * 1998-02-23 2003-02-04 シャープ株式会社 フォトレジスト膜及びそのパターン形成方法
US6136511A (en) * 1999-01-20 2000-10-24 Micron Technology, Inc. Method of patterning substrates using multilayer resist processing
JP2003529914A (ja) * 1999-02-17 2003-10-07 アプライド マテリアルズ インコーポレイテッド 高密度ｒａｍキャパシタの電極をパターン化する改良マスキング法及びエッチング配列
US6410453B1 (en) * 1999-09-02 2002-06-25 Micron Technology, Inc. Method of processing a substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO03027767A2 *

Also Published As

Publication number Publication date
WO2003027767A3 (de) 2003-07-17
WO2003027767A2 (de) 2003-04-03
US20050020072A1 (en) 2005-01-27

Similar Documents

Publication Publication Date Title
EP0008359B1 (de) Verfahren zum Herstellen einer Dünnfilmstruktur
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE2547792C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2953117A1 (en) Fabrication of integrated circuits utilizing thick high-resolution patterns
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2536718B2 (de) Verfahren zur herstellung geaetzter strukturen in festkoerperoberflaechen durch ionenaetzung und bestrahlungsmaske zur verwendung in diesem verfahren
WO2001043171A1 (de) Verfahren zur herstellung einer hartmaske
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19638666C1 (de) Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren
EP0057254A2 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
WO2009021713A1 (de) Verfahren zur herstellung eines halbleiter-bauelements, halbleiter-bauelement sowie zwischenprodukt bei der herstellung desselben
DE2432719B2 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens
EP0177845A1 (de) Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
EP0218039B1 (de) Verfahren zur Übertragung feinster Fotolackstrukturen
DE10330795B4 (de) Kohlenstoff-Hartmaske mit einer Stickstoff-dotierten Kohlenstoffschicht als haftfähiger Schicht zur Haftung auf Metall oder metallhaltigen anorganischen Materialien und Verfahren zu deren Herstellung
DE19719909A1 (de) Zweifaches Damaszierverfahren
EP0103690A1 (de) Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen
EP1425790A2 (de) Mittel und verfahren zur strukturierung eines substrates mit einer maske
DE10349764B4 (de) Hartmaske zur Strukturierung einer Schicht und Verfahren zur Generierung einer Hartmaske für die Strukturierung einer Schicht
DE2944576A1 (de) Verfahren zur herstellung einer lochblende, etwa fuer eine elektronenstrahlbelichtungsvorrichtung
DE2225366A1 (de) Verfahren zum Entfernen von Vor Sprüngen an Epitaxie Schichten
EP0967296B1 (de) Verfahren zum Beschichten eines Substrats
DE10104265A1 (de) Verfahren zum Herstellen einer Halbleiterschaltungsanordnung
DE102011079222B4 (de) Verfahren zur Herstellung einer mikromechanischen Struktur
DE19958905C1 (de) Verfahren zur Herstellung einer Struktur in einem Substrat mittels einer Hartmaske

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

17P Request for examination filed

Effective date: 20040219

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20070402