DE10104265A1 - Verfahren zum Herstellen einer Halbleiterschaltungsanordnung - Google Patents
Verfahren zum Herstellen einer HalbleiterschaltungsanordnungInfo
- Publication number
- DE10104265A1 DE10104265A1 DE10104265A DE10104265A DE10104265A1 DE 10104265 A1 DE10104265 A1 DE 10104265A1 DE 10104265 A DE10104265 A DE 10104265A DE 10104265 A DE10104265 A DE 10104265A DE 10104265 A1 DE10104265 A1 DE 10104265A1
- Authority
- DE
- Germany
- Prior art keywords
- line
- elements
- mask
- circuit
- etching step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000000034 method Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 57
- 239000000543 intermediate Substances 0.000 description 18
- 238000001459 lithography Methods 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 2
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
Zur Vereinfachung eines Verfahrens zum Herstellen einer Speichereinrichtung (1) mit einer Mehrzahl von MRAM-Zellen (30) in einem Kreuzungsbereich (40) von Leitungselementen (10, 20) wird vorgeschlagen, dass das Strukturieren der Speicherelemente (30) jeweils gleichzeitig mit dem Strukturieren der ersten und zweiten Leitungselemente (10, 20) durchgeführt wird.
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer
Halbleiterschaltungsanordnung gemäß dem Oberbegriff von An
spruch 1.
Bei vielen Halbleiterschaltungsanordnungen sind an Kreuzungs
bereichen zweier Leitungselemente, z. B. von metallischen Lei
tungsbahnen oder dergleichen, Schaltungselemente vorgesehen,
z. B. auch zwischen den Leitungselementen. Dies trifft z. B.
für eine Vielzahl von Speichereinrichtungen oder dergleichen
zu, insbesondere für Speicherzellen auf der Basis von soge
nannten MRAM-Zellen. Bei sogenannten Crosspoint-MRAM-Zellen
sind zwischen jeweils zwei gekreuzten Metallbahnen die Spei
cherelemente in Form von sogenannten TMR-Schichtstapeln mit
sehr kleiner Dimensionierung vorgesehen.
Bei der Herstellung von Halbleiterschaltungsanordnungen werden
diese häufig schichtartig sukzessive aufgebaut. Dabei besteht
die Schwierigkeit, dass insbesondere beim Anordnen von Schal
tungselementen in Kreuzungsbereichen von Leitungselementen
aufgrund der häufig sehr kleinen Dimensionierung eine hohe
geometrische Genauigkeit und Reproduzierbarkeit nur mit ver
hältnismäßig hohem Aufwand erreicht werden kann. Diese geome
trische Genauigkeit und Reproduzierbarkeit ist aber notwendig,
um z. B. bei MRAM-Zellen auch eine entsprechende Reproduzier
barkeit der magnetischen Eigenschaften der Speicherzellen zu
gewährleisten.
Bei bekannten Verfahren werden die Schaltungselemente, insbe
sondere also die TMR-Stapelschichten, mittels eigener Litho
graphieschritte und -ebenen prozessiert. Das bedeutet, dass
nach dem Aufbringen einer ersten Klasse von Leitungselementen
oder Leiterbahnen - ebenfalls im Rahmen einer eigenen Litho
graphieebene mit einem eigenen Lithographieschritt - nachfol
gend dann in einem separaten Prozessabschnitt die Schaltungs
elemente, z. B. die MRAM-Zellen, ausgebildet werden. Abschlie
ßend werden dann die Leitungselemente oder Leiterbahnen der
zweiten Klasse ebenfalls in einem eigenen Lithographieschritt
strukturiert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum
Herstellen einer Halbleiterschaltungsanordnung bereitzustel
len, bei welchem auf besonders einfache und gleichwohl ver
lässliche Art und Weise Schaltungselemente mit hoher geometri
scher Genauigkeit strukturiert werden können.
Die Aufgabe wird bei einem gattungsgemäßen Verfahren zum Her
stellen einer Halbleiterschaltungsanordnung erfindungsgemäß
durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahren
sind Gegenstand der abhängigen Unteransprüche.
Beim gattungsgemäßen Verfahren zum Herstellen einer Halblei
terschaltungsanordnung, insbesondere einer Speichereinrichtung
oder dergleichen, mit einer Mehrzahl von Speicherzellen, ins
besondere MRAM-Zellen oder dergleichen, bei welcher mindestens
ein Schaltungselement jeweils im Wesentlichen in einem Kreu
zungsbereich zweier Leitungselemente und zwischen diesen ange
ordnet ist, wird zunächst ein Substratbereich ausgebildet.
Dann wird mindestens ein erstes und ein zweites Leitungsele
ment auf einem Oberflächenbereich des Substratbereichs und mit
mindestens einem Kreuzungsbereich ausgebildet, wobei minde
stens ein Schaltungselement im Wesentlichen zwischen einer vom
Substratbereich abgewandten Seite des ersten Leitungselements
und einer dem Substratbereich zugewandten Seite des zweiten
Leitungselements im Wesentlichen im Kreuzungsbereich der Lei
tungselemente ausgebildet wird.
Beim erfindungsgemäßen Verfahren zum Herstellen einer Halblei
terschaltungsanordnung ist es vorgesehen, dass zumindest das
Ausbilden, insbesondere das Strukturieren, des jeweiligen
Schaltungselements jeweils zumindest teilweise im Wesentlichen
gleichzeitig und/oder gemeinsam mit dem Ausbilden, insbesonde
re Strukturieren, des ersten und/oder zweiten Leitungselements
durchgeführt wird.
Es ist somit eine grundlegende Idee der vorliegenden Erfin
dung, die Schaltungselemente der Halbleiterschaltungsanord
nung, welche jeweils in Kreuzungsbereichen der Leitungselemen
te auszubilden sind, nicht im Rahmen eines getrennten Herstel
lungsabschnitts auszubilden, sondern jeweils gleichzeitig
und/oder gemeinsam mit den Leitungselementen selbst. Das be
deutet, dass die für das Ausbilden der Leitungselemente not
wendigen Prozessschritte zumindest teilweise auch für das Aus
bilden der Schaltungselemente selbst nutzbar gemacht werden.
Dadurch entfallen herkömmliche und separat vorzusehende Her
stellungsschritte und auch die entsprechenen Einrichtungen.
Folglich vereinfacht sich das Herstellungsverfahren für die
Halbleiterschaltungsanordnung deutlich, was zu einer Zeit- und
Kosteneinsparung bei der Herstellung führt. Darüber hinaus
werden bestimmte Justierschwierigkeiten und geometrische Unge
nauigkeiten beim Ausbilden der entsprechenden Positionen der
Schaltungselemente im Kreuzungsbereich der Leitungselemente
vermieden, weil die Schaltungselemente sozusagen in einem Zug
mit den Leitungselementen in einem selbstjustierenden Prozess
strukturiert werden.
Besonders bevorzugt ist das erfindungsgemäße Verfahren zum
Herstellen einer Halbleiterschaltungsanordnung im Bereich der
Halbleiterspeichereinrichtungen, insbesondere auf der Grundla
ge von MRAM-Zellen. Demgemäß ist es vorgesehen, dass als
Schaltungselemente jeweils Speicherelemente ausgebildet wer
den, insbesondere als TMR-Stapel einer MRAM-Zelle oder der
gleichen.
Beim Ausbilden des Substratbereichs wird vorzugsweise ein
Halbleiterbereich mit einem Isolationsbereich und einer ent
sprechenen CMOS-Struktur ausgebildet. Auf diesem so ausgebil
deten Substratbereich wird dann entsprechend die Anordnung mit
der Mehrzahl erster und zweiter Leitungselemente und der ent
sprechenden Schaltungselemente vorgesehen.
Gemäß einer besonders bevorzugten Ausführungsform des erfin
dungsgemäßen Verfahrens ist es vorgesehen, dass zum Ausbilden
der ersten Leitungselemente zunächst eine erste Material
schicht oder Metallschicht im Wesentlichen auf der Oberseite
des Substratbereichs aufgebracht wird, insesondere in groß
ganzflächiger oder zweidimensionaler Form und/oder insbesonde
re unter Verwendung von Aluminium oder dergleichen. Zusätzlich
kann auf der Oberseite des Substratbereichs auch noch eine
Haftschicht und/oder Diffusionsbarriere, z. B. durch Abschei
den von Titannitrid (TiN), vorgesehen sein.
Da es zur Gewährleistung der Reproduzierbarkeit und Vergleich
barkeit der elektromagnetischen Eigenschaften der Schaltungs
elemente maßgeblich auf die Geometrie ankommt, ist es vorgese
hen, dass gemäß einer weiteren Ausführungsform des erfindungs
gemäßen Verfahrens die erste Materialschicht oder Metall
schicht für die ersten Leitungselemente planarisiert wird,
insbesondere durch Polieren, ein CMP-Verfahren oder derglei
chen.
Es wird ferner bevorzugt, dass auf die erste Materialschicht
oder Metallschicht für die ersten Leitungselemente eine Mate
rialschicht für die Schaltungselemente abgeschieden wird. Dies
geschieht vorzugsweise in groß- oder ganzflächiger oder zwei
dimensionaler Art und Weise und/oder insbesondere in Form so
genannter TMR-Stapel oder dergleichen.
Zur Ausbildung der ersten Leitungselemente auf dem Oberflä
chenbereich des Substratbereichs ist es vorgesehen, dass auf
der Materialschicht für die Schaltungselemente zunächst eine
erste Maske, insbesondere eine Hartmaske, vorzugsweise aus Si
liziumnitrid (SiN), ausgebildet wird. Diese Maske kann z. B.
eine für Leitungselemente oder Leitungsbahnen übliche Strei
fenmaske sein. Dann ist es vorgesehen, dass nachfolgend in ei
nem ersten Ätzschritt die ersten Leitungselemente und im We
sentlichen gleichzeitig damit zumindest ein erster Teil der
Schaltungselemente strukturiert werden. Dies geschieht vor
zugsweise entlang der Ausdehnung der ersten Maske, also insbe
sondere entlang der Streifenrichtung. Des Weiteren ist es ge
gebenenfalls vorgesehen, dass dann nachfolgend mit einem Zwi
schenisolationsbereich aufgefüllt wird, insbesondere mit einem
Oxid, um die so erhaltene Struktur mechanisch zu stabilisieren
und eine für den Betrieb notwendige elektrische Isolation in
lateraler Richtung zu erreichen. Das Auffüllen erfolgt insbe
sondere mit Abschluss zur Oberseite der ersten Maske.
Bei vielen Schaltungselementen von Halbleiterschaltungsein
richtungen ist es notwendig bestimmte Flächenbereiche oder
Kantenbereiche, die sich im Wesentlichen vertikal erstrecken,
zu schützen, mechanisch zu stabilisieren und zu passivieren.
Gemäß einer weiteren bevorzugten Ausführungsform des erfin
dungsgemäßen Verfahrens zum Herstellen einer Halbleiterschal
tungsanordnung ist es vorgesehen, dass der erste Ätzschritt in
Teilschritten durchgeführt wird. Dabei ist es vorgesehen, dass
zunächst in einem ersten Teilätzschritt der erste Teil des
Schaltungselements bis zur Oberfläche der ersten Material
schicht oder Metallschicht für das erste Leitungselement
strukturiert wird. Nachfolgend werden dann entstandene Kanten
bereiche des strukturierten ersten Teils des Schaltungsele
ments passiviert. Dies geschieht vorzugsweise durch Oxidab
scheidung, z. B. mittels einer Spacertechnik. Dann wird nach
folgend in einem zweiten Teilätzschritt jeweils das erste Lei
tungselement bis zur Oberfläche oder Oberseite des Substratbe
reichs strukturiert. Dabei wird bevorzugt, dass eine im We
sentlichen bündig und sich vertikal erstreckende gemeinsame
Flanke des ersten Leitungselements und der Passivierung des
Teils des Schaltungselements entsteht.
Insgesamt bedeutet dies zum Beispiel, dass beim ersten Tei
lätzschritt bis zur Oberfläche der ersten Materialschicht für
das erste Leitungselement ein relativ schmaler Steg oder ein
relativ schmales Linienelement freigeätzt wird, insbesondere
in Form eines TMR-Stapels. Nachfolgend werden dann die Kanten
dieses Stapels entsprechend durch eine Spacerabscheidung pas
siviert und somit mechanisch stabilisiert und geschützt. Der
so abgeschiedene Spacer hat dabei eine nur geringe laterale
Ausdehnung und deckt nur die Seitenbereiche oder Kantenberei
che des strukturierten Teils des Schaltungselements ab. Danach
wird ein breiteres Linienelement, welches das erste geätzte
Linienelement abdeckt, bis zur Oberfläche des Substratbereichs
herunter in die erste Materialschicht für das erste Leitungs
element hineingeätzt. Somit entsteht auf der Oberseite des
Substratbereichs eine linienartige Anordnung von Stapeln, wo
bei jeder Stapel gebildet wird von einer Materialschicht für
das erste Leitungselement, einer darauf folgenden Material
schicht, welche schmaler ist, für den strukturierten ersten
Teil der Schaltungselemente und einer darauf angeordneten
ebenso schmalen Maskenschicht. Die Seitenbereiche oder Kantenbereiche
der Materialschicht für das Schaltungselement und der
Maskenschicht sind durch den Spacer passiviert, wobei die
Spacer lateral bündig mit der Materialschicht für die ersten
Leitungselemente abschließen.
Vorteilhafterweise wird für das weitere Prozessieren nachfol
gend die erste Maske, welche auf der Materialschicht für das
Schaltungselement aufliegt, abgetragen. Dadurch wird eine not
wendige Kontaktierung des Schaltungselements oder eines Teils
davon zwischen dem ersten und dem zweiten Leitungselement
erst möglich, denn die Hartmaske wirkt in der Regel im Wesent
lichen elektrisch isolierend.
Das Ausbilden der zweiten Leitungselemente geschieht vorteil
hafterweise nach dem Ausbilden der ersten Leitungselemente und
des entsprechenden Teils der Schaltungselemente. Zum Ausbilden
der zweiten Leitungselemente wird zunächst eine zweite Materi
alschicht oder Metallschicht abgeschieden. Dies geschieht ins
besondere in groß- oder ganzflächiger oder zweidimensionaler
Form und/oder insbesondere unter Verwendung von Aluminium oder
dergleichen. Gemäß der vorangehenden Strukturierung für die
ersten Leitungselemente und für den ersten Teil der Schal
tungselemente kann die Abscheidung der zweiten Materialschicht
für die zweiten Leitungselemente z. B. auf der gemeinsamen
einbettenden Zwischenisolationsschicht erfolgen.
Erfindungsgemäß wird gegebenenfalls die zweite Materialschicht
oder Metallschicht für die zweiten Leitungselemente planari
siert, insbesondere durch Polieren, ein CMP-Verfahren oder
dergleichen.
Vorteilhafterweise wird zum Ausbilden der zweiten Leitungsele
mente und/oder eines weiteren Teils der Schaltungselemente
nachfolgend zunächst eine zweite Maske, insbesondere eine
Hartmaske, vorzugsweise aus Siliziumnitrid (SiN) oder derglei
chen, ausgebildet. Dies kann ebenfalls wiederum eine Streifen
maske sein, wobei dann vorzugsweise die Richtung der Streifen
sich von der Richtung der Streifen der ersten Maske unter
scheidet, die insbesondere im Wesentlichen senkrecht auf die
ser steht. Weiterhin werden dann nachfolgend in einem zweiten
Ätzschritt die zweiten Leitungselemente und im Wesentlichen
gleichzeitig damit zweite Teile der Schaltungselemente struk
turiert. Dies geschieht vorzugsweise entlang der Ausdehnung
der zweiten Maske, insbesondere entlang der Streifenrichtung
der zweiten Maske. Des Weiteren kann gegebenenfalls ein Zwi
schenisolierungsbereich zur Auffüllung aufgebracht werden,
insbesondere in Form einer Zwischenoxidschicht und/oder insbe
sondere mit Abschluss auf der Oberseite der zweiten Maske oder
der Oberseite der Materialschicht der zweiten Leitungselemen
te.
Wie bei dem ersten Ätzschritt, so kann aus Gründen einer scho
nenden Präparation, insbesondere der Flankenbereiche oder Sei
tenbereiche der Schaltungselemente, auch der zweite Ätzschritt
in Teilschritten durchgeführt werden. Dabei wird in bevorzug
ter Art und Weise in einem ersten Teilätzschritt bis zur Ober
fläche der Materialschicht für die Schaltungselemente oder bis
zur Oberfläche der ersten Maske die zweite Materialschicht
oder zweite Metallschicht für die zweiten Leitungselemente ge
ätzt. In einem zweiten Teilätzschritt wird dann die Material
schicht für die Schaltungselemente, insbesondere also die TMR-
Stapel, gegebenenfalls mit etwas größerer Breite bis zur Ober
fläche der ersten Leitungselemente geätzt, wobei dann gegebe
nenfalls wieder mittels einer Spacertechnik die Randbereiche
oder Kantenbereiche der so strukturierten Teile der Schal
tungselemente passiviert und geschützt werden.
Danach wird gegebenenfalls vorteilhafterweise wieder mit einem
Zwischenisolationsbereich aufgefüllt, insbesondere mit einem
Zwischenoxid oder dergleichen und/oder insbesondere mit Ab
schluss auf dem Niveau der Oberseite der zweiten Maske oder
der Oberseite der zweiten Leitungselemente.
Vorteilhafterweise wird beim Strukturieren der ersten und
zweiten Leitungselemente jeweils eine Streifenmaske verwendet,
wobei vorteilhafterweise die Streifenrichtungen verschieden
sind, die insbesondere im Wesentlichen senkrecht aufeinander
stehen.
Weitere Aspekte der vorliegenden Erfindung ergeben sich aus
den nachfolgend ausgeführten Bemerkungen:
Der bei Crosspoint-MRAM-Zellen zwischen jeweils zwei gekreuz ten Metallbahnen oder Leitungsbahnen angeordnete TMR- Schichtstapel muss in sehr kleiner Dimensionierung und gleich wohl mit hoher geometrischer Genauigkeit ausgebildet und strukturiert werden. Dies ist im Hinblick auf die Reproduzier barkeit der magnetischen Eigenschaften wichtig.
Der bei Crosspoint-MRAM-Zellen zwischen jeweils zwei gekreuz ten Metallbahnen oder Leitungsbahnen angeordnete TMR- Schichtstapel muss in sehr kleiner Dimensionierung und gleich wohl mit hoher geometrischer Genauigkeit ausgebildet und strukturiert werden. Dies ist im Hinblick auf die Reproduzier barkeit der magnetischen Eigenschaften wichtig.
Bei herkömmlichen Herstellungsvorgängen wird die TMR-Schicht
jeweils im Rahmen eines eigenen Lithographieschritts mit einer
eigenen Lithographieebene belichtet und strukturiert. Ei
enrseits ist die Lithographie kleiner Einzelstrukturen sehr
schwierig und innerhalb des Gesamtprozesses aufwendig. Ferner
ergeben sich nicht zu vermeidende Ungenauigkeiten bei der Ju
stage. Andererseits hängt die relative Lage der TMR-Stapel zu
den Metallbahnen oder Leitungsbahnen stark von den Justierto
leranzen ab. Diese betragen typischerweise etwa ein Drittel
der maximalen Auflösung.
Bei dem erfindungsgemäßen Vorgehen beruht der Herstellungspro
zess auf einem Metallisierungsschema, bei welchem die Metall
bahnen geätzt werden. Dies geschieht typischerweise wie bei
einer Aluminiummetallisierung. Dabei wird der TMR-Stapel in
vollständiger Art und Weise und selbstjustiert zu den Metall
bahnen ausgeführt, wie das oben beschrieben wurde, und zwar
indem das Strukturieren der TMR-Stapel zumindest teilweise
gleichzeitig und/oder gemeinsam mit dem Strukturieren der Me
tallbahnen ausgeführt wird.
Somit entfallen erfindungsgemäß in vorteilhafter Art und Weise
die üblicherweise sich einstellenden Justierungenauigkeiten
zwischen den Metallbahnen und dem TMR-Element. Es können des
Weiteren rechteckige Zellen mit gut kontrollierbarer Geometrie
ausgebildet werden. Das Entfallen einer weiteren Lithogra
phieebene und einer entsprechenden sehr kritischen Maske führt
zu einer Kostenreduktion. Als einfache Lithographieebenen oder
Lithographieschritte verbleiben derartige Schritte mit Strei
fenmasken, wodurch der Herstellungsprozess weiter vereinfacht
wird.
Nachfolgend wird die Erfindung anhand einer schematischen
Zeichnung auf der Grundlage bevorzugter Ausführungsformen der
vorliegenden Erfindung näher erläutert.
Fig. 1-3 sind geschnittene Seitenansichten verschiede
ner Zwischenzustände für eine Halbleiterschal
tungsanordnung im Rahmen einer Ausführungsform
des erfindungsgemäßen Verfahrens, und zwar in
einer ersten Blickrichtung.
Fig. 4-6 sind seitliche Querschnittsansichten weiterer
Zwischenstufen einer Halbleiterschaltungsanordnung
im Rahmen der Ausführungsform des er
findungsgemäßen Verfahrens, und zwar entlang
einer anderen Blickrichtung.
Fig. 7 ist eine teilweise geschnittene Draufsicht auf
die Halbleiterschaltungsanordnung der Fig. 1-
6 nach deren Fertigstellung im Rahmen der Aus
führungsform des erfindungsgemäßen Verfahrens.
Die Fig. 1-6 zeigen verschiedene Stadien bei der Herstellung
einer Halbleiterschaltungsanordnung 1 im Rahmen einer Ausfüh
rungsform des erfindungsgemäßen Verfahrens, und zwar für die
Fig. 1-3 aus einer Blickrichtung entlang eines ersten auszu
bildenden Leitungselements 10 und für die Fig. 4-6 entlang
eines zweiten auszubildenden Leitungselements 20.
Die Fig. 1 zeigt in seitlicher Querschnittsansicht eine erste
Zwischenstufe bei der Herstellung einer Halbleiterschaltungs
anordnung 1 gemäß der Ausführungsform des erfindungsgemäßen
Verfahrens. Der ausgebildete Substratbereich 50 mit seiner
Oberfläche oder Oberseite 50a ist schichtweise aufgebaut, und
zwar mit dem eigentlichen Halbleitersubstrat 51, einem darauf
vorgesehenen Isolationsbereich 52 und einer darauf angeordne
ten Haftschicht und Diffusionsbarriere 53, z. B. aus Titanni
trid (TiN). Auf der Oberfläche oder Oberseite 50a des Sub
stratbereichs 50 wurde dann in zweidimensionaler Form zunächst
eine erste Materialschicht 11 oder Metallisierungsschicht 11
für erste auszubildende Leitungselemente 10 und darauf folgend
auf deren Oberseite 11a eine Materialschicht 31 für die auszu
bildenden Schaltungselemente 30 ausgebildet. In vorzusehenden
Kreuzungsbereichen 40 für die insgesamt auszubildenden ersten
und zweiten Leitungselemente 10 und 20 wurde dann nachfolgend
eine erste Maske 32 mit Oberseite 32a abgeschieden, z. B. in
Form einer Siliziumnitridhartmaske oder dergleichen.
Im Übergang zu dem in Fig. 2 gezeigten Zwischenzustand ist bei
der Halbleiterschaltungsanordnung 1 ein erster Teilätzschritt
bis zur Oberfläche oder Oberseite 11a der ersten Material
schicht 11 durchgeführt worden, um gemäß der abgeschiedenen
ersten Maske 32 einen ersten Teil für das Schaltungselement 30
auszubilden. Nachfolgend wurden dann noch an den Kantenberei
chen 30k mittels einer Spacertechnik entsprechende Passivie
rungen 33 abgeschieden, um insbesondere die Seiten- oder Kan
tenbereiche 30k der Schaltungselemente 30 zu schützen.
Im Übergang zu dem in Fig. 3 gezeigten Zwischenzustand wurde
in einem zweiten Teilätzschritt die erste Materialschicht oder
Metallschicht 11 für die ersten Leitungselemente 10 bis auf
die Oberseite 50a des Substratbereichs 50 heruntergeätzt, und
zwar bündig mit der lateralen Ausdehnung der Passivierungen 33
des Schaltungselements 30 im auszubildenden Kreuzungsbereich
40. Fig. 3 zeigt den Zwischenzustand nach Auffüllen mit einer
entsprechenden Zwischenisolationsschicht 12 oder Zwischenoxid
schicht 12 bis zur Oberfläche 32a der ersten Maske 32.
Die Fig. 4-6 zeigen weitere nachfolgende Zwischenstufen bei
der Herstellung der Halbleiterschaltungsanordnung 1 gemäß der
hier beschriebenen Ausführungsform des erfindungsgemäßen Ver
fahrens, und zwar ebenfalls wieder in Form seitlicher Quer
schnittsansichten, diesmal aber in Blickrichtung der auszubil
denden zweiten Leitungseinrichtung 20.
Ausgehend von dem in Fig. 3 gezeigten Zwischenzustand wurde im
Übergang zu dem in Fig. 4 gezeigten Zwischenzustand zunächst
die erste Maske 32 vollständig entfernt und dann eine zweite
Materialschicht 21 oder zweite Metallisierungsschicht 21 mit
Oberseite 21a für die auszubildenden zweiten Leitungselemente
20 abgeschieden und entsprechend planarisiert. Nachfolgend
wurde dann auf die Oberseite 21a der zweiten Materialschicht
21 oder Metallisierungsschicht 21 eine zweite Maske 22 abge
schieden, so dass sich insbesondere in den auszubildenden
Kreuzungsbereichen 40 ein entsprechender Überlapp ergibt.
Anschließend wurde dann ein weiterer Teilätzschritt durchge
führt, bei welchem bis auf die Oberfläche 11a der ersten Mate
rialschicht 11 oder Metallschicht 11 herunter die nicht durch
die zweite Maske abgedeckten Bereiche der zweiten Metallisie
rungsschicht 21 und der Materialschicht 11 für die Schaltungs
elemente 10 entfernt wurden. Dieser Zustand ist in Fig. 5 dar
gestellt.
Im Übergang zur Fig. 6 wurde dann nachfolgend eine Einbettung
12 in einen Zwischenisolationsbereich 12, welcher mit der
Oberseite 22a der zweiten Maske 22 abgeschlossen wird, ausge
bildet.
Fig. 7 zeigt in einer schematischen und teilweise geschnitte
nen Draufsicht den Endzustand bei der erfindungsgemäßen Her
stellung einer Halbleiterschaltungsanordnung 1 im Kreuzungsbe
reich 40 zweier Leitungselemente 10 und 20. In diesem Kreu
zungsbereich 40 ist ein Schaltungselement 30 in Form eines
TMR-Stapels einer MRAM-Zelle ausgebildet, wobei zum Schutz der
Kantenbereiche 30k des Schaltungselements 30 Passivierungsele
mente 33 vorgesehen sind.
1
Halbleiterschaltungsanordnung
10
Erstes Leitungselement
10
a Oberseite
11
Erste Materialschicht, Metallschicht
11
a Oberseite
12
Zwischenisolationsschicht, -bereich
12
a Oberseite
20
Zweites Leitungselement
20
a Oberseite
22
Zweite Maske
22
a Oberseite
30
Schaltungselement
30
a Oberseite
30
k Kantenbereich
31
Materialschicht
31
a Oberseite
32
Erste Maske
32
a Oberseite
33
Passivierungselement
40
Kreuzungsbereich
50
Substratbereich
50
a Oberseite
51
Halbleitersubstrat
52
Isolationsbereich
53
Haftschicht, Diffusionsbarriere
Claims (14)
1. Verfahren zum Herstellen einer Halbleiterschaltungsanord
nung, insbesondere einer Speichereinrichtung oder dergleichen
mit einer Mehrzahl von Speicherzellen, insbesondere MRAM-
Zellen oder dergleichen, bei welcher mindestens ein Schal
tungselement (30) im Wesentlichen in einem Kreuzungsbereich
(40) mindestens zweier Leitungselemente (10, 20) und zwischen
diesen angeordnet ist, mit den Schritten:
dass zumindest das Ausbilden, insbesondere das Strukturieren, des Schaltungselements (30) zumindest teilweise im Wesentli chen gleichzeitig und/oder gemeinsam mit dem Ausbilden, insbe sondere dem Strukturieren, des ersten und/oder zweiten Lei tungselements (10, 20) durchgeführt wird.
- - Ausbilden mindestens eines Substratbereichs (50),
- - Ausbilden mindestens eines ersten und eines zweiten Lei tungselements (10, 20) im Wesentlichen auf Oberflächenbe reichen (50a) des Substratbereichs (50) und mit minde stens einem Kreuzungsbereich (40),
- - Ausbilden mindestens eines Schaltungselements (30) im We sentlichen zwischen einer vom Substratbereich (50) abge wandten Seite (10a) des ersten Leitungselements (10) und einer dem Substratbereich (50) zugewandten Seite (20b) des zweiten Leitungselements (20) und im Wesentlichen im Kreuzungsbereich (40) der Leitungselemente (10, 20),
dass zumindest das Ausbilden, insbesondere das Strukturieren, des Schaltungselements (30) zumindest teilweise im Wesentli chen gleichzeitig und/oder gemeinsam mit dem Ausbilden, insbe sondere dem Strukturieren, des ersten und/oder zweiten Lei tungselements (10, 20) durchgeführt wird.
2. Verfahren nach Anspruch 1, bei welchem als Schaltungsele
ment (30) jeweils ein Speicherelement (30) ausgebildet wird,
insbesondere ein TMR-Stapel einer MRAM-Zelle oder dergleichen.
3. Verfahren nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass beim Ausbilden des Substratbereichs (50) ein Halbleiter
bereich (51) mit einem Isolationsbereich (52) darauf und einer
entsprechenden CMOS-Struktur ausgebildet wird.
4. Verfahren nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass beim Ausbilden der ersten Leitungselemente (10) zunächst
eine erste Material- oder Metallschicht (11) im Wesentlichen
auf der Oberseite (50a) des Substratbereichs (50) aufgebracht
wird, insbesondere in groß- oder ganzflächiger oder zweidimen
sionaler Form und/oder insbesondere unter Verwendung von Alu
minium oder dergleichen.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
dass die erste Material- oder Metallschicht (11) planarisiert
wird, insbesondere durch Polieren, ein CMP-Verfahren oder der
gleichen.
6. Verfahren nach einem der Ansprüche 4 oder 5,
dadurch gekennzeichnet,
dass auf die erste Material- oder Metallschicht (11) eine Ma
terialschicht (31) für die Schaltungselemente (30) abgeschie
den wird, insbesondere in groß- oder ganzflächiger oder zwei
dimensionaler Form und/oder insbesondere als TMR-Stapel oder
dergleichen.
7. Verfahren nach Anspruch 6,
dadurch gekennzeichnet,
dass auf der Materialschicht (31) für die Schaltungsele mente (30) eine erste Maske (32), insbesondere eine Hart maske, vorzugsweise aus Siliziumnitrid, ausgebildet wird,
dass in einem ersten Ätzschritt erste Leitungselemente (10) und im Wesentlichen gleichzeitig damit jeweils ein erster Teil des Schaltungselements (30) strukturiert wer den, insbesondere entlang der Ausdehnung der ersten Maske (32), und
dass gegebenenfalls mit einem Zwischenisolationsbereich (12) aufgefüllt wird, insbesondere mit einem Oxid und/oder insbesondere mit Abschluss auf der Oberseite (32a) der ersten Maske (32).
dass auf der Materialschicht (31) für die Schaltungsele mente (30) eine erste Maske (32), insbesondere eine Hart maske, vorzugsweise aus Siliziumnitrid, ausgebildet wird,
dass in einem ersten Ätzschritt erste Leitungselemente (10) und im Wesentlichen gleichzeitig damit jeweils ein erster Teil des Schaltungselements (30) strukturiert wer den, insbesondere entlang der Ausdehnung der ersten Maske (32), und
dass gegebenenfalls mit einem Zwischenisolationsbereich (12) aufgefüllt wird, insbesondere mit einem Oxid und/oder insbesondere mit Abschluss auf der Oberseite (32a) der ersten Maske (32).
8. Verfahren nach Anspruch 7,
dadurch gekennzeichnet,
dass der erste Ätzschritt in Teilschritten durchgeführt wird,
dass dabei in einem ersten Teilätzschritt zunächst der erste Teil des Schaltungselements (30) bis zur Oberfläche (11a) der ersten Metallschicht (11) für das erste Lei tungselement (10) strukturiert wird,
dass dann nachfolgend entstandene Kantenbereiche (30k) des ersten Teils des Schaltungselements (30) passiviert werden, insbesondere durch Oxidabscheidung (33) mittels einer Spacertechnik, und
dass dann abschließend in einem zweiten Teilätzschritt jeweils das erste Leitungselement (10) bis zur Oberseite (50a) des Substratbereichs (50) strukturiert wird, insbe sondere mit im Wesentlichen gemeinsam bündig sich verti kal erstreckender Flanke des ersten Leitungselements (10) und der Passivierung (33).
dass der erste Ätzschritt in Teilschritten durchgeführt wird,
dass dabei in einem ersten Teilätzschritt zunächst der erste Teil des Schaltungselements (30) bis zur Oberfläche (11a) der ersten Metallschicht (11) für das erste Lei tungselement (10) strukturiert wird,
dass dann nachfolgend entstandene Kantenbereiche (30k) des ersten Teils des Schaltungselements (30) passiviert werden, insbesondere durch Oxidabscheidung (33) mittels einer Spacertechnik, und
dass dann abschließend in einem zweiten Teilätzschritt jeweils das erste Leitungselement (10) bis zur Oberseite (50a) des Substratbereichs (50) strukturiert wird, insbe sondere mit im Wesentlichen gemeinsam bündig sich verti kal erstreckender Flanke des ersten Leitungselements (10) und der Passivierung (33).
9. Verfahren nach Anspruch 7,
dadurch gekennzeichnet,
dass dann nachfolgend die erste Maske (32), insbesondere durch
einen weiteren Ätzschritt, entfernt wird.
10. Verfahren nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass nach dem Ausbilden der ersten Leitungselemente (10) und des jeweiligen ersten Teils der Schaltungselemente (30) zum Ausbilden der zweiten Leitungselemente (20) zunächst eine zweite Material- oder Metallschicht (21) abgeschieden wird, insbesondere in groß- oder ganzflächiger oder zweidimensiona ler Form und/oder insbesondere unter Verwendung von Aluminium oder dergleichen,
wobei gegebenenfalls die zweite Material- oder Metallschicht (21) planarisiert wird, insbesondere durch Polieren, ein CMP- Verfahren oder dergleichen.
dass nach dem Ausbilden der ersten Leitungselemente (10) und des jeweiligen ersten Teils der Schaltungselemente (30) zum Ausbilden der zweiten Leitungselemente (20) zunächst eine zweite Material- oder Metallschicht (21) abgeschieden wird, insbesondere in groß- oder ganzflächiger oder zweidimensiona ler Form und/oder insbesondere unter Verwendung von Aluminium oder dergleichen,
wobei gegebenenfalls die zweite Material- oder Metallschicht (21) planarisiert wird, insbesondere durch Polieren, ein CMP- Verfahren oder dergleichen.
11. Verfahren nach Anspruch 10,
dadurch gekennzeichnet,
dass dann zunächst eine zweite Maske (22), insbesondere eine Hartmaske, vorzugsweise aus Siliziumnitrid ausgebil det wird,
dass dann in einem zweiten Ätzschritt die zweiten Lei tungselemente (20) und im Wesentlichen gleichzeitig damit ein zweiter Teil der Schaltungselemente (30) strukturiert werden, insbesondere entlang der Ausdehnung der zweiten Maske (22), und
dass gegebenenfalls mit einem Zwischenisolationsbereich (12) aufgefüllt wird, insbesondere mit einem Oxid, insbe sondere mit Abschluss auf der Oberseite (22a) der zweiten Maske (22), wobei gegebenenfalls auf die Oberfläche (20a) des zweiten Leitungselements (20) planarisiert wird, ins besondere durch Polieren, ein CMP-Verfahren oder derglei chen.
dass dann zunächst eine zweite Maske (22), insbesondere eine Hartmaske, vorzugsweise aus Siliziumnitrid ausgebil det wird,
dass dann in einem zweiten Ätzschritt die zweiten Lei tungselemente (20) und im Wesentlichen gleichzeitig damit ein zweiter Teil der Schaltungselemente (30) strukturiert werden, insbesondere entlang der Ausdehnung der zweiten Maske (22), und
dass gegebenenfalls mit einem Zwischenisolationsbereich (12) aufgefüllt wird, insbesondere mit einem Oxid, insbe sondere mit Abschluss auf der Oberseite (22a) der zweiten Maske (22), wobei gegebenenfalls auf die Oberfläche (20a) des zweiten Leitungselements (20) planarisiert wird, ins besondere durch Polieren, ein CMP-Verfahren oder derglei chen.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet,
dass der zweite Ätzschritt in Teilschritten durchgeführt wird,
dass dabei in einem ersten Teilätzschritt nachfolgend zu nächst jeweils das zweite Leitungselement (20) bis auf die Oberfläche des Zwischenisolationsbereichs (12) struk turiert wird, und
dass dann nachfolgend in einem zweiten Teilätzschritt der zweite Teil des jeweiligen Schaltungselements (30) bis auf die Oberfläche (10a) des ersten Leitungselements (10) strukturiert wird.
dass der zweite Ätzschritt in Teilschritten durchgeführt wird,
dass dabei in einem ersten Teilätzschritt nachfolgend zu nächst jeweils das zweite Leitungselement (20) bis auf die Oberfläche des Zwischenisolationsbereichs (12) struk turiert wird, und
dass dann nachfolgend in einem zweiten Teilätzschritt der zweite Teil des jeweiligen Schaltungselements (30) bis auf die Oberfläche (10a) des ersten Leitungselements (10) strukturiert wird.
13. Verfahren nach einem der Ansprüche 11 oder 12,
dadurch gekennzeichnet,
dass nach dem Strukturieren der ersten Leitungselemente (10),
der zweiten Leitungselemente (20) und der Schaltungselemente
(30) mit einem Zwischenisolationsbereich (12), insbesondere
mit einem Zwischenoxid oder dergleichen, insbesondere mit Ab
schluss auf der Oberseite (22a) der zweiten Maske (22) oder
der Oberfläche (20a) des zweiten Leitungselements (20), aufge
füllt wird.
14. Verfahren nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet,
dass zum Strukturieren der ersten und zweiten Leitungselemente
(10, 20) Streifenmasken (32, 22) mit verschiedenen Streifen
richtungen, insbesondere im Wesentlichen senkrecht zueinander,
verwendet werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10104265A DE10104265B4 (de) | 2001-01-31 | 2001-01-31 | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung |
US10/062,940 US6645822B2 (en) | 2001-01-31 | 2002-01-31 | Method for manufacturing a semiconductor circuit system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10104265A DE10104265B4 (de) | 2001-01-31 | 2001-01-31 | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10104265A1 true DE10104265A1 (de) | 2002-08-22 |
DE10104265B4 DE10104265B4 (de) | 2008-09-25 |
Family
ID=7672309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10104265A Expired - Fee Related DE10104265B4 (de) | 2001-01-31 | 2001-01-31 | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6645822B2 (de) |
DE (1) | DE10104265B4 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7394626B2 (en) * | 2002-11-01 | 2008-07-01 | Nec Corporation | Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same |
JP2004200245A (ja) * | 2002-12-16 | 2004-07-15 | Nec Corp | 磁気抵抗素子及び磁気抵抗素子の製造方法 |
WO2005091505A1 (de) * | 2004-03-15 | 2005-09-29 | Siemens Aktiengesellschaft | Programmiermatrix |
US7038231B2 (en) * | 2004-04-30 | 2006-05-02 | International Business Machines Corporation | Non-planarized, self-aligned, non-volatile phase-change memory array and method of formation |
US7572134B2 (en) * | 2006-07-03 | 2009-08-11 | Hall David R | Centering assembly for an electric downhole connection |
US8748197B2 (en) * | 2012-03-14 | 2014-06-10 | Headway Technologies, Inc. | Reverse partial etching scheme for magnetic device applications |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5496759A (en) * | 1994-12-29 | 1996-03-05 | Honeywell Inc. | Highly producible magnetoresistive RAM process |
US5804458A (en) * | 1996-12-16 | 1998-09-08 | Motorola, Inc. | Method of fabricating spaced apart submicron magnetic memory cells |
US5838608A (en) * | 1997-06-16 | 1998-11-17 | Motorola, Inc. | Multi-layer magnetic random access memory and method for fabricating thereof |
EP0918334A2 (de) * | 1997-11-20 | 1999-05-26 | Hewlett-Packard Company | Magnetischer Speicher |
DE10113853A1 (de) * | 2000-03-23 | 2001-10-04 | Sharp Kk | Magnetspeicherelement, Magnetspeicher und Herstellungsverfahren für einen Magnetspeicher |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0171060B1 (ko) * | 1993-12-28 | 1999-03-30 | 스기야마 카즈히코 | 반도체장치의 제조방법 |
JP3460347B2 (ja) * | 1994-03-30 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
JP3291206B2 (ja) * | 1996-09-17 | 2002-06-10 | 富士通株式会社 | 半導体記憶装置 |
US6024885A (en) * | 1997-12-08 | 2000-02-15 | Motorola, Inc. | Process for patterning magnetic films |
US6528326B1 (en) * | 1999-05-28 | 2003-03-04 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistive device and method for producing the same, and magnetic component |
JP2001196661A (ja) * | 1999-10-27 | 2001-07-19 | Sony Corp | 磁化制御方法、情報記憶方法、磁気機能素子および情報記憶素子 |
US6236590B1 (en) * | 2000-07-21 | 2001-05-22 | Hewlett-Packard Company | Optimal write conductors layout for improved performance in MRAM |
US6541316B2 (en) * | 2000-12-22 | 2003-04-01 | The Regents Of The University Of California | Process for direct integration of a thin-film silicon p-n junction diode with a magnetic tunnel junction |
US6627913B2 (en) * | 2001-09-10 | 2003-09-30 | Micron Technology, Inc. | Insulation of an MRAM device through a self-aligned spacer |
US6656372B2 (en) * | 2001-10-04 | 2003-12-02 | Micron Technology, Inc. | Methods of making magnetoresistive memory devices |
US6717222B2 (en) * | 2001-10-07 | 2004-04-06 | Guobiao Zhang | Three-dimensional memory |
-
2001
- 2001-01-31 DE DE10104265A patent/DE10104265B4/de not_active Expired - Fee Related
-
2002
- 2002-01-31 US US10/062,940 patent/US6645822B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5496759A (en) * | 1994-12-29 | 1996-03-05 | Honeywell Inc. | Highly producible magnetoresistive RAM process |
US5804458A (en) * | 1996-12-16 | 1998-09-08 | Motorola, Inc. | Method of fabricating spaced apart submicron magnetic memory cells |
US5838608A (en) * | 1997-06-16 | 1998-11-17 | Motorola, Inc. | Multi-layer magnetic random access memory and method for fabricating thereof |
EP0918334A2 (de) * | 1997-11-20 | 1999-05-26 | Hewlett-Packard Company | Magnetischer Speicher |
DE10113853A1 (de) * | 2000-03-23 | 2001-10-04 | Sharp Kk | Magnetspeicherelement, Magnetspeicher und Herstellungsverfahren für einen Magnetspeicher |
Non-Patent Citations (1)
Title |
---|
Y.Z. Hu et al.: Chemical-mechanical polishing as an enabling technology for giant magnetoresistance devices in Thin Solid Films, 308-309(1997), pp.555-561 * |
Also Published As
Publication number | Publication date |
---|---|
US6645822B2 (en) | 2003-11-11 |
US20020102828A1 (en) | 2002-08-01 |
DE10104265B4 (de) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0002185B1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
DE1614872C3 (de) | Halbleiteranordnung | |
DE68919549T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung. | |
DE102008048651B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren | |
DE69617169T2 (de) | Antisicherungsstruktur mit reduziertem leckstrom und herstellungsverfahren | |
DE102019124340B4 (de) | Mehrfach-abstandhalter-unterstütztes physikalisches ätzverfahren von sub-60-nm-mram-vorrichtungen | |
DE102019122405B4 (de) | Hohe baumartige sub-30nm-durchkontaktierungen zur reduzierung der wiederabscheidung von leitfähigem material für sub-60nm-mram-vorrichtungen | |
DE3886882T2 (de) | Methode zur Ausbildung von Verbindungen zwischen leitenden Ebenen. | |
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
DE2748103A1 (de) | Mittels elektronenlithographie hergestellter hochleistungs-galliumarsenid- schottky-sperrschichtfeldeffekttransistor und verfahren zu dessen herstellung | |
DE19638666C1 (de) | Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren | |
DE69226223T2 (de) | Kontaktausrichtung für Festwertspeicher | |
DE102019122404A1 (de) | Selbstjustierende kapselungshartmaske zum trennen physikalisch unterätzter mtj-zellen zum reduzieren leitender redeposition | |
DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
DE102004003538B3 (de) | Integrierte Halbleiterschaltung mit einer Logik- und Leistungs-Metallisierung ohne Intermetall-Dielektrikum und Verfahren zu ihrer Herstellung | |
DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE3689971T2 (de) | Herstellung einer halbleiteranordnung. | |
DE102019123819A1 (de) | PHYSIKALISCH STARK ÄTZBESTÄNDIGE FOTOLACKMASKE ZUM DEFINIEREN EINER GROßEN SUB-30NM-DURCHKONTAKTIERUNG UND METALLHARTMASKE FÜR MRAM-VORRICHTUNGEN | |
DE10104265A1 (de) | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung | |
DE102011100779B4 (de) | Elektronische Vorrichtung und Verfahren zur Herstellung einer elektronischen Vorrichtung | |
DE10156054C2 (de) | Herstellungsverfahren für eine Leiterbahn auf einem Substrat | |
EP3084808B1 (de) | Verfahren zum ausbilden eines metallkontakts auf einer oberfläche eines halbleiters und vorrichtung mit einem metallkontakt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |