JP2001339053A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001339053A
JP2001339053A JP2000157788A JP2000157788A JP2001339053A JP 2001339053 A JP2001339053 A JP 2001339053A JP 2000157788 A JP2000157788 A JP 2000157788A JP 2000157788 A JP2000157788 A JP 2000157788A JP 2001339053 A JP2001339053 A JP 2001339053A
Authority
JP
Japan
Prior art keywords
film
gas
plasma
etching
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000157788A
Other languages
English (en)
Inventor
Takashi Osanaga
隆志 長永
Teruo Shibano
照夫 芝野
Keisuke Nakamura
恵右 仲村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000157788A priority Critical patent/JP2001339053A/ja
Publication of JP2001339053A publication Critical patent/JP2001339053A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 誘電体膜を塩素を含むエッチング用ガスのプ
ラズマに曝した後に発生する突起状変質物、下地膜の凹
凸及び下地膜の段差を抑制することができる半導体装置
の製造方法を得る。 【解決手段】 基板1上にチタン、ストロンチウム及び
バリウムのいずれかを構成元素として含む誘電体膜5を
形成する工程、この誘電体膜5を塩素を含むエッチング
用ガスのプラズマに曝す工程、誘電体膜5のプラズマ暴
露面を酸化性ガスで処理する工程、を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関するものであり、特に、高誘電体膜若しくは
強誘電体膜を用いた半導体装置の製造方法に関するもの
である。
【0002】
【従来の技術】近年、半導体素子の微細化が進む中で、
誘電率が大きい(Ba,Sr)TiO3膜(BST膜)
などの高誘電体膜をキャパシタ絶縁膜として用いること
により、キャパシタ面積を小さくし、微細化を図るDR
AMの開発が盛んに行われている。また、Pb(Zr,
Ti)O3膜(PZT膜)などの強誘電体膜をキャパシ
タの誘電体膜として用い、これら誘電体膜の自発分極反
転を利用する不揮発性メモリにおいても、その微細化が
進められている。
【0003】図5(a)乃至(c)は、従来の半導体装
置の製造方法の課題を説明する図であり、半導体装置の
要部を示す断面説明図である。
【0004】図5(a)乃至(c)に示す半導体装置の
製造は、通常、シリコン基板などの基板1上にシリコン
酸化膜2を形成し、シリコン酸化膜2に開口部を設けた
後、接続プラグ3の形成、下部電極4の形成、チタン、
ストロンチウム及びバリウムのいずれかを構成元素とし
て含む高誘電体膜あるいは強誘電体膜5(以下、誘電体
膜と称す)の形成、上部電極6の形成、の順に処理が行
われる。この半導体装置は、下部電極3、誘電体膜5及
び上部電極6によって薄膜キャパシタを構成している。
通常、この誘電体膜5は、PVD法若しくはCVD法に
より形成され、上部電極6をエッチング後、上部電極6
をエッチングマスクとしてドライエッチングされる。こ
の際、上部電極6のエッチング後、誘電体膜5を大気に
曝さずに上部電極6と誘電体膜5を連続的に実施する場
合と、上部電極6のエッチング後、誘電体膜5を大気に
曝した後に他の処理装置において誘電体膜5のエッチン
グを実施する場合とがある。この誘電体膜5のドライエ
ッチングには、塩素ガス若しくは塩素ガスを含む混合ガ
スのプラズマが用いられる。基板1の近傍には、基板1
を保持する試料台に高周波バイアス電力を印加するなど
の方法により、イオンを加速するバイアス電圧を形成す
る。これによりプラズマ中から誘電体膜5表面へ入射す
るイオンによる物理的スパッタ及びイオンの運動エネル
ギーにより促進される誘電体膜の構成元素と塩素との化
学反応の両方の作用によってエッチングが進行する。
【0005】
【発明が解決しようとする課題】上記上部電極6と誘電
体膜5のドライエッチングを連続的に行う場合において
は、ドライエッチング後に後処理をせずに大気に曝す
と、図5(a)に示すように、誘電体膜5のエッチング
側壁に突起状変質物7が発生する場合があった。このエ
ッチング側壁の突起状変質物7は、誘電体膜5が露出し
たエッチング側壁に形成された誘電体膜5の構成元素で
あるチタン、バリウム及びストロンチウムの塩化物が、
大気に曝されたときに大気中の水分と反応して発生する
ものである。これらの突起状変質物7は誘電体膜の膜厚
の数倍の大きさを有する場合が多く、検査工程における
不良原因となり、更には後工程で形成する膜(図示せ
ず)のカバレッジ不良による信頼性低下などの問題を引
き起こしていた。
【0006】この突起状変質物7の発生の評価は、シリ
コン基板上に形成した誘電体膜をその表面側より途中ま
でドライエッチングし、大気に曝した後その表面を電子
顕微鏡で観察することにより簡便に行うことができる。
図6は、従来の半導体装置の製造方法において、誘電体
膜としてBST膜を用いた場合の、途中までドライエッ
チングしたBST膜表面の電子顕微鏡写真である。図6
のように、BST膜の表面には突起状変質物が見られ
た。このような突起状変質物と同様なものは実際の半導
体装置においても、BST膜のエッチング側壁に見られ
た。
【0007】塩素ガス若しくはこれを含む混合ガスによ
り上部電極6のドライエッチングを行った後に露出した
誘電体膜5を大気に曝す場合、誘電体膜5の露出面に突
起状変質物が発生する。ここで一旦突起状変質物が発生
した状態で誘電体膜5のドライエッチングを行うと、そ
のドライエッチングは突起状変質物の凹凸を反映した状
態で進行する。その結果として、図5(b)に示すよう
に、下地膜であるシリコン酸化膜2に凹凸8が発生す
る。この突起状変質物の高さに相当する誘電体膜を除去
するだけオーバーエッチングを行ったとしても、下地膜
のシリコン酸化膜2がエッチングされて生じる凹凸8の
発生は避けられなかった。
【0008】このような問題は、誘電体膜としてBST
膜を用いたときに限ったものではなく、チタン、ストロ
ンチウム及びバリウムのいずれかを構成元素として含む
他の誘電体膜においても同様な現象が起こり得る。ま
た、塩素ガス以外の塩素原子を含むエッチングガスを用
いて誘電体膜をドライエッチングする場合にも同様の問
題が発生していた。
【0009】上述のような誘電体膜をドライエッチング
する際の突起状変質物の防止策としては、誘電体膜の構
成元素であるチタン、バリウム及びストロンチウムの塩
化物を除去することが有効である。具体的には、これら
の塩化物をより安定なフッ化物に置換するという方法が
考えられる。これまでに、アルゴンガスと塩素ガスの混
合ガスに微量のフッ素化合物ガスを添加してエッチング
を行う方法により、BST膜露出面の突起状変質物の発
生を防止した報告例が“H.M.Lee,D.C.Ki
m,W.Jo,andK.Y.Kim,J.Vac.S
ci.Technol.B16,1891(199
8).”において示されている。この方法を用いた場
合、塩素とフッ素が共存した雰囲気においてエッチング
が進行するため、エッチング終了時においてもエッチン
グ表面には、チタン、バリウム及びストロンチウムの塩
化物とフッ化物とが共存することとなり、突起状変質物
の発生は完全には防止できないものと考えられる。更に
この方法では、エッチング時に基板を保持する試料台に
は高周波バイアス電力が印加されるため、基板表面への
入射イオンによる物理的スパッタ及びイオンの運動エネ
ルギーにより促進される下地膜中のシリコンとフッ素と
の化学反応の両方の作用によって、BST膜に対する下
地のシリコン酸化膜のエッチング速度は大きくなり、図
5(c)に示すように下地のシリコン酸化膜2に段差9
が発生する。高誘電体材料を用いた薄膜キャパシタで
は、その高さを小さくできるという利点があるが、段差
9が発生するとこの利点を活かすことができず、後工程
において、パターン露光時のデフォーカスや膜形成時の
カバレッジ不良などの種々の問題が生じる。また、この
ような弗素化合物ガスを用いた方法の場合には、弗素及
びそのガス中に含まれる他の元素が、誘電体膜及び下地
膜表面に残留するため、これらを除去するための加熱処
理若しくは薬液処理等の工程が必要であるという欠点
も、他の事例において示されている。
【0010】また、塩素ガスを含むプラズマでエッチン
グ後、弗素またはそれを含むガスのプラズマ照射を行う
ことにより、塩素の原子等を弗素の原子に置換する方法
が特開平8−213364号公報において示されてい
る。この方法においては、突起状変質物7の発生を防止
することができるが、上述の下地への段差9の発生、残
留する弗素を除去するための後処理が必要という問題に
ついては解決できない。
【0011】以上のように従来の半導体装置の製造方法
では、塩素を含むガスによりドライエッチングを行った
後、誘電体膜5の露出面での突起状変質物7の発生を完
全に防止し、かつ下地のシリコン酸化膜2の凸凹8及び
段差9の発生を防止することは困難であった。更に、残
留する弗素などを除去する後処理が必要であった。
【0012】本発明は上述のような課題を解決するため
になされたものであり、チタン、ストロンチウム及びバ
リウムのいずれかを構成元素として含む誘電体膜を塩素
を含むエッチング用ガスのプラズマに曝した後に発生す
る突起状変質物、下地膜の凹凸及び下地膜の段差を抑制
することができる半導体装置の製造方法を提供するもの
である。
【0013】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、基板上にチタン、ストロンチウム及び
バリウムのいずれかを構成元素として含む誘電体膜を形
成する工程、この誘電体膜を塩素を含むエッチング用ガ
スのプラズマに曝す工程、誘電体膜のプラズマ暴露面を
酸化性ガスで処理する工程、を備えるものである。
【0014】また、塩素を含むエッチング用ガスのプラ
ズマに曝す工程が、誘電体膜をエッチングする工程から
なるものである。
【0015】また、塩素を含むエッチング用ガスのプラ
ズマに曝す工程が、誘電体膜上に位置する導電体膜をエ
ッチングする工程からなるものである。
【0016】また、酸化性ガスで処理する工程が、誘電
体膜のプラズマ暴露面を大気に曝すことなく行われるも
のである。
【0017】また、酸化性ガスが、酸素ガスを含むプラ
ズマであるものである。
【0018】さらにまた、酸化性ガスが、オゾンガスを
含むガスであるものである。
【0019】
【発明の実施の形態】実施の形態1.図1は、この発明
の実施の形態1の半導体装置の製造方法を説明する図で
あり、半導体装置の要部を示す断面説明図である。図1
に示される半導体装置は、下部電極3、誘電体膜5及び
上部電極6によって構成される薄膜キャパシタを含んで
いる。次にこの半導体装置の製造方法について説明す
る。まず、シリコン基板などの基板1上に、シリコン酸
化膜2を形成し、シリコン酸化膜2に開口部を形成し、
開口部に基板1と下部電極4とを接続する接続プラグ3
を形成する。その後、接続プラグ3に接続するように下
部電極4のパターンを形成する。下部電極4としては、
白金、パラジウム、イリジウム、ルテニウム、レニウ
ム、オスミウム、ロジウムなどの貴金属が用いられる。
次に、誘電体膜であるBST膜5、下部電極と同様の貴
金属の導電体膜からなる上部電極6を連続的に形成す
る。同一のフォトレジストマスクを用いて上部電極6と
BST膜5をそれぞれドライエッチングした後、フォト
レジストマスクを除去する。
【0020】BST膜5の形成はスパッタリング法など
のPVD法を用いて行い、BST膜5のドライエッチン
グは塩素ガスのプラズマ中で行う。BST膜5のドライ
エッチングにおいては、BST膜5の表面に入射するイ
オンによる物理的スパッタ及びイオンの運動エネルギー
により促進されるBST膜5の構成元素と塩素との化学
反応の両方の作用によってエッチングが進行する。この
ような装置としては、ECRプラズマエッチング装置、
平行平板型ドライエッチング装置、三電極型ドライエッ
チング装置、二周波型ドライエッチング装置、マグネト
ロンエッチング装置、ヘリコン波型ドライエッチング装
置、誘導結合型ドライエッチング装置など各種のプラズ
マを用いたドライエッチング装置を用いることができ
る。尚、基板1の近傍でのイオンを加速するバイアス電
圧が小さい場合には、基板1を保持する試料台に高周波
バイアスなどを印加することによりバイアス電圧を高
め、エッチングを効率よく進行させることができる。
【0021】BST膜5を塩素ガスのプラズマに曝して
ドライエッチングした後、露出したBST膜5のプラズ
マ暴露面10(即ちエッチング側壁)にはバリウム、ス
トロンチウム及びチタンの塩化物が残留している。この
塩素を電子親和力の大きい元素で置換する。このような
元素としては、酸素、弗素などがあるが、弗素を含むガ
スを用いた場合には上述のような問題があり、本発明に
おいては、BST膜5のプラズマ暴露面10を酸化性ガ
スとして酸素ガスプラズマ処理することにより、塩素を
酸素で置換する。
【0022】酸素ガスプラズマ条件として、特にバイア
ス電圧を印加する必要はない。但し、下地のシリコン酸
化膜2のエッチング速度は小さいので、バイアス電圧を
印加しても問題はない。
【0023】この酸素ガスプラズマによる処理は、BS
T膜のプラズマ暴露面10に残留したバリウム、ストロ
ンチウム及びチタンの塩化物が吸湿する前に、塩化物中
の塩素原子を酸素原子に置換することでその効果が得ら
れるものである。従って、塩素ガスによるドライエッチ
ング後、酸素ガスプラズマによる処理前にBST膜のプ
ラズマ暴露面10を大気などの水分を含むガスに曝した
場合、上記効果は得ることができない。このため通常は
エッチング処理と酸化性処理を真空中で連続処理する
が、水分を含むガスに曝されない方法であれば、これ以
外の方法であってもよい。
【0024】また、処理室内にエッチングに用いた塩素
ガスが残留していると、この残留ガスがBST膜5の構
成元素であるバリウム、ストロンチウム及びチタンと結
合することにより、置換効果が不十分であるので、エッ
チング処理後にエッチング処理室を真空排気して残留塩
素ガスを除去してから酸素ガスプラズマによる処理を行
う。エッチング処理室の真空排気は例えば、処理室の真
空度が1×10-1Pa以下になるまで行う。尚、残留塩
素ガスの影響を除く方法として、水分を含まないガスに
より処理室内の置換してもよく、あるいはゲートバルブ
で仕切られた別の処理室で処理してもよい。
【0025】上記の方法により、BST膜5のドライエ
ッチング後にBST膜のプラズマ暴露面10に存在する
構成元素の塩化物を、酸化物に置き換えることが可能で
ある。これによりBST膜のプラズマ暴露面10の塩化
物を大気に曝すことで発生する突起状変質物の防止が可
能である。また、上記の酸素ガスプラズマによる処理
は、BST膜5のドライエッチング後に、ドライエッチ
ング処理と同一装置内で行うことができ、かつ短時間の
処理で上記の効果が得られる。
【0026】また、本発明で用いる酸化性ガスによる処
理では、下地のシリコン酸化膜2をエッチングしないの
で、従来四弗化炭素ガスを用いたプラズマ処理をした場
合に見られた下地膜に段差が生じるという問題を防ぐこ
とができる。
【0027】上記の説明では、BST膜5のドライエッ
チングガスに塩素ガスを用いたが、三塩化硼素、四塩化
珪素、塩化水素などの塩素化合物ガス、あるいはこれら
の塩素化合物ガスと酸素、アルゴン、キセノン、ヘリウ
ムなどとの混合ガスを用いても良い。
【0028】また上記の説明では、酸化性ガスによる処
理として、酸素ガスによるプラズマ処理する場合につい
て示したが、これはオゾンガスに曝す処理であってもよ
い。この場合にはオゾンガスそのものが酸化性ガスであ
り、プラズマを用いることなく、BST膜5のエッチン
グ面をオゾンガスに曝すことにより上記と同様の効果が
得られる。また、酸化性ガスによる処理として、酸素ガ
スと窒素ガスなどの不活性ガスとの混合ガスのプラズマ
処理であってもよく、オゾンガスと窒素ガスなどの不活
性ガスとの混合ガスに曝す処理であってもよい。
【0029】また、上記の説明では誘電体膜としてBS
T膜を用いたが、PZT膜、SrTiO3膜(STO
膜)、BaTiO3膜(BTO膜)、(Pb,La)
(Zr,Ti)O3膜(PLZT膜)などのABO3
(A、Bは金属)あるいはSrBi2Ta2O9膜(S
BT膜)などのABi2B2O9(A、Bは金属)で表
される多元系酸化膜で、A若しくはBの少なくともいず
れか一方に構成元素としてチタン、ストロンチウムある
いはバリウムのいずれかを含む誘電体膜を用いた場合に
も上記と同様の効果が得られる。
【0030】また、上記の説明では、図1に示される薄
膜キャパシタを含む半導体装置の製造方法について示し
たが、これに限らず上記誘電体膜を用いた半導体装置の
製造方法に用いることができる。
【0031】実施の形態2.尚、実施の形態1は上部電
極6とBST膜5を連続的にドライエッチングする場合
について示したが、上部電極6を塩素を含むエッチング
用ガスを用いてドライエッチングした後、露出したBS
T膜5を一旦大気に曝す場合には、上部電極6のドライ
エッチング後、BST膜5を大気に曝す前にBST膜5
の表面の塩化物を酸化性ガスで処理することによって酸
素で置換を行い、ドライエッチング前のBST膜5上に
突起状変質物が発生するのを防ぐ。その後実施の形態1
と同様の方法でBST膜5のドライエッチング及び酸化
性ガスで処理を行う。このような方法では、上部電極6
を塩素を含むガスを用いてドライエッチングした後、B
ST膜5を一旦大気に曝す場合でも、BST膜5のドラ
イエッチング後に下地のシリコン酸化膜の露出面11で
の凹凸の発生を防ぐことができるのでプロセスの自由度
を大きくすることができる。
【0032】以下、誘電体膜としてBST膜を用いたと
きの本発明の効果を、ドライエッチング後の表面を電子
顕微鏡観察を行うことにより検証した実施例及び比較例
について説明する。 実施例1.まず、シリコン基板上に厚さ約50nmのB
ST膜をPVD法で形成し、ECRプラズマエッチング
装置のエッチング処理室内に搬入した。エッチング処理
室内を真空排気後、エッチング処理室内にエッチングガ
スとして50ml/min(標準状態)の塩素ガスを導
入し、ガス圧力を1.3Paに調整する。次にマイクロ
波パワー1000Wを印加し、プラズマを発生させた。
このとき基板を保持する試料台には高周波バイアス電力
250Wを印加した。この放電条件でBST膜の表面よ
り20nmエッチングを行い放電を停止した。このエッ
チング後のBST膜表面においては、バリウム、ストロ
ンチウム及びチタンの塩化物がBST膜表面に残留した
状態である。次にこのエッチング処理室内のガス圧力を
1×10-3Pa以下とし、続いて同じエッチング処理室
内において、酸素ガスによるプラズマ処理を実施する。
エッチング処理室内に50ml/min(標準状態)の
酸素ガスを導入した後、ガス圧力を1.3Paに調整
し、マイクロ波パワー400Wを印加し、プラズマを発
生させた。このとき基板を保持する試料台には高周波バ
イアス電力は印加しない。この処理条件で15秒間処理
を行った。図2は、この発明の実施例1の半導体装置の
製造方法における、途中までドライエッチングしたBS
T膜表面の電子顕微鏡写真である。図2のように、実施
例1においては、上記の連続した処理により、塩素ガス
によるドライエッチング後においても、突起状変質物の
ない平滑なBST膜表面を得ることができた。
【0033】比較例1.上記酸素ガスによるプラズマ処
理は、電子親和力が大きな元素を含むガスによってその
効果が得られるものである。従って、電子親和力が小さ
いアルゴンガスのプラズマにより処理する場合において
はその効果が得られない。アルゴンガスを用いた場合を
比較例1として以下に示す。実施例1と同一条件でBS
T膜をエッチング後、エッチング処理室内のガス圧力を
1×10-3Pa以下とし、続いて上記プラズマエッチン
グ処理室内において、アルゴンガスによるプラズマ処理
を行った。ガス流量、ガス圧力、放電電力、高周波バイ
アス電力及び処理時間は実施例1の酸素プラズマ処理と
同一とし、ガスのみを酸素ガスからアルゴンガスに代え
た。図3は、この発明の比較例1の半導体装置の製造方
法における、途中までドライエッチングしたBST膜表
面の電子顕微鏡写真である。図3のように比較例1にお
いては、BST膜表面に突起状変質物が見られた。
【0034】比較例2.電子親和力が大きな元素とし
て、酸素の代わりに弗素を含む、四フッ化炭素ガスを用
いた場合を比較例2として以下に示す。実施例1と同一
条件でBST膜をエッチング後、エッチング処理室内の
ガス圧力を1×10-3Pa以下とし、続いて上記プラズ
マエッチング処理室内において、アルゴンガスによるプ
ラズマ処理を実施した。ガス流量、ガス圧力、放電電
力、高周波バイアス電力及び処理時間は実施例1の酸素
プラズマ処理と同一とし、ガスのみを酸素ガスから四フ
ッ化炭素ガスに代えた。図4は、この発明の比較例2の
半導体装置の製造方法における、途中までドライエッチ
ングしたBST膜表面の電子顕微鏡写真である。図4の
ように比較例2においては、実施例1と同様に突起状変
質物のない平滑なBST膜表面が得られた。しかし、こ
の四フッ化炭素ガスによるプラズマ処理条件では、BS
T膜の下地膜に用いられるシリコン酸化膜のエッチング
速度が大きかった。従って、図1のような薄膜キャパシ
タ構造においては、四フッ化炭素ガスによるプラズマ処
理を用いた場合、下地膜であるシリコン酸化膜がエッチ
ングされることで、下地膜に段差が生じるという問題が
あることが確認された。
【0035】以上の一連の結果からも明らかなように、
塩素ガスによるBST膜のドライエッチング後の処理と
しては、酸素ガスプラズマによる処理が適している。
【0036】
【発明の効果】以上のように、この発明に係る半導体装
置の製造方法によれば、誘電体膜を塩素を含むエッチン
グ用ガスのプラズマに曝した後、この誘電体膜のプラズ
マ暴露面を酸化性ガスで処理するので、誘電体膜のプラ
ズマ暴露面若しくは下地膜の露出面における突起状変質
物の発生を防ぐことができる。さらに、下地膜の凸凹及
び下地膜の段差が生じるという問題も防ぐことができ
る。
【図面の簡単な説明】
【図1】 この発明の実施の形態1の半導体装置の製造
方法を示す図であり、半導体装置の要部を示す断面説明
図である。
【図2】 この発明の実施例1の半導体装置の製造方法
における、途中までドライエッチングしたBST膜表面
の電子顕微鏡写真である。
【図3】 この発明の比較例1の半導体装置の製造方法
における、途中までドライエッチングしたBST膜表面
の電子顕微鏡写真である。
【図4】 この発明の比較例2の半導体装置の製造方法
における、途中までドライエッチングしたBST膜表面
の電子顕微鏡写真である。
【図5】 従来の半導体装置の製造方法の課題を説明す
る図であり、半導体装置の要部を示す断面説明図であ
る。。
【図6】 従来の半導体装置の製造方法において、誘電
体膜としてBST膜を用いた場合の、途中までドライエ
ッチングしたBST膜表面の電子顕微鏡写真である。
【符号の説明】
1 シリコン基板 5 誘電体膜(BST膜) 6 上部電極(導電体膜)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 仲村 恵右 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5F004 AA08 AA09 BA04 BA05 BA13 BA14 BA20 BB13 DA04 DA05 DA11 DA22 DA23 DA26 DA27 DA29 DB13 EB08 FA08 5F083 AD21 FR01 JA14 JA15 JA17 JA38 MA06 MA17 PR03

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上にチタン、ストロンチウム及びバ
    リウムのいずれかを構成元素として含む誘電体膜を形成
    する工程、該誘電体膜を塩素を含むエッチング用ガスの
    プラズマに曝す工程、該誘電体膜のプラズマ暴露面を酸
    化性ガスで処理する工程、を備えてなる半導体装置の製
    造方法。
  2. 【請求項2】 塩素を含むエッチング用ガスのプラズマ
    に曝す工程が、上記誘電体膜をエッチングする工程から
    なる請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 塩素を含むエッチング用ガスのプラズマ
    に曝す工程が、上記誘電体膜上に位置する導電体膜をエ
    ッチングする工程からなる請求項1記載の半導体装置の
    製造方法。
  4. 【請求項4】 酸化性ガスで処理する工程が、上記誘電
    体膜のプラズマ暴露面を大気に曝すことなく行われるこ
    とを特徴とする請求項1〜請求項3のいずれか1項に記
    載の半導体装置の製造方法。
  5. 【請求項5】 酸化性ガスが、酸素ガスを含むガスのプ
    ラズマである請求項1〜請求項3のいずれか1項に記載
    の半導体装置の製造方法。
  6. 【請求項6】 酸化性ガスが、オゾンガスを含むガスで
    ある請求項1〜請求項3のいずれか1項に記載の半導体
    装置の製造方法。
JP2000157788A 2000-05-29 2000-05-29 半導体装置の製造方法 Pending JP2001339053A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000157788A JP2001339053A (ja) 2000-05-29 2000-05-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000157788A JP2001339053A (ja) 2000-05-29 2000-05-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001339053A true JP2001339053A (ja) 2001-12-07

Family

ID=18662363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000157788A Pending JP2001339053A (ja) 2000-05-29 2000-05-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001339053A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151383A (ja) * 1992-11-12 1994-05-31 Mitsubishi Electric Corp 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法、薄膜キャパシタ素子の製造方法およびその方法を実施するためのプラズマ処理装置
JPH08153707A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体装置の製造方法
JPH09266200A (ja) * 1996-01-26 1997-10-07 Matsushita Electron Corp 半導体装置の製造方法
JPH11330050A (ja) * 1998-05-14 1999-11-30 Sharp Corp 誘電体素子の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151383A (ja) * 1992-11-12 1994-05-31 Mitsubishi Electric Corp 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法、薄膜キャパシタ素子の製造方法およびその方法を実施するためのプラズマ処理装置
JPH08153707A (ja) * 1994-11-29 1996-06-11 Nec Corp 半導体装置の製造方法
JPH09266200A (ja) * 1996-01-26 1997-10-07 Matsushita Electron Corp 半導体装置の製造方法
JPH11330050A (ja) * 1998-05-14 1999-11-30 Sharp Corp 誘電体素子の形成方法

Similar Documents

Publication Publication Date Title
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
US5240554A (en) Method of manufacturing semiconductor device
US5445710A (en) Method of manufacturing semiconductor device
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
US7700494B2 (en) Low-pressure removal of photoresist and etch residue
US20020124867A1 (en) Apparatus and method for surface cleaning using plasma
WO2005114715A1 (en) Method for cleaning substrate surface
US6639317B2 (en) Semiconductor device in trench
US5624583A (en) Method of manufacturing semiconductor device
US6492280B1 (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
US6296777B1 (en) Structuring process
KR101787514B1 (ko) 플라즈마 처리 방법 및 반도체 장치의 제조 방법
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
US6955177B1 (en) Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss
US6127277A (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
US6753133B2 (en) Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide
US6454956B1 (en) Structuring method
US6315913B1 (en) Structuring method
US20060213616A1 (en) Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon
US6860275B2 (en) Post etching treatment process for high density oxide etcher
US5950092A (en) Use of a plasma source to form a layer during the formation of a semiconductor device
Yunogami et al. Anisotropic etching of RuO 2 and Ru with high aspect ratio for gigabit dynamic random access memory
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JPH0613357A (ja) 半導体装置のエッチング方法
JP2001339053A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727