JPH10125680A - 多層配線の形成方法 - Google Patents

多層配線の形成方法

Info

Publication number
JPH10125680A
JPH10125680A JP29738996A JP29738996A JPH10125680A JP H10125680 A JPH10125680 A JP H10125680A JP 29738996 A JP29738996 A JP 29738996A JP 29738996 A JP29738996 A JP 29738996A JP H10125680 A JPH10125680 A JP H10125680A
Authority
JP
Japan
Prior art keywords
film
etching
wiring
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29738996A
Other languages
English (en)
Inventor
Toshio Nakanishi
敏雄 中西
Muneo Harada
宗生 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP29738996A priority Critical patent/JPH10125680A/ja
Publication of JPH10125680A publication Critical patent/JPH10125680A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 下層Al配線13をエッチングすることなく
反射防止膜14のみを除去することができ、且つアフタ
−コロ−ジョンを生じさせることなく良好なコンタクト
を得ることができる多層配線の形成方法を提供するこ
と。 【解決手段】 下層Al配線13上に形成されたTiN
とTiとの2層からなる反射防止膜14上に層間絶縁膜
15を積層し(工程(b))、層間絶縁膜15を選択的
にエッチングしてコンタクトホ−ル17を形成した後
(工程(c))、Si基板11の温度を例えば150℃
に保持した状態でCF4 /O2 の混合ガスプラズマで反
射防止膜14を除去する(工程(d))。その後、上層
Al配線18を形成する(工程(e))。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置における
多層配線の形成方法に関し、より詳細には反射防止膜を
有する多層配線の形成方法に関する。
【0002】
【従来の技術】近年半導体装置の高集積化、高速化に伴
い素子の微細化が著しい。素子の微細化によりそれぞれ
の素子の動作速度は速くなる。しかし、それにともない
素子間を接続する配線断面積も縮小するため配線抵抗が
増大するという問題が生じている。この問題を解決する
ため、配線材には低抵抗材であるAlまたはAl合金を
用い、さらにこのAlまたはAl合金からなる配線(以
下、単に「Al配線」という)を多層とし、それらの層
間を3次元的に接続した多層配線構造が用いられてい
る。そして前記多層配線間の接続は、層間絶縁膜、一般
的には酸化シリコン膜をエッチングすることにより形成
されたコンタクトホ−ルを介して行われている。
【0003】このような多層配線構造を用いると層間絶
縁膜の膜厚は場所により異なってくる。この膜厚が異な
る層間絶縁膜の複数箇所にコンタクトホ−ルをエッチン
グにより同時に形成すると、層間絶縁膜下のAl配線は
層間絶縁膜の膜厚が薄いところでは該膜厚の厚い所より
も過大にエッチングされることになる。
【0004】層間絶縁膜として用いられる酸化シリコン
膜のエッチングは、通常、エッチャントとしてCHF
3 、CF4 等を用い、強固なSi−O結合を切断するた
めに高い入射イオンエネルギーが得られる条件下で行わ
れる。つまり、酸化シリコン膜のエッチングのメカニズ
ムはラジカル反応の様な化学的なものではなく、スパッ
タリングの様な物理的過程に近い。このような条件下で
エッチングを行うと、層間絶縁膜のみならずAl配線も
エッチングされ、Al−F系反応生成物を主成分とした
Alクラウンが生じ、コンタクト抵抗が増大する。
【0005】一方、配線の多層化が進むにつれて下地基
板との段差が大きくなり、配線形成のフォトリソグラフ
ィー工程におけるハレーションが深刻な問題となってい
る。このハレーションは露光光が前記段差部に隣接した
レジストパターン側に反射され、本来レジストパターン
として残しておくべき部分までもが感光して該レジスト
パターンが崩れてしまう現象である。この様なハレーシ
ョンにより崩れたレジストパターンは、続く配線エッチ
ング工程においてAlまたはAl合金膜に転写され、A
l配線の断線を招く。
【0006】このハレーションの対策としてAlまたは
Al合金膜上に反射防止膜として低反射率の金属薄膜を
形成する方法が一般的に採用されている。材料としては
TiN、Ti、TiW、TiON、W、WSi、Si等
が一般的である。
【0007】この様な反射防止膜を有する下層配線上に
層間絶縁膜を形成した後、上層配線との電気的導通をと
るための接続孔(コンタクトホ−ル)を形成する。この
コンタクトホ−ルを介して上下部配線は接続される。し
かし反射防止膜として用いられる前記金属材料は電気抵
抗値が高いためコンタクト抵抗が増大する。
【0008】さらに素子の微細化に伴い、コンタクトホ
−ルの深さをその直径で除した所謂アスペクト比が増す
とコンタクトホ−ルの内壁面へのAlまたはAl合金の
スパッタリングを妨害するシャドー効果が増大し、コン
タクトホ−ル内部におけるAlまたはAl合金の膜厚が
極端に薄くなり、この部分で断線する虞が生じる。
【0009】これらの問題を解決するため、反射防止膜
を有する配線上に層間絶縁膜を形成し、エッチングによ
りコンタクトホールを形成した後、コンタクトホール部
の反射防止膜をエッチングにより除去し、同時にコンタ
クトホール開口部に傾斜面を付ける方法が提案されてい
る。(特開平6−97289号公報)この方法によれば
層間絶縁膜エッチング時にAl配線に対して過大なエッ
チングがなされないのでAl−F系反応生成物が生成せ
ず、また反射防止膜を除去するためコンタクト抵抗が増
大することがなく、エッチングの際、開口部に傾斜面を
形成するためAl配線の被覆性が向上するとされてい
る。
【0010】
【発明が解決しようとする課題】しかし近年スパッタ技
術の発達によりAlの被覆性が向上しており(例えば、
コリメーテッドスパッタ法、遠距離スパッタ法等があ
る。)、スパッタにより0.25μm径のコンタクトホ
ールにも安定したAlの埋め込みが可能になってきてお
り、コンタクトホール開口部に傾斜面を付ける必要は無
くなってきている。そればかりかコンタクトホール開口
部に傾斜面を付けることは素子の高集積化の妨げになっ
ている。
【0011】また通常ドライエッチング時には反応性の
高いハロゲン系のガスが用いられる。このことはコンタ
クトホール部の反射防止膜をエッチングする際にも同様
である。よってコンタクトホール部の反射防止膜をエッ
チングする際には反応性の高いハロゲン系のF、Cl、
Brが用いられる(ヨウ素Iはそのエッチャント自身の
蒸気圧が低いためにドライエッチングに用いることは困
難である)。またそのエッチングの際に同時にコンタク
トホール開口部に傾斜面を付けるためにはイオンエネル
ギーを大きくしなければならない。イオンエネルギーが
高い条件で反射防止膜のエッチングを行うとき、ガス系
がFである場合、先に示したようにAlFX の蒸気圧が
低いためAlクラウンを生じコンタクト抵抗の増大を招
く。ガス系がCl、Brの時はAlとの反応生成物の蒸
気圧が高いためAlクラウンを生じることはない。
【0012】このようにコンタクトホール部の反射防止
膜をエッチングにより除去し、同時にコンタクトホール
開口部に傾斜面を付けて信頼性の高いコンタクトを得る
ためには、反射防止膜のエッチング時にCl、あるいは
Br系のガスを用いねばならない。
【0013】しかし92年度Digest of Paper Micro Pr
ocess '92 pp144,145 や半導体研究19巻、p258
(西澤潤一編、1982年8月20日、工業調査会発
行)や超LSIプロセスデータハンドブック、p479
〜p481(昭和57年4月15日、サイエンスフォー
ラム発行)に示されているようにBrやClにより簡単
にAlはエッチングされてしまう。このためBr系、C
l系ガスプラズマを用いて反射防止膜を除去した場合、
下地のAl配線に対して安定に高選択比を得るのが困難
であり、Al配線は当然エッチングされてしまう。その
ため上層配線と下層配線間とのコンタクトの信頼性が劣
化する。またCl系プラズマによるエッチング後にはウ
ェハー表面に塩素が残留してしまう。この残留塩素が一
旦大気解放されて湿分に接触するとアフターコロージョ
ンを引き起こし、上層配線と下層配線との間のコンタク
トの信頼性を劣化させる。
【0014】本発明はこのような課題に鑑み発明された
ものであって、反射防止膜下のAl配線材をエッチング
することなく反射防止膜のみを除去し、且つアフターコ
ロージョンを生じさせずに良好なコンタクトを得ること
ができる多層配線の形成方法を提供することを目的とし
ている。
【0015】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る多層配線の形成方法(1)は、半導体素
子が形成された半導体基板上に設けられた反射防止膜を
有するAlまたはAl合金からなる金属配線上に層間絶
縁膜を積層し、該層間絶縁膜を選択的にエッチングして
コンタクトホ−ルを開口した後、フルオロカーボン系ガ
スあるいはフルオロカーボン系ガスに含まれる一部もし
くは全ての炭素を窒素、硫黄、水素のいずれかと置き換
えた置換体であるガスを用いたプラズマ、または該ガス
とO2 との混合ガスを用いたプラズマにより前記反射防
止膜を除去することを特徴としている。また本発明に係
る多層配線の形成方法(2)は、上記多層配線の形成方
法(1)において、前記反射防止膜がTi、TiN、T
iW、TiONあるいはこれらの積層膜で構成され、前
記プラズマによる反射防止膜除去時における前記半導体
基板の温度を100℃以上400℃以下とすることを特
徴としている。
【0016】
【発明の実施の形態】本発明者らは反射防止膜を除去す
る方法として、F系ガスによるプラズマを用いる事に注
目し、F系ガスプラズマでのTi、TiN、TiW、T
iONのTi系金属のエッチレートの温度依存性を調
べ、温度が100℃以下ではほとんどエッチングされな
いが、温度が100℃以上になると急激にエッチレート
が上昇する事を見いだした(図3、図4参照)。図3
(a)はCF4 /O2 ガス系でのTi系金属のエッチレ
ートの温度依存性、図3(b)はCF4 ガスでのTi系
金属のエッチレートの温度依存性、図4(a)はSF6
/O2 ガス系でのTi系金属のエッチレートの温度依存
性、図4(b)はSF6 ガスでのTi系金属のエッチレ
ートの温度依存性を示したものである。
【0017】このようにF系ガスプラズマにより100
℃以上でエッチングすることにより容易にTi系金属を
除去できる。
【0018】Ti系金属以外の反射防止膜、例えばW、
Si、WSi2 はエッチレートの温度依存性が小さく1
00℃以下の低温でもF系ガスプラズマにより除去可能
であった(図5、6参照)。図5(a)はCF4 /O2
ガス系でのW、Si、WSi2 のエッチレートの温度依
存性、図5(b)はCF4 ガスでのW、Si、WSi2
のエッチレートの温度依存性、図6(a)はSF6 /O
2 ガス系でのW、Si、WSi2 のエッチレートの温度
依存性、図6(b)はSF6 ガスでのW、Si、WSi
2 のエッチレートの温度依存性を示したものである。
【0019】このような温度依存性を示す原因は図7に
示したようにTi系金属がTi−Fxとしてエッチング
される際の活性化エネルギーが他の反応に比べ非常に大
きいためである。図7は図1(a)をアレニウスプロッ
トして活性化エネルギーを求めたものであるが、Ti系
金属の活性化エネルギーは0.5〜0.55eVと他の
物質の活性化エネルギーに比べ一桁程度大きい。
【0020】また反射防止膜は層間膜に比べ遥かに薄い
膜であり、且つシリコン酸化膜をエッチングするのに比
べ遥かに入射イオンエネルギーが低い条件でエッチング
することができる。そのためAl配線はエッチングされ
ず、Al−F系反応生成物によるAlクラウンは形成さ
れない。(図5、図6には示されていないが条件に依存
せずAl配線はエッチングされなかった。)このように
反射防止膜はF系ガスプラズマにより下地Al配線をエ
ッチングすることなく除去できる。特にTi、TiN、
TiW、TiONのTi系金属に関しては半導体基板温
度を100℃以上とすることで十分に除去できる。また
反射防止膜エッチング後に塩素が残留することがなく、
反射防止膜下のAlのアフターコロージョンは生じな
い。
【0021】一方、Ti、TiN、TiW、TiONあ
るいはこれらの積層膜で構成された反射防止膜を除去す
る際の半導体基板の温度が400℃を超えると、層間膜
あるいはAl配線自体に大きなストレスを生じ、Al配
線の信頼性が低下するので、この時の半導体基板の温度
は400℃以下とするのが好ましい。
【0022】本発明によればコンタクトホ−ル開口後に
F系ガスを用いて反射防止膜を除去するため、反射防止
膜下のAlはエッチングされずAlクラウンが生じな
い。またアフターコロージョンも生じないため、信頼性
の高い良好なコンタクトを得ることができる。
【0023】
【実施例】以下、本発明に係る多層配線の形成方法の実
施例を図面に基づいて説明する。また比較例も示す。
【0024】実施例1 図1(a)〜(e)は実施例1に係る多層配線の形成方
法を説明するために各工程を模式的に示した断面図であ
る。半導体素子等(図示せず)を形成したSi基板11
上にCVD法により絶縁膜(SiO2 膜)12を堆積さ
せた後、コリメーテッドスパッタ装置(図示せず)でA
lSiCu膜を600nm、Ti膜を10nm、TiN
膜を25nm、順に真空中で連続的に形成した。その
後、通常のフォトリソグラフィ−及びエッチング工程を
施して反射防止膜(この場合TiN/Ti)14を有す
る下層Al配線13を形成した(工程(a))。次に、
プラズマCVD法により反射防止膜14上に層間絶縁膜
(SiO2 膜)15を800nm堆積させた(工程
(b))。
【0025】次に、層間絶縁膜15上にレジスト層16
を形成した後、フォトリソグラフィー及びエッチング工
程を施して層間絶縁膜15にコンタクトホール17を開
口した。このときエッチング装置としては陰極結合平行
平板エッチング装置を用い、エッチング条件はCF4
20sccm、CHF3 =20sccm、Ar=300sccm、ウ
ェハー温度=−30℃、Press.=500mtorr 、RFパ
ワー=850Wであった。この時、TiNとTiとの2
層からなる反射防止膜14の上層を構成するTiNに対
する層間絶縁膜15のエッチング選択比は約50であ
り、選択的に層間絶縁膜15をエッチングすることがで
きた(工程(c))。
【0026】次に、アッシング及びレジスト剥離により
レジスト層16を除去した後、層間絶縁膜15をマスク
として反射防止膜14を選択的に除去するため、陽極結
合平行平板エッチング装置を用い、CF4 =100scc
m、O2 =25sccm、ウェハー温度=150℃、Press.
=500mtorr 、RFパワー=500wのエッチング条
件でエッチングを行った。このエッチングにより反射防
止膜14はTiFxの形で除去された。上記のエッチン
グは陽極結合平行平板エッチング装置を用いているた
め、層間絶縁膜15のエッチング時に比べイオンエネル
ギーが低く抑えられ、下地の下層Al配線13を構成す
るAlSiCuに対して高い選択比が得られ、Al−F
系反応生成物によるAlクラウンが形成されることはな
かった。また塩素を用いないためアフターコロージョン
を生じることはなかった(工程(d))。
【0027】次に、コリメーテッドスパッタ装置により
層間絶縁膜15及びコンタクトホ−ル17上にAlSi
Cu膜を800nm形成し、その後、通常のフォトリソ
グラフィ−及びエッチング工程を施して上層Al配線1
8を形成した(工程(e))。
【0028】実施例2 次に、本発明に係る多層配線の形成方法の実施例2を説
明する。実施例2に係る多層配線の形成方法も図1
(a)〜(e)に示した各工程にしたがって多層配線が
形成される。実施例2に係る多層配線の形成方法は、実
施例1に係る多層配線の形成方法と工程(d)において
反射防止膜14を選択的に除去する場合のエッチング条
件が異なっているのみであり、この点以外は実施例1に
係る多層配線の形成方法の場合と同じである。
【0029】すなわち、実施例2に係る多層配線の形成
方法の場合、層間絶縁膜15をマスクとして反射防止膜
14を選択的に除去するため、陽極結合平行平板エッチ
ング装置を用い、SF6 =100sccm、O2 =25scc
m、ウェハー温度=100℃、Press.=500mtorr 、
RFパワー=500wのエッチング条件でエッチングを
行った。実施例2に係る多層配線の形成方法の場合にお
いても、前記エッチングにより反射防止膜14はTiF
xの形で除去された。また、前記エッチングは陽極結合
平行平板エッチング装置を用いているため、層間絶縁膜
15のエッチング時に比べイオンエネルギーが低く抑え
られ、下地の下層Al配線13を構成するAlSiCu
膜に対して高い選択比が得られ、Al−F系反応生成物
によるAlクラウンが形成されることはなかった。また
塩素を用いないためアフターコロージョンを生じること
はなかった。
【0030】実施例3 次に、図2に基づいて実施例3に係る多層配線の形成方
法を説明する。図2(a)〜(e)は実施例3に係る多
層配線の形成方法を説明するために各工程を模式的に示
した断面図である。半導体素子等(図示せず)を形成し
たSi基板11上にCVD法により絶縁膜(SiO2
膜)12を堆積させた後、コリメーテッドスパッタ装置
でAlSiCu膜を600nm、W膜を25nm、順に
真空中で連続的に形成した。その後、通常のフォトリソ
グラフィ−及びエッチング工程を施して反射防止膜
(W)24を有する下層Al配線13を形成した(工程
(a))。次に、プラズマCVD法により反射防止膜2
4上に層間絶縁膜(SiO2 膜)15を800nm堆積
させた(工程(b))。
【0031】次に、層間絶縁膜15上にレジスト層16
を形成した後、フォトリソグラフィー及びエッチング工
程を施して層間絶縁膜15にコンタクトホール17を開
口した。このときエッチング装置は陰極結合平行平板エ
ッチング装置を用い、エッチング条件はCF4 =20sc
cm、CHF3 =20sccm、Ar=300sccm、ウェハー
温度=−30℃、Press.=500mtorr 、RFパワー=
850Wであり、反射防止膜(W)24に対する層間絶
縁膜15のエッチング選択比は約15であり、選択的に
層間絶縁膜15をエッチングすることができた(工程
(c))。
【0032】次に、アッシング及びレジスト剥離により
レジスト層16を除去した後、層間絶縁膜15をマスク
として反射防止膜24を選択的に除去するため、陽極結
合平行平板エッチング装置を用い、CF4 =100scc
m、O2 =25sccm、ウェハー温度=50℃、Press.=
500mtorr 、RFパワー=500wのエッチング条件
でエッチングを行った。該エッチングにより反射防止膜
24はWFxの形で除去された。上記エッチングは陽極
結合平行平板エッチング装置を用いているため、層間絶
縁膜15のエッチング時に比べイオンエネルギーが低く
抑えられ、下地の下層Al配線13を構成するAlSi
Cuに対して高い選択比が得られ、Al−F系反応生成
物によるAlクラウンが形成されることはなかった。ま
た塩素を用いないためアフターコロージョンを生じるこ
とはなかった(工程(d))。
【0033】次に、コリメーテッドスパッタ装置により
層間絶縁膜15及びコンタクトホ−ル17上にAlSi
Cu膜を800nm形成し、その後、通常のフォトリソ
グラフィ−及びエッチング工程を施して上層Al配線1
8を形成した(工程(e))。
【0034】比較例1 図8(a)〜(e)は比較例としての従来例に係る多層
配線の形成方法を説明するために各工程を模式的に示し
た断面図である。半導体素子等(図示せず)を形成した
Si基板11上にCVD法により絶縁膜(SiO2 膜)
12を堆積させた後、コリメーテッドスパッタ装置でA
lSiCu膜を600nm、Ti膜を10nm、TiN
膜を25nm、順に真空中で連続的に形成した。その
後、通常のフォトリソグラフィ−及びエッチング工程を
施して反射防止膜(この場合TiN/Ti)14を有す
る下層Al配線13を形成した(工程(a))。次に、
プラズマCVD法により反射防止膜14上に層間絶縁膜
(SiO2 膜)15を800nm堆積させた(工程
(b))。
【0035】次に、層間絶縁膜15上にレジスト層16
を形成した後、フォトリソグラフィー及びエッチング工
程を施して層間絶縁膜15にコンタクトホール17を開
口した。このときエッチング装置は陰極結合平行平板エ
ッチング装置を用い、エッチング条件はCF4 =20sc
cm、CHF3 =20sccm、Ar=300sccm、ウェハー
温度=−30℃、Press.=500mtorr 、RFパワー=
850Wであり、TiNとTiとの2層からなる反射防
止膜14の上層を構成するTiNに対する層間絶縁膜1
5のエッチング選択比は約50であり、選択的に層間絶
縁膜15をエッチングすることができた(工程
(c))。
【0036】次に、アッシング及びレジスト剥離により
レジスト層16を除去した後、層間絶縁膜15をマスク
として反射防止膜14を選択的に除去するため、下記の
条件でエッチングを行った。BCl3 =25sccm、Cl
2 =25sccm、ウェハー温度=50℃、Press.=10mt
orr 、RFパワー=300w、但しコンタクトホール1
7に傾斜面を付けるためにイオンエネルギーを大きくし
なければならず、RFパワーは陰極で結合した。このエ
ッチングにより反射防止膜14はTiClxの形で除去
されたが、下層Al配線13もエッチングされ(工程
d))、アフターコロージョン20が生じた(工程
(e))。
【0037】次に、コリメーテッドスパッタ装置により
層間絶縁膜15及びコンタクトホ−ル17上にAlSi
Cu膜を800nm形成し、その後、通常のフォトリソ
グラフィ−及びエッチング工程を施して上層Al配線1
8を形成した(工程(f))。しかし、工程(f))に
図示したように、コンタクトホ−ル17においてコンタ
クト不良19が生じた。
【0038】比較例2 図9(a)〜(e)は比較例としての別の従来例に係る
多層配線の形成方法を説明するために各工程を模式的に
示した断面図である。半導体素子等(図示せず)を形成
したSi基板11上にCVD法により絶縁膜(SiO2
膜)12を堆積させた後、コリメーテッドスパッタ装置
でAlSiCu膜を600nm、Ti膜を10nm、T
iN膜を25nm、順に真空中で連続的に形成した。そ
の後、通常のフォトリソグラフィ−及びエッチング工程
を施して反射防止膜(この場合TiN/Ti)14を有
する下層Al配線13を形成した(工程(a))。次
に、プラズマCVD法により反射防止膜14上に層間絶
縁膜(SiO2 膜)15を800nm堆積させた(工程
(b))。
【0039】次に、層間絶縁膜15上にレジスト層16
を形成した後、フォトリソグラフィー及びエッチング工
程を施して層間絶縁膜15にコンタクトホール17を開
口した。このときエッチング装置は陰極結合平行平板エ
ッチング装置を用い、エッチング条件はCF4 =20sc
cm、CHF3 =20sccm、Ar=300sccm、ウェハー
温度=−30℃、Press.=500mtorr 、RFパワー=
850wであり、TiNとTiとの2層からなる反射防
止膜14の上層を構成するTiNに対する層間絶縁膜1
5のエッチング選択比は約50であり、選択的に層間絶
縁膜15をエッチングすることができた(工程
(c))。
【0040】次に、アッシング及びレジスト剥離により
レジスト層16を除去した後、層間絶縁膜15をマスク
として反射防止膜14を選択的に除去するため、下記の
条件でエッチングを行った。HBr=70sccm、ウェハ
ー温度=50℃、Press.=10mtorr 、RFパワー=3
00w、但しコンタクトホ−ル17に傾斜面を付けるた
めにイオンエネルギーを大きくしなければならず、RF
パワーは陰極で結合した。このエッチングにより反射防
止膜14はTiBrxの形で除去されたが、下層Al配
線13もエッチングされてしまった(工程(d))。
【0041】次に、コリメーテッドスパッタ装置により
層間絶縁膜15及びコンタクトホ−ル17上にAlSi
Cu膜を800nm形成し、その後、通常のフォトリソ
グラフィ−及びエッチング工程を施して上層Al配線1
8を形成した(工程(e))。しかし、工程(e)に図
示したように、コンタクトホ−ル17においてコンタク
ト不良19が生じた。
【0042】比較例3 比較例3として反射防止膜14を除去せずに多層配線を
形成した。反射防止膜14はTiN25nm/Ti10
nmの2層構造であり、反射防止膜14を除去しないこ
と以外、多層配線の形成方法は実施例1の場合と全く同
様にした。
【0043】
【表1】
【0044】以上、実施例1〜3及び比較例1〜3に係
る2層Al配線コンタクトの歩留まり、抵抗値を表1に
示した。これはウェハー面内に210個形成されたホー
ル径0.35μm、1000段のコンタクトチェーンの
測定結果である。抵抗値が106 Ω未満を良品とし、良
品数/210個が表1における歩留まり、良品の抵抗値
の平均が表1における抵抗値である。
【0045】このように実施例に係る多層配線の形成方
法により形成した2層Al配線コンタクトは100%と
良好な歩留まり、及び低い抵抗値を有していたが、比較
例1及び比較例2に係る方法では反射防止膜14のエッ
チング時に下層Al配線13のエッチングが生じたり、
アフターコロージョン20が生じたりして歩留まりが著
しく低下した。また比較例3は反射防止膜14を除去し
ていないものであるが、歩留まりは100%と良好であ
るものの、コンタクト抵抗値が105 Ωと大きな値を示
した。
【0046】
【発明の効果】以上詳述したように本発明に係る多層配
線の形成方法においては、コンタクトホール開口後にF
系プラズマにより反射防止膜を除去する。特に反射防止
膜がTi、TiN、TiW、TiON等のTi系金属で
ある場合には半導体基板温度を100℃以上400℃以
下とすることでF系ガスプラズマにより容易に反射防止
膜を除去できる。このようにF系ガスを用いて反射防止
膜を除去するため、反射防止膜下のAl配線はエッチン
グされずAlクラウンが生じず、またアフターコロージ
ョンも生じないため、信頼性の高い、低抵抗なコンタク
トを得ることができる。
【図面の簡単な説明】
【図1】(a)〜(e)は本発明の実施例1に係る多層
配線の形成方法を説明するために各工程を模式的に示し
た断面図である。
【図2】(a)〜(e)は本発明の実施例3に係る多層
配線の形成方法を説明するために各工程を模式的に示し
た断面図である。
【図3】(a)はCF4 /O2 ガス系でのTi金属系エ
ッチレ−トの温度依存性を概略的に示したグラフであ
り、(b)はCF4 ガスでのTi金属系エッチレ−トの
温度依存性を概略的に示したグラフである。
【図4】(a)はSF6 /O2 ガス系でのTi系金属エ
ッチレ−トの温度依存性を概略的に示したグラフであ
り、(b)はSF6 ガスでのTi系金属エッチレ−トの
温度依存性を概略的に示したグラフである。
【図5】(a)はCF4 /O2 ガス系でのW、Si、W
Si2 エッチレ−トの温度依存性を概略的に示したグラ
フであり、(b)はCF4 ガスでのW、Si、WSi2
エッチレ−トの温度依存性を概略的に示したグラフであ
る。
【図6】(a)はSF6 /O2 ガス系でのW、Si、W
Si2 エッチレ−トの温度依存性を概略的に示したグラ
フであり、(b)はSF6 ガスでのW、Si、WSi2
エッチレ−トの温度依存性を概略的に示したグラフであ
る。
【図7】F系ガスプラズマによるエッチング時の各物質
の活性化エネルギ−を示したグラフである。
【図8】(a)〜(f)は従来の多層配線の形成方法を
説明するために各工程を模式的に示した断面図である。
【図9】(a)〜(e)は別の従来の多層配線の形成方
法を説明するために各工程を模式的に示した断面図であ
る。
【符号の説明】 11 Si基板 12 絶縁膜 13 下層Al配線 14、24 反射防止膜 15 層間絶縁膜 17 コンタクトホ−ル 18 上層Al配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子が形成された半導体基板上に
    設けられた反射防止膜を有するAlまたはAl合金から
    なる金属配線上に層間絶縁膜を積層し、該層間絶縁膜を
    選択的にエッチングしてコンタクトホ−ルを開口した
    後、フルオロカーボン系ガスあるいはフルオロカーボン
    系ガスに含まれる一部もしくは全ての炭素を窒素、硫
    黄、水素のいずれかと置き換えた置換体であるガスを用
    いたプラズマ、または該ガスとO2 との混合ガスを用い
    たプラズマにより前記反射防止膜を除去する工程を含む
    ことを特徴とする多層配線の形成方法。
  2. 【請求項2】 前記反射防止膜がTi、TiN、Ti
    W、TiONあるいはこれらの積層膜で構成され、前記
    プラズマによる反射防止膜除去時における前記半導体基
    板の温度を100℃以上400℃以下とすることを特徴
    とする請求項1記載の多層配線の形成方法。
JP29738996A 1996-10-18 1996-10-18 多層配線の形成方法 Pending JPH10125680A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29738996A JPH10125680A (ja) 1996-10-18 1996-10-18 多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29738996A JPH10125680A (ja) 1996-10-18 1996-10-18 多層配線の形成方法

Publications (1)

Publication Number Publication Date
JPH10125680A true JPH10125680A (ja) 1998-05-15

Family

ID=17845862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29738996A Pending JPH10125680A (ja) 1996-10-18 1996-10-18 多層配線の形成方法

Country Status (1)

Country Link
JP (1) JPH10125680A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186162A (ja) * 1997-09-29 1999-07-09 Lsi Logic Corp アライメント・マーク・コントラストの強調方法
KR100383756B1 (ko) * 2000-12-28 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6835651B2 (en) 1997-07-02 2004-12-28 Yamaha Corporation Wiring forming method
JP2008277499A (ja) * 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2013080944A (ja) * 2012-12-10 2013-05-02 Lapis Semiconductor Co Ltd 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835651B2 (en) 1997-07-02 2004-12-28 Yamaha Corporation Wiring forming method
JPH11186162A (ja) * 1997-09-29 1999-07-09 Lsi Logic Corp アライメント・マーク・コントラストの強調方法
KR100383756B1 (ko) * 2000-12-28 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2008277499A (ja) * 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2013080944A (ja) * 2012-12-10 2013-05-02 Lapis Semiconductor Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3571784B2 (ja) 半導体装置の配線形成方法
JP3538970B2 (ja) 配線形成法
US6268287B1 (en) Polymerless metal hard mask etching
US6355576B1 (en) Method for cleaning integrated circuit bonding pads
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
JPH07201986A (ja) 半導体装置の製造方法
JPH10125680A (ja) 多層配線の形成方法
JPH10326830A (ja) 半導体装置の製造方法
JP2509175B2 (ja) 配線構造体の製造方法
JPH08293490A (ja) 半導体装置のヴィアホールの形成方法
US7148150B2 (en) Method of forming metal line layer in semiconductor device
JP3369957B2 (ja) 半導体装置の製造方法
JPH07193045A (ja) 半導体装置の製造方法
JP3353490B2 (ja) 積層配線のパターニング方法
KR100452421B1 (ko) 반도체 소자의 금속 배선 공정중 이물 제거 방법
KR0155801B1 (ko) 반도체 장치 다층배선 형성방법
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP3567635B2 (ja) コンタクト形成方法
JPH05121378A (ja) 半導体装置の製造方法
KR20000056181A (ko) 반도체 장치의 비아 및 그 제조 방법
JPH11238732A (ja) 配線構造およびボンディングパッド開口の形成法
JPH0864580A (ja) 半導体装置の製造方法
JPH09237768A (ja) 半導体装置及びその製造方法
KR20020051407A (ko) 반도체 소자의 금속 배선 형성 방법
KR100307489B1 (ko) 반도체디바이스의다층배선방법