JPH11214370A - アルミニウムを含む金属膜の蝕刻方法及びこれを用いた半導体装置の配線層形成方法 - Google Patents

アルミニウムを含む金属膜の蝕刻方法及びこれを用いた半導体装置の配線層形成方法

Info

Publication number
JPH11214370A
JPH11214370A JP10290965A JP29096598A JPH11214370A JP H11214370 A JPH11214370 A JP H11214370A JP 10290965 A JP10290965 A JP 10290965A JP 29096598 A JP29096598 A JP 29096598A JP H11214370 A JPH11214370 A JP H11214370A
Authority
JP
Japan
Prior art keywords
layer
forming
metal
etching
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10290965A
Other languages
English (en)
Inventor
Koshu Shu
岡秀 秋
Dong-Yun Kim
東潤 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11214370A publication Critical patent/JPH11214370A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

(57)【要約】 （修正有） 【課題】 パターン側壁のアンダーカットやパターン浸
食が発生されなく、かつ工程マージン及び生産性を向上
させうる、アルミニウムを含む金属膜の蝕刻方法及びこ
れを用いた半導体装置の配線層形成方法を提供する。 【解決手段】 半導体基板上１０にＡｌを含む金属膜３
０を形成する。このＡｌを含む金属膜３０上にハードマ
スクパターン５０を形成する。次いでハードマスクと炭
素含有ガスとを含む蝕刻ガスを用いてＡｌを含む金属膜
３０を蝕刻する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にハードマスクを用いたアルミニウムを含
む金属膜の蝕刻方法及びこれを用いた配線層形成方法に
関する。
【０００２】
【従来の技術】配線層は半導体装置の最上部層に該当す
る膜質であって、各素子が完成された後、素子同士を電
気的に連結させる役割をする。金属配線層はワードライ
ン、PMOSまたはNMOSトランジスタ及びビットラインの間
の信号の流れを連結することを主目的とする金属配線層
と、セルとセルとの間を連結する金属配線層とに分類さ
れる。素子の迅速な動作速度を具現するためには低抵抗
の材料を配線層の材料として使用することが望ましい。
従って、現在まで知られた材料のうち最低の比抵抗を有
するAlまたはその合金(以下、アルミニウムを含む金属
と称する)が主に使われている。
【０００３】Alは電気伝導度は優秀であるが、熱に弱い
ため、Alを含む金属で配線層を形成した後にはその上に
低圧化学気相蒸着(Low Pressure Chemical Vapor Depos
ition：LP-CVD)法のような蒸着方法で保護膜質を形成し
て短所を補完すべきである。また、アルミニウムを含む
金属膜を蝕刻する時には、フォトレジストとの蝕刻選択
比がよくないのでフォトレジストの厚さを厚くすべきで
あるという難点がある。また、半導体素子の高速動作の
ためにはAlを含む金属膜の厚さも5,000オングストロー
ム〜8,000オングストロームに厚く形成する必要があ
る。従って、Alを含む金属膜を蝕刻するためには高蝕刻
率を有する腐食性の強い蝕刻液が要求される。ところ
が、このような蝕刻液はフォトレジストに吸収されて蝕
刻後、金属配線層に浸食を発生させる短所がある。
【０００４】また、フォトレジストを厚く形成する場
合、工程の処理量が低下されてフォトレジストのコント
ロールが難しくなる。従って、写真工程の後発生するス
カム(scum)、ノッチング(notching)、スロープ(slope)
などと、蝕刻後示される配線層のシーニング(thinnin
g)、ブリッジ(bridge)、線幅変化のようなパターンプロ
ファイルが不良となる。特に半導体素子の高集積化によ
り配線層の線幅を減らすべきであるが、従来の厚いフォ
トレジスト膜としては線幅を効率よく減らせない。
【０００５】フォトレジストを使用してAl配線層を形成
する工程のうち、広く使用されている工程ではAlを含む
金属膜上に、Al層からの乱反射を減らすために、例えば
TiNまたはTiWなどを蒸着して反射防止膜を形成した後、
反射防止膜上にフォトレジストパターンを形成してAl配
線層を形成した。この工程において用いられるフォトレ
ジストの厚さは18,000オングストローム〜21,000オング
ストロームである。しかし、工程の特性上フォトレジス
トに対するAlを含む金属膜の蝕刻選択比は3：1が超え
ず、フォトレジストパターンのプロファイルも垂直では
なくある程度の傾度を有する。また、Al膜のエッジ部の
フォトレジストの厚さは余程薄く、Alを含む金属膜パタ
ーンのシーニングなどを発生させ、写真工程のマージン
を減少させる原因となっている。
【０００６】このような点を改善するためにAlを含む金
属膜とフォトレジスト膜との間に緩衝機能可能な硬い膜
質(酸化物系列)を挿入する工程が提案されたことがあ
る。しかし、この工程の場合にもフォトレジスト膜を1
2,000オングストローム〜16,000オングストロームに厚
く形成すべきであり、Alを含む金属膜の厚さが6,000オ
ングストローム以上の場合には実効性がない。また、こ
の工程ではフォトレジストが存在する状態でAlを含む金
属膜の蝕刻が行われる。従って、Alを含む金属膜の蝕刻
時、強い腐食性を有する蝕刻液による浸食の発生を最小
化するために、同装置でフォトレジストの除去工程を行
う必要がある。しかし、このためにはAlを含有する金属
膜の蝕刻装備内にフォトレジスト除去用チャンバが別設
されるべきなので設備運用が難しい問題点がある。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
はパターン側壁のアンダーカットやパターン浸食が発生
されないAl膜を含有する金属膜の蝕刻方法を提供するこ
とにある。本発明の他の目的は工程マージン及び生産性
を向上させうるAl膜の蝕刻方法を提供することにある。
本発明のさらに他の目的は前記Al膜の蝕刻方法を用いた
半導体装置の配線層形成方法を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明のAlを含む金属膜の蝕刻方法によれば、まず
半導体基板上にAlを含む金属膜を形成する。このAlを含
む金属膜上にハードマスクパターンを形成する。次い
で、前記ハードマスクを蝕刻マスクとして炭素含有ガス
を含む蝕刻ガスを用いて前記Alを含む金属膜を蝕刻す
る。前記炭素含有ガスとしてはCF4、CHF3及びCHCl3より
なるグループから選択された何れか一つを使用しうる。
前記炭素含有ガスは全体蝕刻ガス流量の10〜20％の比率
で添加することが望ましい。
【０００９】前記ハードマスクパターンは、酸化膜また
は窒化膜で形成する。そして、前記Alを含む金属膜上に
ハードマスク層を形成し、前記ハードマスク層上にフォ
トレジストパターンを形成した後、前記フォトレジスト
パターンを用いて前記ハードマスク層をパタニングし、
前記フォトレジストパターンを除去して形成しうる。
【００１０】そして、前記フォトレジストパターンはの
厚さは４，０００オングストローム〜９，０００オング
ストロームの厚さが望ましい。前記他の目的を達成する
ための本発明による半導体装置の配線層形成方法では、
半導体基板上に配線金属層を形成する。前記配線金属層
上に、前記配線金属層をパタニングするためのマスク層
を形成する。そして、前記マスク層上にフォトレジスト
パターンを形成した後、前記フォトレジストパターンを
蝕刻マスクとして使用して前記マスク層をパタニングす
る。前記フォトレジストパターンを除去した後、前記マ
スク層を蝕刻マスクとして炭素含有ガスを含む蝕刻ガス
を使用して前記配線金属層をパタニングする。前記炭素
含有ガスとしてはCF4、CHF3及びCHCl3よりなるグループ
から選択された何れか一つが使用でき、蝕刻ガス流量全
体の10〜20％の比率で添加することが望ましい。
【００１１】前記マスク層は酸化膜または窒化膜で形成
でき、前記フォトレジストパターンは4,000オングスト
ローム〜9,000オングストロームの厚さで形成すること
が望ましい。前記配線金属層を形成する前に、前記半導
体基板上に、前記配線金属層と半導体基板との接着性を
向上させ、前記配線金属層から前記半導体基板に配線金
属の拡散を防止するための障壁層として、TiとTiNを形
成することが望ましい。また、前記マスク層を形成する
前に、前記配線金属層上に、前記フォトレジストパター
ンの形成工程時、前記配線金属層での光の乱反射を防止
するためのキャッピング層をさらに形成でき、このキャ
ッピング層はTiNで形成しうる。前記配線金属層はAlま
たはAl合金よりなることが望ましい。
【００１２】
【発明の実施の形態】以下、添付された図面に基づき本
発明をさらに詳しく説明する。下記実施の形態は多様な
形に変形でき、本発明の範囲が下記実施の形態に限定さ
れることではない。本発明の実施の形態は当業者に本発
明をさらに完全に説明するために提供されることであ
る。本発明の実施の形態を説明する図面において、何れ
の層や領域の厚さは明細書の明確性のために誇張された
ことであって、図面上の同じ符号は同じ要素を称する。
また、何れの層が他の層または基板の"上部"にあると記
載された場合、前記何れの層が前記他の層または基板の
上部に直接存在したり、その間に第3の層が介在されう
る。
【００１３】金属配線層の形成時の一番の難点は、配線
層の線幅を正確に制御すべき点と、金属膜から発生され
る乱反射によるアンダーカットを抑制すべき点、そして
腐食性蝕刻ガスによるパターンの浸食を最小化すべき点
などである。本発明はこのような難点を解消しうる方法
を提供する。
【００１４】図1から図4までは本発明による半導体装置
の配線層形成方法を説明するための断面図である。図1
を参照すれば、半導体基板10上にTiとTiNを順次に蒸着
して障壁層20を形成する。前記障壁層20は形成される配
線層と半導体基板10との間の接着性を向上させ、金属層
から半導体基板10への金属の拡散を防止するために形成
する。前記障壁層20上にAlまたはAl合金のようにAlを含
有する金属を蒸着して金属層30を形成する。次いで、前
記金属層30上にTiNを蒸着してキャッピング層40を形成
する。このキャッピング層40は後続の写真工程時、金属
層30での光の乱反射を減らすために形成する。
【００１５】図2を参照すれば、前記キャッピング層40
上にプラズマ化学気相蒸着(PECVD)方法で酸化物または
窒化物を蒸着することにより、前記金属層30を蝕刻する
ためのマスクとして使用されるハードマスク層50を形成
する。次いで、フォトレジストを用いた写真工程を行っ
て前記ハードマスク層50上にフォトレジストパターン60
を形成する。
【００１６】前記フォトレジストパターン60は4,000オ
ングストローム〜9,000オングストロームの厚さに形成
する。従来、金属層30をパタニングするためにフォトレ
ジストパターンを16,000オングストローム〜21,000オン
グストロームに厚く形成したが、本発明ではフォトレジ
ストパターン60の厚さをハードマスク層50をパタニング
しうる最小限の厚さ、例えば約4,000オングストローム
に形成しても充分なので、写真工程のマージンを向上さ
せうる。
【００１７】図3を参照すれば、前記フォトレジストパ
ターン(図2の60)を蝕刻マスクとして使用してハードマ
スク層50をパタニングする。次いで、前記フォトレジス
トパターンを除去することにより、金属層30をパタニン
グするためのハードマスクパターン50を形成する。
【００１８】図4を参照すれば、前記ハードマスクパタ
ーン50を蝕刻マスクとして使用してキャッピング層40、
金属層30及び障壁層20を順次に蝕刻し、キャッピング層
パターン45、配線層35及び障壁層パターン25を形成す
る。前記金属層30、即ちAlを含む金属膜を蝕刻する工程
はフォトレジストのない状態で行われるので、配線層35
の側面に対するパッシベーションが生じず、アンダーカ
ットが発生する可能性がある。フォトレジストを蝕刻マ
スクとして使用する場合には蝕刻の進行過程でフォトレ
ジストが流れてプラズマの乱反射より配線層35が保護で
きた。しかし、ハードマスクを使用する場合にはフォト
レジストによるパッシベーションが行われないために、
パッシベーションと類似した効果が得られる方法が要求
される。
【００１９】そのため、本発明では蝕刻ガスとして炭素
を含有するガス、例えばCF4、CHF3及びCHCl3などを添加
したガスを使用して次の表1のような条件で蝕刻する。
【００２０】
【表１】
【００２１】蝕刻ガスに炭素含有ガスが添加されていな
い場合、Ａｌを含む金属で形成された配線層35の両側壁
でAlの乱反射によるアンダーカットが発生される。しか
し、蝕刻ガスに炭素含有ガスを添加した本発明の場合に
は、炭素含有ガスのパッシベーション作用により配線層
35の側壁のアンダーカットを防止しうる。
【００２２】一方、窒化膜の反射指数がTiNの反射指数
の110％水準である。つまり、ハードマスク層(図2の50)
として用いられる窒化膜と、キャッピング層(図2の40)
として用いられるTiNやTiWとが反射指数においてほぼ同
一である。従って、Alを含む金属膜の蝕刻時、マスクと
して窒化膜を使用する場合には、キャッピング層の形成
工程が省ける。
【００２３】
【発明の効果】前述した本発明によるAlを含む金属膜の
蝕刻方法及びこれを用いた配線層形成方法によれば、Al
を含む金属膜上にフォトレジストパターンを用してハー
ドマスクパターンを形成し、フォトレジストパターンを
除去した後、炭素ガスを含有するガスを用してAlを含む
金属膜を蝕刻する。従って、炭素含有ガスのパッシベー
ション作用により配線層側壁のアンダーカットが防止さ
れる。また、従来にAlを含む金属膜とフォトレジスト膜
との間の蝕刻選択比が小さいため、Alパターンに浸食が
発生した問題点を解消しうる。さらに、前記ハードマス
クパターンを窒化膜として形成する場合には反射防止膜
を別に形成する必要がないので工程を単純化しうる。
【００２４】また、フォトレジストの除去された状態で
Alを含む金属膜の蝕刻が行われるため、Alを含む金属膜
の蝕刻装備にフォトレジスト除去用装置を別に具備する
必要がないので生産性を向上させうる。また、ハードマ
スク層をパタニングしうる最小限の厚さにフォトレジス
ト膜を形成するので、写真工程のマージンを向上させう
る。
【図面の簡単な説明】
【図１】本発明による半導体装置の配線層形成方法を説
明するための断面図である。
【図２】本発明による半導体装置の配線層形成方法を説
明するための断面図である。
【図３】本発明による半導体装置の配線層形成方法を説
明するための断面図である。
【図４】本発明による半導体装置の配線層形成方法を説
明するための断面図である。
【符号の説明】
10...半導体基板 20...障壁層 30...金属層 40...キャッピング層

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上にアルミニウムを含む金属
    膜を形成する段階と、 前記アルミニウムを含む金属膜上にハードマスクパター
    ンを形成する段階と、 前記ハードマスクパターンを蝕刻マスクとし、炭素含有
    ガスを含む蝕刻ガスを用いて前記アルミニウムをを含む
    金属膜を蝕刻する段階とを含むことを特徴とするアルミ
    ニウムを含む金属膜の蝕刻方法。
  2. 【請求項２】 前記炭素含有ガスはCF4、CHF3及びCHCl3
    よりなるグループから選択された何れか一つであること
    を特徴とする請求項１に記載のアルミニウムを含む金属
    膜の蝕刻方法。
  3. 【請求項３】 前記炭素含有ガスは、蝕刻ガス全体の流
    量の10〜20％の比率で添加することを特徴とする請求項
    ２に記載のアルミニウムを含む金属膜の蝕刻方法。
  4. 【請求項４】 前記蝕刻ガスは、さらに、BCl3、Cl2及び
    N2を含むことを特徴とする請求項１に記載のアルミニウ
    ムを含む金属膜の蝕刻方法。
  5. 【請求項５】 前記ハードマスクパターンは酸化膜また
    は窒化膜よりなることを特徴とする請求項１に記載のア
    ルミニウムを含む金属膜の蝕刻方法。
  6. 【請求項６】 前記酸化膜はプラズマ化学気相蒸着方法
    で形成することを特徴とする請求項５に記載のアルミニ
    ウムを含む金属膜の蝕刻方法。
  7. 【請求項７】 前記ハードマスクパターンを形成する段
    階は、 前記アルミニウムを含む金属膜上にハードマスク層を形
    成する段階と、 前記ハードマスク層上にフォトレジストパターンを形成
    する段階と、 前記フォトレジストパターンを用いて前記ハードマスク
    層をパタニングする段階と、 前記フォトレジストパターンを除去する段階よりなるこ
    とを特徴とする請求項１に記載のアルミニウムを含む金
    属膜の蝕刻方法。
  8. 【請求項８】 前記フォトレジストパターンは4,000オン
    グストローム〜9,000オングストロームの厚さで形成す
    ることを特徴とする請求項７に記載のアルミニウムを含
    む金属膜の蝕刻方法。
  9. 【請求項９】 半導体基板上に金属層を形成する段階
    と、 前記金属層上に、前記金属層をパタニングするためのマ
    スク層を形成する段階と、 前記マスク層上にフォトレジストパターンを形成する段
    階と、 前記フォトレジストパターンを蝕刻マスクとして使用し
    て前記マスク層をパタニングする段階と、 前記フォトレジストパターンを除去する段階と、 前記マスク層を蝕刻マスクとして炭素含有ガスを含む蝕
    刻ガスを使用して前記金属層をパタニングする段階とを
    具備することを特徴とする半導体装置の配線層形成方
    法。
  10. 【請求項１０】 前記炭素含有ガスはCF4、CHF3及びCHCl
    3よりなるグループから選択された何れか一つであるこ
    とを特徴とする請求項９に記載の半導体装置の配線層形
    成方法。
  11. 【請求項１１】 前記炭素含有ガスは、蝕刻ガスの流量
    全体の10〜20％の比率で添加することを特徴とする請求
    項10に記載の半導体装置の配線層形成方法。
  12. 【請求項１２】 前記蝕刻ガスはBCl3、Cl2及びN2をさら
    に含むことを特徴とする請求項9に記載の半導体装置の
    配線層形成方法。
  13. 【請求項１３】 前記マスク層は酸化膜または窒化膜よ
    りなることを特徴とする請求項9に記載の半導体装置の
    配線層形成方法。
  14. 【請求項１４】 前記酸化膜はプラズマ化学気相蒸着方
    法で形成することを特徴とする請求項13に記載の半導体
    装置の配線層形成方法。
  15. 【請求項１５】 前記フォトレジストパターンは4,000オ
    ングストローム〜9,000オングストロームの厚さで形成
    することを特徴とする請求項9に記載の半導体装置の配
    線層形成方法。
  16. 【請求項１６】 前記金属層を形成する段階の前に、 前記半導体基板上に、前記金属層と半導体基板との接着
    を向上させるとともに、前記金属層から前記半導体基板
    に配線金属の拡散を防止するための障壁層を形成する段
    階をさらに具備することを特徴とする請求項9に記載の
    半導体装置の配線層形成方法。
  17. 【請求項１７】 前記障壁層はTiとTiNとよりなることを
    特徴とする請求項16に記載の半導体装置の配線層形成方
    法。
  18. 【請求項１８】 前記マスク層を形成する段階の前に、 前記金属層上に、前記フォトレジストパターンを形成す
    る段階において前記金属層での光の乱反射を防止するた
    めのキャッピング層を形成する段階をさらに具備するこ
    とを特徴とする請求項９に記載の半導体装置の配線層形
    成方法。
  19. 【請求項１９】 前記キャッピング層はTiNよりなること
    を特徴とする請求項18に記載の半導体装置の配線層形成
    方法。
  20. 【請求項２０】 前記金属層はAlまたはAl合金よりなる
    ことを特徴とする請求項９に記載の半導体装置の配線層
    形成方法。
JP10290965A 1997-12-11 1998-10-13 アルミニウムを含む金属膜の蝕刻方法及びこれを用いた半導体装置の配線層形成方法 Pending JPH11214370A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR199767744 1997-12-11
KR1019970067744A KR100255663B1 (ko) 1997-12-11 1997-12-11 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법

Publications (1)

Publication Number Publication Date
JPH11214370A true JPH11214370A (ja) 1999-08-06

Family

ID=19527033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10290965A Pending JPH11214370A (ja) 1997-12-11 1998-10-13 アルミニウムを含む金属膜の蝕刻方法及びこれを用いた半導体装置の配線層形成方法

Country Status (3)

Country Link
US (1) US6242358B1 (ja)
JP (1) JPH11214370A (ja)
KR (1) KR100255663B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268287B1 (en) * 1999-10-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Polymerless metal hard mask etching
KR100464430B1 (ko) * 2002-08-20 2005-01-03 삼성전자주식회사 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
KR100551071B1 (ko) * 2001-11-12 2006-02-10 주식회사 하이닉스반도체 반도체소자 제조방법
JP4690512B2 (ja) * 1998-09-15 2011-06-01 シーメンス アクチエンゲゼルシヤフト エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
CN108919407A (zh) * 2018-07-11 2018-11-30 京东方科技集团股份有限公司 金属线及金属线栅的制备方法以及线栅偏振片、电子装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW582071B (en) * 2001-03-20 2004-04-01 Macronix Int Co Ltd Method for etching metal in a semiconductor
KR100419786B1 (ko) * 2001-05-11 2004-02-21 아남반도체 주식회사 반도체 소자의 제조 방법
KR100450564B1 (ko) * 2001-12-20 2004-09-30 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
KR20030079413A (ko) * 2002-04-04 2003-10-10 아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법
KR20030089562A (ko) * 2002-05-16 2003-11-22 주식회사 하이닉스반도체 반도체 소자의 제조방법
DE10231533A1 (de) * 2002-07-11 2004-01-29 Infineon Technologies Ag Verfahren zur Metallstrukturierung
EP1420456B1 (en) * 2002-11-13 2013-05-22 Oki Data Corporation Monolithic semiconductor component and optical print head
US20040166691A1 (en) * 2003-02-26 2004-08-26 Chun-Feng Nieh Method of etching a metal line
US20040171272A1 (en) * 2003-02-28 2004-09-02 Applied Materials, Inc. Method of etching metallic materials to form a tapered profile
KR20040081240A (ko) * 2003-03-14 2004-09-21 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US20040192059A1 (en) * 2003-03-28 2004-09-30 Mosel Vitelic, Inc. Method for etching a titanium-containing layer prior to etching an aluminum layer in a metal stack
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
KR20150092581A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 배선 구조물 및 그 형성 방법
KR102403619B1 (ko) * 2017-09-18 2022-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156927A (ja) 1989-10-24 1991-07-04 Hewlett Packard Co <Hp> アルミ・メタライゼーションのパターン形成方法
JP2924723B2 (ja) * 1995-08-16 1999-07-26 日本電気株式会社 ドライエッチング方法
JP2985858B2 (ja) * 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4690512B2 (ja) * 1998-09-15 2011-06-01 シーメンス アクチエンゲゼルシヤフト エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
US6268287B1 (en) * 1999-10-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Polymerless metal hard mask etching
KR100551071B1 (ko) * 2001-11-12 2006-02-10 주식회사 하이닉스반도체 반도체소자 제조방법
KR100464430B1 (ko) * 2002-08-20 2005-01-03 삼성전자주식회사 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
US7226867B2 (en) 2002-08-20 2007-06-05 Samsung Electronics Co., Ltd. Method of etching a metal layer using a mask, a metallization method for a semiconductor device, a method of etching a metal layer, and an etching gas
CN108919407A (zh) * 2018-07-11 2018-11-30 京东方科技集团股份有限公司 金属线及金属线栅的制备方法以及线栅偏振片、电子装置
WO2020010838A1 (zh) * 2018-07-11 2020-01-16 京东方科技集团股份有限公司 金属线及金属线栅的制备方法以及线栅偏振片、电子装置
US11619773B2 (en) 2018-07-11 2023-04-04 Boe Technology Group Co., Ltd. Method of manufacturing metal wire and metal wire grid, wire grid polarizer, electronic device

Also Published As

Publication number Publication date
US6242358B1 (en) 2001-06-05
KR100255663B1 (ko) 2000-05-01
KR19990048917A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
JPH11214370A (ja) アルミニウムを含む金属膜の蝕刻方法及びこれを用いた半導体装置の配線層形成方法
JPH05275541A (ja) 多層配線形成法
US6268287B1 (en) Polymerless metal hard mask etching
CN101197315B (zh) 半导体器件的金属线路图案及其制造方法
JP2000040671A (ja) チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法
US20050009323A1 (en) Method for forming metal wiring of semiconductor device
US6214725B1 (en) Etching method
JP3031896B2 (ja) フォトリソグラフィー法の実行過程での反射の影響の低減方法
US6103630A (en) Adding SF6 gas to improve metal undercut for hardmask metal etching
JP2639369B2 (ja) 半導体装置の製造方法
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
JPH1027804A (ja) 半導体装置及びその製造方法
US7585774B2 (en) Method for fabricating metal line of semiconductor device
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
US6548413B1 (en) Method to reduce microloading in metal etching
JP2001196377A (ja) 半導体装置の製造方法
US6559062B1 (en) Method for avoiding notching in a semiconductor interconnect during a metal etching step
US6103633A (en) Method for cleaning metal precipitates in semiconductor processes
US11537049B2 (en) Method of line roughness improvement by plasma selective deposition
JPH07297281A (ja) 接続孔の製造方法
JPH07106308A (ja) ドライエッチング方法
JPH06318573A (ja) 高融点金属のエッチング方法
KR20040059981A (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
JP2991388B2 (ja) 半導体装置の製造方法
JPH09289213A (ja) 高融点金属配線形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041019