KR20080061028A - 반도체소자 및 그 제조방법 - Google Patents
반도체소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080061028A KR20080061028A KR1020060135763A KR20060135763A KR20080061028A KR 20080061028 A KR20080061028 A KR 20080061028A KR 1020060135763 A KR1020060135763 A KR 1020060135763A KR 20060135763 A KR20060135763 A KR 20060135763A KR 20080061028 A KR20080061028 A KR 20080061028A
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- insulating film
- layer
- width
- insulating layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 239000002184 metal Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000001465 metallisation Methods 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 49
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에 따른 반도체소자 소자는 기판상에 형성된 하부층; 및 상기 하부층 상에 형성된 0 초과 내지 100nm 이하의 CD를 가진 금속배선;을 포함하는 것을 특징으로 한다.
금속배선, 미세패턴,PEP, 절연막
Description
도 1 및 도 2는 종래기술에 의한 반도체소자의 제조공정도.
도 3 내지 도 6은 본 발명의 실시예에 따른 반도체소자의 제조방법의 공정단면도.
본 발명은 반도체소자 및 그 제조방법에 관한 것이다.
일반적으로 반도체 소자의 금속배선은 구리, 텅스텐, 알루미늄 또는 그 합금으로 이루어져 있으며, 소자와의 접촉,상호 연결, 칩과 외부 회로와의 연결 등의 기능이 있다.
이러한 금속배선은 반도체 소자가 더욱더 고집적화가 됨에 따라 금속 배선의 콘택크기는 감소하게 되고, 종횡비(aspect ratio)는 점점 더 증가하고 있으며 이와 더불어 커패시터의 높이가 증가하여 셀 영역과 주변 회로 영역간의 광역단차가 증가하게 되어 금속 배선을 형성하기 위한 노광 및 식각 공정을 더욱더 어렵게 하고 있다.
도 1은 종래기술에 의한 반도체제조방법으로서 금속배선 형성방법에 관한 것이다.
하부층(10)에 금속배선층을 형성하고 감광막패턴(30)을 형성한다. 그리고, 상기 광막막 패턴(30)을 식각마스크로 하여 상기 금속배선층을 식각하여 금속배선(20)을 형성한다.
그런데, 0.13㎛급 반도체소자에서는 금속배선의 두께가 약 150~200nm 정도이며, PEP 진행시 150~170nm 정도의 디자인룰로 패턴하면 감광막 패턴(30)이 쓰러지지 않고 공정이 진행될 수 있다. 상기 감광막 패턴(30)을 식각마스크로 하여 식각이 완료되면 도 1과 같이 약 200~220nm 정도의 금속배선 하부 CD를 갖게 된다.
그러나, 종래기술에 의해 100nm 이하의 좁은 CD를 갖는 금속배선을 형성하기 위해서는 PEP 진행시 도 2와 같이 감광막패턴(40)이 쓰러지는 현상이 발생하기 때문에 100nm 이하의 CD를 가지는 금속배선을 형성하는 데 한계가 있다.
본 발명은 0 초과 내지 100nm 이하의 CD를 가지는 금속배선을 포함하는 반도체 소자 및 그 제조방법을 제공하고자 한다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체소자 소자는 기판상에 형성된 하부층; 및 상기 하부층 상에 형성된 0 초과 내지 100nm 이하의 CD를 가진 금속배선;을 포함하는 것을 특징으로 한다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체소자 소자의 제조방법은 하부층을 포함하는 기판상에 금속배선층을 형성하는 단계; 상기 금속배선층 상에 절연막을 형성하는 단계; 상기 절연막 상에 약 100nm 이상의 폭을 가지는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각마스크로 하여 상기 절연막을 선택적으로 식각하는 단계; 상기 식각된 절연막으로부터 상기 감광막 패턴을 제거하는 단계; 및 상기 식각된 절연막을 식각마스크로 하여 상기 금속배선층을 선택적으로 식각하여 0 초과 내지 100nm 이하의 CD를 가지는 금속배선을 형성하는 단계;를 포함하는 것을 특징으로 한다.
이와 같은 본 발명에 의하면 0 초과 내지 100nm 이하의 CD를 가지는 금속배선을 제공할 수 있는 장점이 있다.
이하, 본 발명에 따른 반도체소자 소자 및 그 제조방법의 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 3 내지 도 6은 본 발명의 실시예에 따른 반도체소자의 제조방법의 공정단면도이다.
본 발명의 실시예에 따른 반도체소자는 기판(미도시)상에 형성된 하부층(110); 및 상기 하부층(110) 상에 형성된 0 초과 내지 100nm 이하의 CD를 가진 금속배선(125);을 포함하는 것을 특징으로 한다.
또한, 본 발명의 실시예에 따른 반도체소자는 상기 금속배선(125) 상에 형성된 80nm 이하의 CD를 가진 절연막(135)이 더 형성된 것을 특징으로 한다. 이때, 상기 절연막(130)은 SiN일 수 있다.
본 발명의 실시예에 따른 반도체소자소자에 의하면 0 초과 내지 100nm 이하 의 CD를 가지는 금속배선을 제공할 수 있는 효과가 있다.
이하, 본 발명의 실시예에 따른 반도체소자의 제조방법을 설명한다.
우선, 도 3과 같이 하부층(110)을 포함하는 기판(미도시)상에 금속배선층(120)을 형성한다. 상기 하부층(110)은 층간절연층 일 수 있다. 상기 금속배선층(120)은 Al, Cu 또는 Al-Cu 등 일 수 있다.
이때, 상기 금속배선층(120)의 두께는 약 150~200nm일 수 있다.
그 후, 상기 금속배선층(120) 상에 절연막(130)을 형성한다.
상기 절연막(130)은 질화막으로 형성할 수 있다. 예를들어, 상기 절연막(130)은 SiN으로 형성할 수 있다.
또한, 상기 절연막(130)은 상기 금속배선층(120) 보다 더 두껍게 형성할 수 있다. 이는 상기 절연막(130)이 후속 공정에서 금속배선층(120)을 식각하는 식각마스크 역할을 끝까지 수행하기 위해 상기 절연막(130)의 두께가 상기 금속배선층(120)의 두께보다 두꺼운 것이 바람직하다. 예를들어, 상기 금속배선층(120)은 약 150~200nm로, 상기 절연막(130)은 약 200~300nm로 형성할 수 있다.
물론, 상기 절연막(130)이 상기 금속배선층(120)과의 선택비가 우수할 경우에는 상기 절연막(130)이 상기 금속배선층(120)보다 두꺼울 필요는 없을 수 있다.
그 후, 상기 절연막(130) 상에 약 100nm 이상의 폭을 가지는 감광막 패턴(140)을 형성한다. 예를 들어, 약 150~170nm의 폭을 가지는 감광막 패턴(140)을 형성할 수 있다.
다음으로, 도 4와 같이 상기 감광막 패턴(140)을 식각마스크로 하여 상기 절 연막(130)을 선택적으로 식각한다.
이때, 상기 절연막(130)을 선택적으로 식각하는 공정에서, 상기 감광막 패턴(140)의 폭이 상기 식각되고 남은 절연막(135)의 폭 보다 약 2 배 이상 큰 것을 특징으로 한다. 그 이유는 상기 잔존하는 절연막(135)의 폭이 상기 감광막 패턴(140)의 폭보다 훨씬 작게하여 결국 0 초과 내지 100nm 이하의 금속배선을 형성하기 위함이다.
즉, 상기 절연막(130)과 상기 감광막 패턴(140)의 식각하는 속도의 비에서 상기 절연막(130)의 식각속도를 더 높게 진행함으로써 잔존하는 절연막(130)의 폭이 감광막 패턴(140)의 폭보다 좁게 할 수 있다.
예를 들어, 상기 절연막(130)을 선택적으로 식각하는 단계에서, 상기 식각된 절연막(135)의 폭은 약 80nm 이하일 수 있다. 좀더 상기 절연막(130)의 식각을 진행하는 경우 60nm의 잔존 절연막(130)을 얻을 수 있다.
이때, 상기 절연막(130)을 선택적으로 식각하는 단계는 플라즈마 데미지(Plasma Demage)가 거의 없는 등방성 식각을 나타내는 CDE(Chemical Downstream Etch)기법을 사용할 수 있다.
예를 들어, 60~70Pascal, 700W, 250~300 sccm의 O2, 350~450 sccm의 CF4, 60~80 sccm의 N2 분위기에서 약 75~110sec동안 진행될 수 있다. 이러한 조건에서 상기 절연막(130)의 선택적인 식각에 따라 약 60nm 의 폭을 가지는 잔존 절연막(130)을 얻을 수 있었다.
다음으로, 도 5와 같이 상기 잔존하는 절연막(135)으로부터 상기 감광막 패턴(140)을 제거한다.
다음으로, 도 6과 같이 상기 식각된 절연막(잔존하는 절연막)(135) 식각마스크로 하여 상기 금속배선층(120)을 선택적으로 식각하여 0 초과 내지 100nm 이하의 CD를 가지는 금속배선(125)을 형성한다. 예를 들어, 약 60nm의 잔존 절연막(135)을 식각마스크로 하여 금속배선층(120)을 식각함으로써 상측은 약 60nm, 하측은 약 100nm의 폭을 가지는 금속배선(125)을 얻었다.
이후, 상기 금속배선(125)을 형성하는 단계 후에, 상기 금속배선(125) 상의 잔존하는 식각된 절연막(135)을 제거하는 단계를 더 포함할 수 있다. 상기 잔존 절연막(135)의 제거는 습식식각에 의할 수 있다.
또한, 본 발명의 다른 실시예에서는 상기 금속배선(125) 상에 잔존하는 절연층(135)을 제거하지 않을 수 있다. 즉, 상기 금속배선(125) 상에 잔존하는 절연층(135)을 제거하지 않고 그 상측에 층간절연층(미도시)을 형성하고 콘택플러그(미도시)를 형성하기 위한 식각공정에서 상기 잔존 절연막(135)이 식각방지막으로서의 역할을 할 수 있는 복합적인 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자소자 및 그 제조방법에 의하면 0 초과 내지 100nm 이하의 CD를 가지는 금속배선을 제공할 수 있는 효과가 있다.
Claims (11)
- 기판상에 형성된 하부층; 및상기 하부층 상에 형성된 0 초과 내지 100nm 이하의 CD를 가진 금속배선;을 포함하는 것을 특징으로 하는 반도체소자.
- 제1 항에 있어서,상기 금속배선 상에 형성된 80nm 이하의 CD를 가진 절연막이 더 형성된 것을 특징으로 하는 반도체소자의 제조방법.
- 제2 항에 있어서,상기 절연막은 SiN인 것을 특징으로 하는 반도체소자의 제조방법.
- 하부층을 포함하는 기판상에 금속배선층을 형성하는 단계;상기 금속배선층 상에 절연막을 형성하는 단계;상기 절연막 상에 약 100nm 이상의 폭을 가지는 감광막 패턴을 형성하는 단계;상기 감광막 패턴을 식각마스크로 하여 상기 절연막을 선택적으로 식각하는 단계;상기 식각된 절연막으로부터 상기 감광막 패턴을 제거하는 단계; 및상기 식각된 절연막을 식각마스크로 하여 상기 금속배선층을 선택적으로 식각하여 0 초과 내지 100nm 이하의 CD를 가지는 금속배선을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항에 있어서,상기 금속배선을 형성하는 단계 후에,상기 금속배선 상의 잔존하는 식각된 절연막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항 또는 제5 항에 있어서,상기 금속배선층 상에 절연막을 형성하는 단계는상기 금속배선층 상에 SiN으로 절연막을 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항 또는 제5 항에 있어서,상기 금속배선층 상에 절연막을 형성하는 단계에서상기 절연막은 상기 금속배선층 보다 더 두껍게 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항 또는 제5 항에 있어서,상기 절연막을 선택적으로 식각하는 단계는60~70Pascal, 700W, 250~300 sccm의 O2, 350~450 sccm의 CF4, 60~80 sccm의 N2 분위기에서 약 75~110sec동안 진행되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항 또는 제5 항에 있어서,상기 절연막을 선택적으로 식각하는 단계는상기 감광막 패턴의 폭이 상기 식각되고 남은 절연막의 폭 보다 약 2 배 이상 큰 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항 또는 제5 항에 있어서,상기 절연막을 선택적으로 식각하는 단계에서,상기 식각된 절연막의 폭은 약 80nm 이하인 것을 특징으로 하는 반도체소자의 제조방법.
- 제4 항 또는 제5 항에 있어서,상기 절연막을 선택적으로 식각하는 단계에서,상기 절연막과 상기 감광막 패턴을 식각하는 속도의 비에서 상기 절연막의 식각속도를 더 높게 진행함으로써 잔존하는 절연막의 폭이 감광막 패턴의 폭보다 좁게하는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135763A KR20080061028A (ko) | 2006-12-27 | 2006-12-27 | 반도체소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060135763A KR20080061028A (ko) | 2006-12-27 | 2006-12-27 | 반도체소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080061028A true KR20080061028A (ko) | 2008-07-02 |
Family
ID=39813472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060135763A KR20080061028A (ko) | 2006-12-27 | 2006-12-27 | 반도체소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080061028A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150231904A1 (en) * | 2014-02-20 | 2015-08-20 | Seiko Epson Corporation | Recording apparatus and recording method |
| CN108133896A (zh) * | 2017-12-25 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 半导体芯片的金属连线制作方法 |
-
2006
- 2006-12-27 KR KR1020060135763A patent/KR20080061028A/ko active Search and Examination
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150231904A1 (en) * | 2014-02-20 | 2015-08-20 | Seiko Epson Corporation | Recording apparatus and recording method |
| US9623686B2 (en) * | 2014-02-20 | 2017-04-18 | Seiko Epson Corporation | Recording apparatus and recording method |
| CN108133896A (zh) * | 2017-12-25 | 2018-06-08 | 深圳市晶特智造科技有限公司 | 半导体芯片的金属连线制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI430373B (zh) | 半導體裝置之製造方法 | |
| TWI734970B (zh) | 使用阻擋遮罩所形成之具有心軸切口的多重圖案化 | |
| US20190067022A1 (en) | Reduction of Line Wiggling | |
| US10204859B2 (en) | Interconnect structure and fabricating method thereof | |
| KR20080061028A (ko) | 반도체소자 및 그 제조방법 | |
| US6399424B1 (en) | Method of manufacturing contact structure | |
| TWI787907B (zh) | 製造半導體元件的方法 | |
| KR20230098237A (ko) | 자기-정렬된 상단 비아 | |
| JP2004095902A (ja) | 半導体装置の製造方法 | |
| KR100800892B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2008016553A (ja) | 半導体装置の製造方法 | |
| US8884404B2 (en) | Mechanism of patterning a semiconductor device and product resulting therefrom | |
| TWI642087B (zh) | 形成半導體元件的方法 | |
| JP5596403B2 (ja) | 半導体装置の製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100935758B1 (ko) | 반도체 소자 제조 방법 | |
| KR100344770B1 (ko) | 금속배선 형성 방법 | |
| JP2010087202A (ja) | 半導体装置の製造方法 | |
| KR100358569B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100721620B1 (ko) | 반도체 소자의 제조방법 | |
| KR100546207B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2013026388A (ja) | 導電膜パターンの形成方法 | |
| KR100613353B1 (ko) | 단일 다마신 공정을 이용한 반도체 소자의 구리 배선 형성방법 | |
| KR100850082B1 (ko) | 반도체 소자 제조시 본딩 패드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| E801 | Decision on dismissal of amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080902 Effective date: 20090629 |