KR19980063427A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR19980063427A
KR19980063427A KR1019970041492A KR19970041492A KR19980063427A KR 19980063427 A KR19980063427 A KR 19980063427A KR 1019970041492 A KR1019970041492 A KR 1019970041492A KR 19970041492 A KR19970041492 A KR 19970041492A KR 19980063427 A KR19980063427 A KR 19980063427A
Authority
KR
South Korea
Prior art keywords
passivation film
film
photoresist
region
semiconductor device
Prior art date
Application number
KR1019970041492A
Other languages
English (en)
Other versions
KR100249889B1 (ko
Inventor
쥰이치 나카이
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR19980063427A publication Critical patent/KR19980063427A/ko
Application granted granted Critical
Publication of KR100249889B1 publication Critical patent/KR100249889B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Dicing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 의한 반도체 장치는 패시베이션막을 갖는다. 이 패시베이션막은 본딩 패드 및 스크라이브 라인이 제공된 기판의 전체면에 제공된다. 상기 패시베이션막의 전체표면에 포토레지스트를 도포한 후, 포토레지스트 패턴을 구획한다. 이에 따라 구획된 포토레지스트 패턴은 노광 및 현상에 의해 패터닝된다. 상기 포토레지스트는, (1) 본딩 패드로 될 영역 및 스크라이브 라인으로 될 영역의 연결 영역인 개구부를 제공하고, (2) 둔각을 패터닝하는 각도를 형성한다. 다음, 상기 패시베이션막은 에칭되고, 포토레지스트는 박리된다. 이에 따라, 본딩 패드에 대응하는 패시베이션막의 일부에 제공된 개구부에 박리액 및 레지스트 잔사가 잔존하지 않게 되어, 본딩 패드의 부식 및 와이어 본딩의 파손과 같은 품질 열화를 방지한다.

Description

반도체 장치
일반적으로 반도체 장치는 스크라이브 라인과 본딩 패드를 포함한다. 전자는 다이싱에 의해 웨이퍼를 칩으로 분할하기 위해 필요하고, 후자는 와이어 본딩에 필요하다. 이와 같은 반도체 장치의 제조시, 웨이퍼를 칩으로 분할하기 전에 상기 스크라이브 라인과 본딩 패드상에 제공된 패시베이션막(passivation film)(예컨대, 실리콘 산화물막, 실리콘 질화물막 등)을 제거하는 것이 보통이며, 이와 같은 방법의 1예를 도 3(a) 및 3(b)에 도시했다.
우선, 도 3(a)에 보인 바와 같이, 기판(11)상에 본딩 패드(bonding pad)(12)와 스크라이브 라인(scribe line)(13)이 제공되며, 상기 본딩 패드(12)와 스크라이브 라인(13)이 제공된 기판(11)을 커버하도록 패시베이션막(14)이 제공된다. 다음, 포토레지스트(15)를 패시베이션막(14)에 도포하여 노광에 의해 포토레지스트 패턴을 형성한다. 이 포토레지스트 패턴은 상기 본딩 패드(12)와 스크라이브 라인(13)상에 개구들이 형성되도록 형성된다.
다음, 도 3(b)에 보인 바와 같이, 상기와 같이 형성된 소정 패턴을 갖는 포토 레지스트(15)를 마스크로 사용하여 상기 본딩 패드(12)와 스크라이브 라인(13)상에 제공된 패시베이션막(14)을 제거하도록 한다. 이를 위해 플라즈마 에칭법 등을 사용할 수 있다. 그 후, 포토레지스트(15)를 제거한다.
종래 반도체 장치에 채용된 포토레지스트 패턴은 패시베이션막이 수 ㎛ 정도의 두께를 가질 경우, 포토레지스트의 노광 및 현상시, 현상제 및 레지스트 잔사가 포토레지스트 패턴 내부에 잔류하는 문제가 있다. 이는 패시베이션막의 에칭에 악영향을 미쳐 비정상적 에칭이 야기되고 에칭 잔사가 발생되게 된다. 수백 nm 정도의 두께를 갖는 패시베이션막의 채용시에는 상기 문제가 야기되지 않는다.
도 4(a)는 종래 반도체 장치의 본딩 패드(12)와 스크라이브 라인(13)의 각 부분을 보인 것이다. 도 4(a)는 또한, 본딩 패드(12)와 스크라이브 라인(13)을 커버하는 패시베이션막(14)의 일부가 선택적으로 제거될때 형성되는 포토레지스트 패턴(교호적인 길고 2점쇄선으로 둘러싸인 부분)을 나타낸다. 즉, 포토레지스트(15)의 개구부(15a, 15b)가 본딩 패드(12) 및 스크라이브 라인(13)상에 각각 제공되도록 상기 포토레지스트 패턴이 형성된다.
도 4(b)는 도 4(a)의 B-B선 단면도이다. 종래 기술에 있어서는 도 4(b)에 보인 바와 같이 본딩 패드(12)위 개구부(15a)의 저부에 레지스트 잔사(16)가 잔존한다.
도 4(c)는 포토레지스트 패턴(15)이 제거된 반도체 장치를 보인 단면도이다. 도 4(c)에 보인 바와 같이, 본딩 패드(12)에 대응하는 개구부(14a)에 박리액 또는 에칭 잔사(17)가 잔존한다. 이는 본딩 패드(12)의 부식 및 와이어 본드의 손상과 같은 품질의 열화를 초래한다.
본 발명의 목적은 본딩 패드의 패시베이션막상의 레지스트 잔사(殘渣), 에칭 잔사 및 박리액을 완전히 제거하여 본딩 패드의 부식 및 와이어 본드의 파손이 없는 고품질의 반도체 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 반도체 장치는 기판의 표면에 제공된 본딩 패드와 스크라이브 라인, 및 상기 기판의 표면에 제공된 패시베이션막막으 포함하며, 상기 패시베이션막은 상기 본딩 패드와 스크라이브 라인이 각각 제공된 제1영역 및 제2영역을 포함하고, 상기 패시베이션막은 상기 제1영역 및 제2영역에 각각 대응하는 개구부를 포함하며, 상기 제1영역 및 제2영역에 각각 대응하는 개구부는 서로 연결되어 있다.
상기 구성에 따라, 패시베이션막을 부분적으로 제거함으로써 형성되는 개구부들의 패터닝에 의해 상기 본딩 패드와 스크라이브 라인이 연결된다. 이는 포토레지스트를 현상하고 용액을 제거하기 위한 현상제의 보다 철저한 액의 멈춤을 양호하게 한다. 따라서, 레지스트 잔사, 에칭 잔사, 및 박리액 잔사 등의 잔사의 발생이 방지될 수 있다.
도 1(a)는 본 발명의 1실시예에 의한 반도체 장치의 요부를 개략적 구성을 보인 평면도, 도 1(b)는 포토레지스트 패턴의 제공된 도 1(a)의 A-A선 단면도, 도 1(c)는 포토레지스트 패턴이 제거된 도 1(a)의 A-A선 단면도.
도 2는 본 발명에 의한 반도체 장치의 요부의 개략적 구성의 다른 예를 보인 평면도.
도 3(a)는 포토레지스트 패턴이 제공된 반도체 장치의 단면도로서, 종래 반도체 장치의 제조시 패시베이션막의 박리공정을 보인 도면, 도 3(b)는 포토레지스트 패턴이 박리된 도 3(a)의 반도체 장치를 보인 단면도.
도 4(a)는 종래 반도체 장치의 요부의 개략적 구성을 보인 평면도, 도 4(b)는 포토레지스트 패턴이 제공된 도 4(a)의 B-B선 단면도, 도 4(c)는 포토레지스트 패턴이 박리된 도 4(a)의 B-B선 단면도.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다.
도 1(a)는 본 발명의 1실시예에 의한 반도체 장치의 본딩 패드(2)와 스크라이브 라인(3)의 각 부분을 보인 것이다. 도 1(b)는 본딩 패드와 패시베이션막(4)이 이 순서로 제공된 도 1(a)의 A-A선 단면도이다. 도 1(b)는 또한, 상기 본딩 패드(12)와 스크라이브 라인(13)에 각각 대응하는 개구를 형성하도록 포토레지스트(5)(마스크)가 제공된 구성을 나타낸다.
즉, 개구부(5a)와 개구부(5b)가 상기 본딩 패드(12)와 스크라이브 라인(13)에 각각 대응하는 부분에 제공되는 상태로 상기 포토레지스트(5)(마스크)가 제공된다.
도 1(c)는 에칭에 의해 상기 패시베이션막(4)을 제거한 후 포토레지스트(5)를 제거하는 구성을 보인 것이다.
도 1(a)~1(c)의 반도체 장치에는 기판(1), 본딩 패드(2), 스크라이브 라인(3), 패시베이션막(4), 및 포토레지스트(5)가 제공되어 있다. 상기 기판(1)상에는 본딩 패드(2)가 제공되어 있다. 상기 패시베이션막(4)은 기판(1), 본딩 패드(2), 및 스크라이브 라인(3)의 각 표면을 커버하도록 제공된다. 상기 포토레지스트(5)는 상기 패시베이션막(4)을 선택적으로 제거시키기 위해 제공된다.
본 발명의 반도체 장치는 본딩 패드(2)와 스크라이브 라인(3)에 각각 대응하는 패시베이션막(4)의 영역에 개구들이 제공되고, 이에 따라 제공된 두개의 개구가 연결되어 단일의 개구를 형성하는 것을 특징으로 한다,
즉, 도 (1a)에 보인 바와 같이, 본딩 패드(2)와 스크라이브 라인(3)에 각각 대응하는 패시베이션막(4)의 영역은 개구(5a, 5b)를 형성하기 위해 제거된다. 이에 따라 형성된 개구(5a, 5b)는 연결되어 하나의 개구부를 형성한다. 특히, 상기 패시베이션막(4)은, 1) 본딩 패드(2), 2) 스크라이브 라인(3), 및 3) 본딩 패드(2)와 스크라이브 라인(3)간의 영역에 각각의 개구부를 갖는다. 이들 개구부는 서로 연결되어 하나의 개구부를 형성한다.
이하, 본 실시예에 의한 반도체 장치의 제조공정을 도 1(a)~1(c)를 참조하여 설명한다.
본딩 패드(2)와 스크라이브 라인(3)이 제공된 기판(1)의 표면 전체에 패시베이션막(4)이 형성된다. 이 패시베이션막(4)은 유기 고분자막이다. 이 때, 상기 유기 고분자막 대신, (1) 실리콘 산화물막, (2) 실리콘 질화물막, 또는 (3) 실리콘 산화물막, 실리콘 질화물막, 및 유기 고분자막으로 구성되는 그룹에서 선택된 적어도 두개의 막으로 구성되는 적층막을 사용해도 좋다.
본딩 패드(2)와 스크라이브 라인(3)이 제공된 기판(1)의 일측의 전체면에 포토레지스트(5)를 도포한 후, 도 1(a)에 2점쇄선으로 표시한 바와 같이 포토레지스트(2)를 도포하며, 상기 포토레지스트 패턴은 개구부(5a), 개구부(5b), 및 개구부(5c)에 대한 윤곽을 이룬다. 상기 개구부(5a)와 개구부(5b)는, 본딩 패드(2)와 스크라이브 라인(3)이 제공된 영역에 각각 제공된다. 상기 개구부(5c) 개구부(5a)와 개구부(5b)를 연결하도록 제공된다. 그 후, 상기 포토레지스트(5)는 노광 및 현상되어 패터닝된다(도 1(a) 및 1(c) 참조).
도 1(a)에 보인 바와 같이, 상기 포토레지스트(5)는 포토레지스트 패턴의 내각, 즉 포토레지스트 패턴의 벤딩(bending)부의 가도가 둔각으로 되도록 패터닝된다. 이는 박리액이 보다 철저히 액절(液切)되도록 하여 반도체 장치의 세정도를 향상시킨다.
또는, 도 2에 보인 바와 같이, 벤딩부가 직각인 포토레지스트 패턴을 형성할 수도 있다. 이 때, 도 2의 A'-A'선 단면도는 도 1(b)의 그것과 동일하다.
상기와 같이 패터닝된 포토레지스트(5)는 플라즈마 에칭법 등에 의해 패시베이션막(4)을 에칭시키기 위한 마스크로 사용된다. 그 후, 포토레지스트(5)는 제거된다(도 1(c) 참조).
상기 공정에 의해 제조된 반도체 장치에 의하면, 본딩 패드(2)와 스크라이브 라인(3)이 제공된 패시베이션막의 각 영역이 제거되고, 상기 두 영역에 대응하는 개구부들이 서로 연통된다. 이는 현상제 및 박리액이 보다 철저히 액절되도록 하여, 포토레지스트의 현상 및 제거후 반도체 장치의 세정도를 향상시킨다. 즉, 레지스트 잔사, 에칭 잔사, 및 박리액 잔사와 같은 잔사의 발생이 방지되어 반도체 장치의 품질을 향상시킨다.
특히, 반도체 장치가 CCD(전하결합소자) 등일때, 반도체 장치상에 컬러 필터 또는 마크로 렌즈를 직접 제공하는 경우, 패시베이션막(이 경우에는 주로 유기 고분자막)의 막두께가 수㎛ 정도로 된다. 이는 레지스트 잔사, 에칭 잔사, 및 박리액 잔사와 같은 잔사의 발생을 용이하게 한다. 그러나, 이와 같은 경우에 본 발명을 채용하면, 고품질의 반도체 장치가 실현될 수 있다.
또한, 제거된 패시베이션막의 일부의 윤곽을 이루는 패터닝의 벤딩부의 각도가 둔각인 경우, 박리액은 보다 확실히 액절되어 반도체 장치의 세정도를 증대시킬 수 있어 반도체 장치의 품질을 더욱 높일 수 있다. 상기 패터닝은 제거된 패시베이션막의 일부의 윤곽을 이룬다.
상기한 바와 같이, 본 발명의 제1반도체 장치는 기판의 표면에 제공된 본딩 패드와 스크라이브 라인, 및 상기 기판의 표면에 제공된 패시베이션막을 포함하며, 상기 패시베이션막은 상기 본딩 패드와 스크라이브 라인이 각각 제공된 제1영역 및 제2영역을 포함하고, 상기 패시베이션막은 상기 제1영역 및 제2영역에 각각 대응하는 개구부를 포함하며, 상기 제1영역 및 제2영역에 각각 대응하는 개구부는 서로 연결되어 있는 것을 특징으로 한다.
상기 구성에 따라, 패시베이션막을 부분적으로 제거함으로써 형성되는 개구부들의 패터닝에 의해 상기 본딩 패드와 스크라이브 라인이 연결된다. 이는 포토레지스트를 현상하고 용액을 제거하기 위한 현상제가 보다 철저히 액의 끊어짐(액절)을 양호하게 한다. 따라서, 레지스트 잔사, 에칭 잔사, 및 박리액 전사 등의 잔사의 발생이 방지될 수 있어, 반도체 장치의 품질을 향상시킨다.
상기 제1반도체 장치에 의한 본 발명의 제2반도체 장치는 패시베이션막의 각 개구부의 패터닝에 의해 이루어진 각이 둔각인 것을 특징으로 한다.
상기 구성에 따라, 박리액의 액절이 보다 양호해지고, 패시베이션막의 일부를 제거시킴으로써 형성되는 개구부(5)의 패터닝에 의해 이루어진 각도들이 둔각인 사실에 입각하여 반도체 장치의 세정도가 향상하기 때문에 반도체 장치의 품질을 더욱 높일 수 있다.
상기 제1반도체 장치에 의한 본 발명의 제3반도체 장치는, 상기 패시베이션막(4)이 (1) 실리콘 산화물막, (2) 실리콘 질화물막, 또는 (3) 유기 고분자막, 또는 (4) 상기 막들로 부터 선택된 적어도 두개의 막으로 구성되는 적층막인 것을 특징으로 한다.
본 발명의 범위와 정신을 벗어나지 않고도 당업자들에 의해 각종 변형예들이 용이하게 실시될 수 있을 것이다. 따라서, 첨부된 특허청구의 범위는 본 명세서의 설명내용에 제한되지 않고, 더 넓게 해석되어야 한다.
본 발명은 반도체 장치에 관한 것이다.

Claims (6)

  1. 기판;
    상기 기판의 표면에 제공된, 본딩 패드와 스크라이브 라인; 및
    상기 기판의 표면에 제공된 패시베이션막막을 포함하며,
    상기 패시베이션막은 상기 본딩 패스와 스크라이브 라인이 각각 제공된 제1 영역 및 제2영역을 포함하고, 상기 패시베이션막은 상기 제1영역 및 제2영역에 각각 대응하는 개구부를 포함하며,
    상기 제1영역 및 제2영역에 각각 대응하는 개구부들은 서로 연결되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 각 개구부의 윤곽선의 벤딩부의 각이 둔각인 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 패시베이션막이 실리콘 산화물막인 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 패시베이션막이 실리콘 질화물막인 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 패시베이션막이 유기 고분자막인 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 패시베이션막이 실리콘 산화물막, 실리콘 질화물막, 및 유기 고분자막으로 구성되는 그룹에서 선택된 적어도 두개의 막으로 구성되는 적층막인 것을 특징으로 하는 반도체 장치.
KR1019970041492A 1996-12-20 1997-08-27 반도체 장치 KR100249889B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34068596A JP3263617B2 (ja) 1996-12-20 1996-12-20 半導体装置
JP96-340685 1996-12-20

Publications (2)

Publication Number Publication Date
KR19980063427A true KR19980063427A (ko) 1998-10-07
KR100249889B1 KR100249889B1 (ko) 2000-05-01

Family

ID=18339336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041492A KR100249889B1 (ko) 1996-12-20 1997-08-27 반도체 장치

Country Status (3)

Country Link
US (1) US5864170A (ko)
JP (1) JP3263617B2 (ko)
KR (1) KR100249889B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040095971A (ko) * 2003-04-29 2004-11-16 매그나칩 반도체 유한회사 씨모스 이미지센서
KR100587591B1 (ko) * 1999-09-06 2006-06-08 매그나칩 반도체 유한회사 고체촬상소자의 패드 개구부 형성방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115341A1 (en) * 2002-06-28 2004-06-17 Rantala Juha T. Adhesion promoter and wetting agent
JP2016131179A (ja) 2015-01-13 2016-07-21 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364078A (en) * 1978-08-15 1982-12-14 Synertek Edge barrier of polysilicon and metal for integrated circuit chips
US4835592A (en) * 1986-03-05 1989-05-30 Ixys Corporation Semiconductor wafer with dice having briding metal structure and method of manufacturing same
US5237199A (en) * 1989-04-13 1993-08-17 Seiko Epson Corporation Semiconductor device with interlayer insulating film covering the chip scribe lines

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587591B1 (ko) * 1999-09-06 2006-06-08 매그나칩 반도체 유한회사 고체촬상소자의 패드 개구부 형성방법
KR20040095971A (ko) * 2003-04-29 2004-11-16 매그나칩 반도체 유한회사 씨모스 이미지센서

Also Published As

Publication number Publication date
JPH10189583A (ja) 1998-07-21
KR100249889B1 (ko) 2000-05-01
US5864170A (en) 1999-01-26
JP3263617B2 (ja) 2002-03-04

Similar Documents

Publication Publication Date Title
US5783482A (en) Method to prevent oxide peeling induced by sog etchback on the wafer edge
KR100218726B1 (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
US6348398B1 (en) Method of forming pad openings and fuse openings
KR100249889B1 (ko) 반도체 장치
US6310666B1 (en) Manufacturing method of liquid crystal display preventing RF discharge damage
US5843600A (en) Use of sub divided pattern for alignment mark recovery after inter-level dielectric planarization
KR0169226B1 (ko) 반도체장치의 패드부 형성방법
US5902706A (en) Mask for making a semiconductor device and fabrication method thereof
KR20010089650A (ko) 디메틸술폭시드로 포토레지스트재를 제거하는 방법
KR100459688B1 (ko) 도전층패턴상에내식각성버퍼층을구비하는반도체장치및그제조방법
JP3061040B2 (ja) 半導体装置の製造方法
KR100468705B1 (ko) 집적 회로 장치의 상이한 두께를 가지는 게이트 산화막 구조 형성 방법
KR0185478B1 (ko) 보호층 형성을 위한 레티클 및 그를 이용한 보호층형성방법
KR0171168B1 (ko) 노광 마스크
KR100244296B1 (ko) 반도체소자의 제조방법.
KR20010058828A (ko) 반도체 패드영역 및 퓨즈영역 형성방법
KR0172302B1 (ko) 반도체 소자 분리 방법
KR20050028085A (ko) 반도체 소자의 제조방법
KR0146257B1 (ko) 반도체 소자의 소자분리절연막 제조방법
JP2612935B2 (ja) ウェハ
KR19990019435A (ko) 반도체 소자 제조방법
JP2820008B2 (ja) 半導体装置の膜厚モニタ構造及びモニタ方法
JP2980061B2 (ja) 半導体装置の製造方法
JP2008098417A (ja) 加速度センサー製造用基板及びその製造方法
KR19990012266A (ko) 포토 마스크의 리페어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151218

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161216

Year of fee payment: 18