KR20140008243A - 하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법 - Google Patents

하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법 Download PDF

Info

Publication number
KR20140008243A
KR20140008243A KR1020130077197A KR20130077197A KR20140008243A KR 20140008243 A KR20140008243 A KR 20140008243A KR 1020130077197 A KR1020130077197 A KR 1020130077197A KR 20130077197 A KR20130077197 A KR 20130077197A KR 20140008243 A KR20140008243 A KR 20140008243A
Authority
KR
South Korea
Prior art keywords
substrate
laser beam
edges
insulating material
along
Prior art date
Application number
KR1020130077197A
Other languages
English (en)
Other versions
KR101677792B1 (ko
Inventor
크라우스 노베르트
타이스 게오르그
Original Assignee
세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 filed Critical 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
Publication of KR20140008243A publication Critical patent/KR20140008243A/ko
Application granted granted Critical
Publication of KR101677792B1 publication Critical patent/KR101677792B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/359—Working by laser beam, e.g. welding, cutting or boring for surface treatment by providing a line or line pattern, e.g. a dotted break initiation line
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/361—Removing material for deburring or mechanical trimming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/389—Removing material by boring or cutting by boring of fluid openings, e.g. nozzles, jets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은, 하나 이상의 전력 반도체 부품용 기판(1)의 분단을 준비하는 방법으로서, a) 전기적으로 비도전성인 절연 재료 본체(2)를 갖는 기판(1)을 마련하는 기판 마련 단계와, b) 기판(1)의 소기의 파단 에지(A, B, C, D, E)를 따라 절연 재료 본체(2)로부터 재료를 제거하는 재료의 제거 단계로서, 2개 이상의 소기의 파단 에지(A, B, C, D, E)가 만나는 코너 영역(14)에서 수행되는 재료의 제거 정도가 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)에서 수행되는 재료의 제거에 비해 크도록, 재료의 제거가 수행되는 재료의 제거 단계를 포함하는 기판의 분단 준비 방법에 관한 것이다. 또한, 본 발명은 이와 관련된 기판(1)에 관한 것이다. 본 발명에 따르면, 1개 이상의 전력 반도체 부품용 기판(1)을 분단할 때, 절연 재료 본체에서 원하지 않은 파손을 줄일 수 있게 된다.

Description

하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법{SUBSTRATE AND METHOD FOR PREPARING THE BREAKING UP OF A SUBSTRATE FOR AT LEAST ONE POWER SEMICONDUCTOR COMPONENT}
본 발명은, 하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법에 관한 것이다. 또한, 본 발명은 이와 관련된 기판에 관한 것이다.
종래 기술에 공지되어 있는 전력 반도체 모듈에 있어서, 예컨대 전력 반도체 스위치 및 다이오드 등의 전력 반도체 부품은 일반적으로 기판 상에 배치되고, 기판의 도체층, 본드 와이어, 및/또는 필름형 복합체에 의하여 서로에 대해 전기 도전식으로 접속된다. 전력 반도체 스위치는 일반적으로, 예컨대 IGBTs(Insulated Gate Bipolar Transistors) 또는 MOSFETs(Metal Oxide Semiconductor Field Effect Transistors) 등의 트랜지스터 형태이거나, 혹은 사이리스터의 형태이다.
여기서, 기판 상에 배치되는 전력 반도체 부품은, 통상적으로 전압 및 전류를 정류 및 변환하는 데 사용되는 복수의 회로 또는 단독의 소위 하프 브리지 회로를 형성하도록 대개 전기적으로 접속된다. 기판은 일반적으로 히트 싱크에 직접 또는 간접적으로 접속된다.
전력 반도체 모듈을 제조하기 위해, 기판 상에 전력 반도체 부품을 배치하고 기판에 접속한다. 이러한 맥락에서, 기판은, 예컨대 DCB 기판의 형태일 수 있다. 기판은 패터닝된 전기 도전성 금속층을 가지며, 이 금속층은 그 구조로 인해 도체 트랙을 형성한다. 전력 반도체 부품은 도체 트랙을 통해 서로 접속되어 있어, 전력 반도체 부품에 흐르며 높은 전류 강도를 가질 수 있는 부하 전류도 또한 전기 도전성 금속층의 도체 트랙에 흐른다. DCB 기판을 제조하기 위해, 종래 기술에 따라, 예컨대 두께가 균일한 금속 판재를, 통상적으로 세라믹으로 구성된 전기 비도전성 절연 재료 본체에 접합하고, 이어서 금속 판재에서 도체 트랙 구조를 식각한다.
기판은 통상적으로 비교적 큰 유닛의 형태로 제조되며, 이후에 이를 개개의 기판 유닛으로 분단함으로써 개별화된다. 개개의 기판 유닛은 각각, 예컨대 전력 반도체 모듈용 기판을 형성한다. 여기서, 기판의 분단은, 전력 반도체 부품을 기판에 접속하기 전 또는 후에 진행될 수 있다.
종래 기술에서는, 분단 공정 이전에, 레이저 빔에 의해 기판의 소기(所期)의 파단 에지를 따라 기판의 절연 재료 본체로부터 재료를 일정량 제거하며, 이에 따라 기판, 특히 기판의 절연 재료 본체는 기계적으로 균일하게 소기의 파단 에지를 따라 선택적으로 약화된다. 기판을 분단할 때에는, 소기의 파단 에지에서 기판에 큰 기계적 하중이 발생하여, 상기 기판이 소기의 파단 에지를 따라 분단되도록, 기판에 기계적으로 하중을 가한다.
기판의 분단 과정에서는, 파단 에지, 특히 코너에서 절연 재료 본체에 원하지 않은 분단이 종종 일어나, 기판의 절연 내력이 더 이상 보장되어 않아 기판을 사용할 수 없게 된다는 문제가 발생한다.
본 발명의 목적은, 하나 이상의 전력 반도체 부품용 기판의 분단 과정에서, 기판의 절연 재료 본체에 원하지 않은 분단이 일어나는 것을 감소시키는 것이다.
이러한 목적은, 하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법으로서,
a) 전기적으로 비도전성인 절연 재료 본체를 갖는 기판을 마련하는 기판 마련 단계와,
b) 기판의 소기의 파단 에지를 따라 절연 재료 본체로부터 재료를 제거하는 재료의 제거 단계로서, 2개 이상의 소기의 파단 에지가 만나는 코너 영역에서 수행되는 재료의 제거 정도가 소기의 파단 에지의 다른 영역에서 수행되는 재료의 제거에 비해 크도록, 재료의 제거가 수행되는 재료의 제거 단계를 포함하는 기판의 분단 준비 방법에 의해 달성된다.
또한, 이러한 목적은, 하나 이상의 전력 반도체 부품용의 기판으로서, 상기 기판은 전기적으로 비도전성인 절연 재료 본체를 갖고, 절연 재료 본체의 재료가 기판의 소기의 파단 에지를 따라 제거되며, 소기의 파단 에지의 다른 영역보다는 2개 이상의 소기의 파단 에지가 만나는 코너 영역에서, 단위 길이당 보다 많은 재료가 소기의 파단 에지를 따라 제거되는 것인 전력 반도체 부품용 기판에 의해 달성된다.
본 발명의 유익한 실시형태는 종속 청구항에서 확인할 수 있다.
상기한 방법의 유익한 실시형태는, 기판의 유익한 실시형태와 유사한 방식으로 형성되며, 반대의 경우도 성립한다.
레이저 빔은 절연 재료 본체로부터 재료를 특히 가변적으로 신뢰 가능하게 제거할 수 있게 하므로, 레이저 빔을 이용하여 재료의 제거를 수행하는 것이, 상기 프로세스에 유익하다.
또한, 절연 재료 본체에 맞춰진 방식으로 재료를 가변 제거하는 것은, 침하부를 형성함으로써 쉽게 달성될 수 있으므로, 펄스 레이저 빔을 이용하여 재료의 제거를 수행하고, 펄스 레이저 빔에 의해 소기의 파단 에지를 따라 절연 재료 본체에 침하부를 형성하여 재료를 제거하는 것이 유익한 것으로 입증되었다.
또한, 소기의 파단 에지의 다른 영역보다는 2개 이상의 소기의 파단 에지가 만나는 코너 영역에서, 단위 길이당 보다 많은 침하부가 레이저 빔에 의해 소기의 파단 에지를 따라 절연 재료 본체에 형성되는 것이 유익한 것으로 입증되었다.
이러한 대책을 통해, 절연 재료 본체에 맞춰진 방식으로 재료를 가변 제거하는 것이 쉽게 달성될 수 있게 된다.
제1 부분 단계에서는 레이저 빔에 의해 기판의 소기의 파단 에지를 따라 절연 재료 본체에 제1 침하부를 형성하고, 제2 부분 단계에서는 2개 이상의 소기의 파단 에지가 만나는 코너 영역에서 레이저 빔에 의해 소기의 파단 에지를 따라 절연 재료 본체에 제2 침하부를 형성함으로써, 펄스 레이저 빔에 의해 절연 재료 본체에 침하부를 형성하는 것이 유익한 것으로 입증되었다. 그 결과, 소기의 파단 에지를 따라 재료를 가변 제거하는 것이 매우 쉽게 구현될 수 있다.
또한, 제1 및 제2 침하부의 중심이 국부적으로 일치하거나, 또는 제1 및 제2 침하부의 중심이 서로에 대해 오프셋되게 배치되도록, 제1 및 제2 침하부가 배치되는 것이 유익한 것으로 입증되었다. 그 결과, 재료의 제거 정도를 정확하게 제어하는 것이 매우 쉽게 달성될 수 있다.
또한, 소기의 파단 에지의 다른 영역에서의 레이저 빔의 파워에 비해, 2개 이상의 소기의 파단 에지가 만나는 코너 영역에서의 레이저 빔의 파워가 높은 것이 유익한 것으로 입증되었다. 2개 이상의 소기의 파단 에지가 만나는 코너 영역에서 레이저 빔의 파워를 증가시킴으로써, 소기의 파단 에지를 따라 재료의 가변 제거를 수행하는 것이 매우 간단한 방식으로 가능해진다.
또한, 레이저 빔을 발생시키는 레이저 빔 발생 장치를 매우 간단한 구성으로 할 수 있으므로, 제1 및 제2 부분 단계에서 레이저 빔은 동일한 파워를 갖는 것이 유익한 것으로 입증되었다.
또한, 하나 이상의 전력 반도체 부품용 기판을 분단하는 방법으로서, 선행 청구항 중 어느 한 항에 따라 하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법을 포함하고,
c) 기판의 소기의 파단 에지를 따라 기판을 분단하는 추가 단계를 수행하는 방법이 유익한 것으로 입증되었다.
본 발명의 예시적인 실시형태가 도면에 도시되어 있고, 이하에 보다 상세히 설명되어 있다. 도면에서
도 1은 본 발명에 따른 기판의 개략적인 평면도이다.
도 2는 본 발명에 따른 기판의 제1 실시형태의 개략적인 단면도이다.
도 3은 본 발명에 따른 기판의 다른 실시형태의 개략적인 단면도이다.
도 4는 본 발명에 따른 기판의 다른 실시형태의 개략적인 단면도이다.
도 1은 본 발명에 따른 기판(1)의 개략적인 평면도이다. 도 2는 소기의 파단 에지(A)를 따라 취한 본 발명에 따른 기판(1)의 제1 실시형태의 개략적인 단면도이다. 기술하는 예시적인 실시형태의 범위 내에서, 기판(1)은 DCB 기판으로서 실시되지만, 기판은 다른 타입의 기판 형태로 실시될 수 있다.
이 예시적인 실시형태의 범위 내에서, 기판(1)은, 전기 비도전성 절연 재료 본체(2)와, 이 절연 재료 본체(2) 상에 배치되며 그 구조로 인해 도체 트랙(3)을 형성하는 전기 도전성 패턴 라인 층(16)을 구비한다. 기판(1)은 바람직하게는 전기 도전성 추가 라인 층을 구비하며, 이 경우 절연 재료 본체(2)는 상기 패턴 라인 층(16)과 상기 추가 라인 층의 사이에 배치된다. 일반적으로, 완성된 전력 반도체 모듈에 있어서, 기판(1) 상에 배치된 전력 반도체 부품을 냉각시키는 역할을 하는 히트 싱크가 상기 추가 라인 층 상에 배치된다. 상기 패턴 라인 층(16)과 상기 추가 라인 층은, 예컨대 구리로 구성될 수 있다. 전기 비도전성 절연 재료 본체(2)는 세라믹으로 구성되는 것이 바람직하다.
이 예시적인 실시형태에서는, 개개의 기판 유닛(4a, 4b)을 형성하도록 기판(1)을 분단함으로써, 기판(1)이 개별화된다. 개개의 기판 유닛(4a, 4b)은 각각, 예컨대 전력 반도체 모듈용 기판을 형성한다. 여기서, 기판(1)의 분단은, 전력 반도체 부품을 기판(1)에 접속하기 전 또는 후에 진행될 수 있다.
이 예시적인 실시형태에서, 기판(1)은 아직 개별화되어 있지 않은 상태인 2개의 개개의 기판(4a, 4b)을 갖고, 개개의 기판 유닛(4a, 4b)은 각각 2개의 도체 트랙(3)을 갖는다. 또한, 개개의 기판 유닛(4a, 4b)은 특별히 전문 분야에서는 소위 유효 유닛으로 알려져 있다.
따라서, 본 발명에 따른 제1 단계에서, 기판(1)은 이용 가능하게 만들어진다.
본 발명에 따른 추가적인 단계에서, 절연 재료 본체(2)로부터 재료는 사용자가 원하는 기판(1)의 소기의 파단 에지(A, B, C, D, E)를 따라 제거되며, 여기서 재료의 제거는, 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)보다는 2개 이상의 소기의 파단 에지가 만나는 코너 영역(14)에서, 재료가 보다 많이 제거되도록 수행된다. 소기의 파단 에지(A, B, C, D, E)는 개개의 기판 유닛(4a, 4b) 둘레에 그리고 개개의 기판 유닛(4a, 4b) 사이에 마련되는 것이 바람직하다. 코너 영역(14)은 도 1에 흑색으로 표시되어 있다. 이 예시적인 실시형태에서, 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)은, 소기의 파단 에지(A, B, C, D, E)에 있어서 코너 영역(14) 사이에 놓이는 영역과, 소기의 파단 에지(C, D)에 있어서 절연 재료 본체(2)의 외측 가장자리(21)와 코너 영역(14) 사이에 놓이는 영역을 구성한다. 재료의 제거 과정에서, 재료는 절연 재료 본체(2)로부터 제거되고, 그 결과 소기의 파단 에지를 따라 재료는 기계적으로 약화된다. 특히 본 발명은, 상기 소기의 파단 에지를 따라서, 통상의 기술에 따라 소기의 파단 에지(A, B, C, D, E)의 전체 길이에 걸쳐 재료를 일정하게 제거하는 것이 아니라, 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)에 비해 코너 영역(14)에서 재료가 보다 많이 제거된다는 점에서 구별된다.
따라서, 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17) 보다는 코너 영역(14)에서 기판(1), 특히 절연 재료 본체(2)가 보다 크게 기계적으로 약화된다. 이후의 기판(1)의 분단 과정에서는, 소기의 파단 에지에서 기판에 큰 기계적 하중이 발생하여 상기 기판이 소기의 파단 에지를 따라 분단되지 않는 통상의 기술에 따른 기계적 방식으로, 기판(1)에 하중을 가하며, 소기의 파단 에지에 대응하는 실제 파단 에지가 발생된다. 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)에 비해 코너 영역(14)에서 기판(1), 특히 절연 재료 본체(2)가 더 크게 약화된다는 점으로 인해, 기판(1)을 분단할 때, 균열은 일반적으로 코너 영역(14)에서 시작하여 파단 에지의 중심의 방향으로 각 파단 에지를 따라 전파된다. 이러한 맥락에서, 파단 에지에서의 절연 재료 본체(2)의 분단은 극히 드물게 발생하며, 즉 통상의 기술로 전체 파단 에지를 따라 절연 재료 본체(2)를 일정하게 약화시키는 경우에 비해 분단이 현저히 적게 발생한다.
재료의 제거 정도는, 소기의 파단 에지를 따라서 단위 길이당 제거된 재료의 질량에 대응하며, 상기 단위 길이는 예컨대 1 cm일 수 있다.
재료의 제거는 바람직하게는 레이저 빔(20)에 의해 수행되며, 이 레이저 빔은 도 2에서 화살표로 개략적으로 도시되어 있다. 그러나 별법으로서, 재료의 제거는 또한, 예컨대 밀링 가공, 연삭 가공, 쏘잉 가공, 또는 드릴링 가공에 의해 구현될 수 있다. 레이저 빔(20)은 레이저 광선 발생 장치(19)에 의해 발생된다.
도 2는 본 발명에 따른 기판(1)의 제1 실시형태의 개략적인 단면도이다. 레이저 광선 발생 장치(19)에 의해 연속 레이저 빔이 발생된다. 레이저 빔(20)은 기판(1)의 소기의 파단 에지(A, B, C, D, E)를 따라 기판(1) 위로 안내되고, 이에 따라 절연 재료 본체(2)로부터의 재료의 제거가 구현된다. 이러한 맥락에서, 소기의 파단 에지(A, B, C, D, E)의 코너 영역(14)에서의 레이저 빔(20)의 파워를, 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)에서 레이저 빔이 갖는 파워에 비해 증가시키고, 이에 따라 코너 영역(14)에서의 재료의 제거가 증대된다. 또한 별법으로서, 소기의 파단 에지(A, B, C, D, E)의 코너 영역(14)에서 소기의 파단 에지를 따라 레이저 빔(20)이 이동하는 속도를, 소기의 파단 에지의 다른 영역(17)에서 소기의 파단 에지(A, B, C, D, E)를 따라 레이저 빔(20)이 이동하는 속도에 비해 낮춤으로써, 전체 파단 에지를 따라서 레이저 빔(20)의 파워가 변경되지 않게 하는 것도 가능하다.
도 3은 소기의 파단 에지(A)를 따라 취한 본 발명에 따른 기판(1)의 다른 실시형태의 개략적인 단면도이다. 도 2에 따른 본 발명의 형성 방법에 대비하여, 도 3에 따른 본 발명의 실시형태에서, 재료의 제거는 펄스 레이저 빔에 의해 수행되고, 재료의 제거를 달성하기 위해, 펄스 레이저 빔은 소기의 파단 에지(A, B, C, D, E)를 따라 절연 재료 본체(2)에 침하부를 형성한다. 도 3에서는 명료한 도시를 위해 제1 침하부(18)와 제2 침하부(18')에만 도면부호가 붙여져 있다. 도 3에 원뿔 형상으로 그 개략적인 형태가 도시되어 있는 침하부는 바람직하게는 그 형상이 원뿔이다. 침하부는 각각 중심(M)을 갖는다. 이 예시적인 실시형태에서는, 각 레이저 펄스에 의해 침하부가 생성된다. 소기의 파단 에지의 다른 영역보다는 2개 이상의 소기의 파단 에지가 만나는 코너 영역(14)에서, 단위 길이당 보다 많은 침하부가 레이저 빔에 의해 소기의 파단 에지를 따라 절연 재료 본체에 형성되는 것이 바람직하다. 제1 부분 단계에서는 레이저 빔에 의해 기판의 소기의 파단 에지를 따라 절연 재료 본체에 제1 침하부를 형성하고, 제2 부분 단계에서는 2개 이상의 소기의 파단 에지가 만나는 코너 영역(14)에서 레이저 빔에 의해 소기의 파단 에지를 따라 절연 재료 본체에 제2 침하부를 형성함으로써, 펄스 레이저 빔에 의해 절연 재료 본체에 침하부가 형성되는 것이 바람직하다. 여기서, 제1 및 제2 침하부의 중심(M)은 각 파단 에지를 따라서 서로에 대해 오프셋되게 배치되고, 바로 이웃하는 제1 침하부와 제2 침하부의 중심(M)은 서로 소기의 거리를 두고 있을 수 있으며, 그 결과 제1 및 제2 침하부는 또한 서로 연관되어 있을 수도 있고 또는 서로 완전히 분리되어 있을 수도 있다. 추가적으로 제2 침하부를 형성함으로써, 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)에서 수행되는 재료의 제거에 비해, 2개 이상의 소기의 파단 에지가 만나는 코너 영역(14)에서 재료의 제거가 증대된다.
별법으로서, 소기의 파단 에지의 다른 영역에서 보다는 2개 이상의 소기의 파단 에지가 만나는 코너 영역(14)에서, 단위 길이당 보다 많은 침하부가 레이저(20)에 의해 절연 재료 본체에 소기의 파단 에지를 따라 형성될 수 있는데, 이는 소기의 파단 에지의 다른 영역(17)에 있어서 레이저 빔(20)의 펄스 주파수에 비해, 코너 영역에 있어서 레이저 빔의 펄스 주파수를 증가시키는 구성, 또는 소기의 파단 에지(A, B, C, D, E)의 코너 영역(14)에서 소기의 파단 에지를 따라 레이저 빔(20)이 이동하는 속도를, 소기의 파단 에지의 다른 영역(17)에서 소기의 파단 에지(A, B, C, D, E)를 따라 레이저 빔(20)이 이동하는 속도에 비해 낮추는 구성에서 가능하다.
도 4는 소기의 파단 에지(A)를 따라 취한 본 발명에 따른 기판(1)의 다른 실시형태의 개략적인 단면도이다. 도 4에 따른 예시적인 실시형태는 도 3에 따른 예시적인 실시형태에 대응하지만, 도 3에 따른 예시적인 실시형태에 비해, 도 4에 따른 예시적인 실시형태에서는, 제1 및 제2 침하부의 중심이 국부적으로 일치하여, 제1 및 제2 침하부가 융합되어 복합 침하부를 형성하도록, 제1 및 제2 침하부가 배치되어 있다. 도 4에서는, 명료한 도시를 위해 단 하나의 복합 침하부(18")에만 도면부호가 붙여져 있다.
도 3 또는 도 4에 따른 본 발명의 실시형태에서는, 제1 및 제2 부분 단계에서 레이저 빔이 동일한 파워를 갖는다. 그러나, 도 3 및 도 4에 따른 본 발명의 실시형태에서는, 소기의 파단 에지의 다른 영역(17)에서의 레이저 빔의 파워에 비해, 2개 이상의 소기의 파단 에지가 만나는 코너 영역(14)에서의 레이저 빔의 파워가 높은 구성도 또한 물론 가능하다. 이러한 대책에 의해, 예컨대 제1 침하부의 크기에 비해 제2 침하부의 크기를 증대시킬 수 있다.
별법으로서, 도 4에 도시된 침하부를 생성하기 위해, 재료의 제거가 펄스 레이저 빔에 의해 수행되도록 본 발명에 따라 침하부를 형성할 수 있고, 재료의 제거를 야기하기 위해, 펄스 레이저 빔은 소기의 파단 에지를 따라 절연 재료 본체(2)에 침하부를 형성하며, 여기서는 소기의 파단 에지의 다른 영역에서의 레이저 빔의 파워에 비해, 2개 이상의 소기의 파단 에지가 만나는 코너 영역에서의 레이저 빔의 파워가 높고, 그 결과 코너 영역(14)에 배치된 침하부가 다른 영역에 배치된 침하부보다 크다.
예시적인 실시형태의 범위 내에서, 이후에 기판(1)의 소기의 파단 에지(A, B, C, D, E)를 따라 기판(1)을 분단한다. 기판을 분단할 때에는, 소기의 파단 에지에서 기판에 큰 기계적 하중이 발생하여, 상기 기판이 소기의 파단 에지를 따라 분단되도록, 기판에 기계적으로 하중을 가한다. 여기서, 기판(1)의 분단은, 전력 반도체 부품을 기판(1)에 접속하기 전 또는 후에 일어날 수 있다. 이 예시적인 실시형태에서는, 분단 과정에서, 우선 측방 부분(10, 13)을 떼어낸 후, 측방 부분(11, 12)을 떼어내고, 뒤이어 기판을 소기의 파단 에지(D)에서 분단하며, 이에 따라 개개의 기판 유닛(4a, 4b)로 개별화한다.
이 시점에서, 도면에서 동일한 구성 요소에는 동일한 도면부호가 붙여져 있다는 점을 주목해야 할 필요가 있다.
또한, 이 시점에서, 본 발명에서는 소기의 파단 에지를 따라 뻗어 있는 코너 영역의 길이(b)는, 2개 이상의 소기의 파단 에지가 만나는 소기의 파단 에지의 인접한 두 코너 지점(30) 사이에서 소기의 파단 에지를 따라 뻗어 있는 거리(a)의 0.5% 내지 30%인 것이 바람직하다(도 1 참조).

Claims (10)

  1. 하나 이상의 전력 반도체 부품용 기판(1)의 분단을 준비하는 방법으로서,
    a) 전기적으로 비도전성인 절연 재료 본체(2)를 갖는 기판(1)을 마련하는 기판 마련 단계와,
    b) 기판(1)의 소기(所期)의 파단 에지(A, B, C, D, E)를 따라 절연 재료 본체(2)로부터 재료를 제거하는 재료의 제거 단계로서, 2개 이상의 소기의 파단 에지(A, B, C, D, E)가 만나는 코너 영역(14)에서 수행되는 재료의 제거 정도가 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)에서 수행되는 재료의 제거에 비해 크도록, 재료의 제거가 수행되는 재료의 제거 단계
    를 포함하는 기판의 분단 준비 방법.
  2. 제1항에 있어서, 재료의 제거는 레이저 빔(20)을 이용하여 수행되는 것을 특징으로 하는 기판의 분단 준비 방법.
  3. 제2항에 있어서, 재료의 제거는 펄스 레이저 빔(20)을 이용하여 수행되고, 재료의 제거를 야기하기 위해, 펄스 레이저 빔(20)은 소기의 파단 에지(A, B, C, D, E)를 따라 절연 재료 본체(2)에 침하부(18, 18', 18")를 형성하는 것을 특징으로 하는 기판의 분단 준비 방법.
  4. 제3항에 있어서, 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)보다는 2개 이상의 소기의 파단 에지가 만나는 코너 영역(14)에서, 단위 길이당 보다 많은 침하부(18, 18')가 레이저 빔(20)에 의해 소기의 파단 에지(A, B, C, D, E)를 따라 절연 재료 본체(20)에 형성되는 것을 특징으로 하는 기판의 분단 준비 방법.
  5. 제4항에 있어서, 제1 부분 단계에서는 레이저 빔(20)에 의해 기판(1)의 소기의 파단 에지(A, B, C, D, E)를 따라 절연 재료 본체(20)에 제1 침하부(18')를 형성하고, 제2 부분 단계에서는 2개 이상의 소기의 파단 에지(A, B, C, D, E)가 만나는 코너 영역(14)에서 레이저 빔(20)에 의해 소기의 파단 에지(A, B, C, D, E)를 따라 절연 재료 본체(20)에 제2 침하부(18')를 형성함으로써, 펄스 레이저 빔(20)에 의해 절연 재료 본체(20)에 침하부(18, 18', 18")를 형성하는 것을 특징으로 하는 기판의 분단 준비 방법.
  6. 제5항에 있어서, 제1 및 제2 침하부(18, 18')의 중심(M)이 국부적으로 일치하거나, 또는 제1 및 제2 침하부(18, 18')의 중심(M)이 서로에 대해 오프셋(offset)되게 배치되도록, 제1 및 제2 침하부(18, 18')가 배치되는 것을 특징으로 하는 기판의 분단 준비 방법.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서, 2개 이상의 소기의 파단 에지(A, B, C, D, E)가 만나는 코너 영역(14)에서의 레이저 빔(20)의 파워는 소기의 파단 에지(A, B, C, D, E)의 다른 영역(17)에서의 레이저 빔(20)의 파워보다 높은 것을 특징으로 하는 기판의 분단 준비 방법.
  8. 제5항 또는 제6항에 있어서, 제1 및 제2 부분 단계에서 레이저 빔(20)은 동일한 파워를 갖는 것을 특징으로 하는 기판의 분단 준비 방법.
  9. 하나 이상의 전력 반도체 부품용 기판을 분단하는 방법으로서,
    제1항 내지 제8항 중 어느 한 항에 따라 하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법을 포함하고,
    c) 기판(1)의 소기의 파단 에지(A, B, C, D, E)를 따라 기판(1)을 분단하는 추가 단계를 더 포함하는 기판 분단 방법.
  10. 하나 이상의 전력 반도체 부품용의 기판으로서, 상기 기판(10)은 전기적으로 비도전성인 절연 재료 본체(2)를 갖고, 절연 재료 본체(2)의 재료가 기판(1)의 소기의 파단 에지(A, B, C, D, E)를 따라 제거되며, 소기의 파단 에지(A, B, C, D, E)의 다른 영역보다는 2개 이상의 소기의 파단 에지(A, B, C, D, E)가 만나는 코너 영역(14)에서, 단위 길이당 보다 많은 재료가 소기의 파단 에지(A, B, C, D, E)를 따라 제거되는 것인 전력 반도체 부품용 기판.
KR1020130077197A 2012-07-11 2013-07-02 하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법 KR101677792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012212131.5A DE102012212131A1 (de) 2012-07-11 2012-07-11 Substrat und Verfahren zur Bruchvorbereitung eines Substrats für mindestens ein Leistungshalbleiterbauelement
DE102012212131.5 2012-07-11

Publications (2)

Publication Number Publication Date
KR20140008243A true KR20140008243A (ko) 2014-01-21
KR101677792B1 KR101677792B1 (ko) 2016-11-18

Family

ID=47665940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130077197A KR101677792B1 (ko) 2012-07-11 2013-07-02 하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법

Country Status (7)

Country Link
EP (1) EP2684635B1 (ko)
KR (1) KR101677792B1 (ko)
CN (1) CN103545195B (ko)
DE (1) DE102012212131A1 (ko)
DK (1) DK2684635T3 (ko)
ES (1) ES2590481T3 (ko)
HU (1) HUE030505T2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201505042D0 (en) * 2015-03-25 2015-05-06 Nat Univ Ireland Methods and apparatus for cutting a substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293476A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
US20100247836A1 (en) * 2007-11-07 2010-09-30 Claus Peter Kluge Method for the laser ablation of brittle components

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318241C2 (de) * 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
DE4319944C2 (de) * 1993-06-03 1998-07-23 Schulz Harder Juergen Mehrfach-Substrat sowie Verfahren zu seiner Herstellung
JPH07273069A (ja) * 1994-03-31 1995-10-20 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体チップの製造方法
JPH09253879A (ja) * 1996-03-25 1997-09-30 Hitachi Ltd レーザビームによる脆性基板の割断方法及び装置
DE19758452C2 (de) * 1997-03-01 2001-07-26 Schulz Harder Juergen Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat
JP4396953B2 (ja) * 1998-08-26 2010-01-13 三星電子株式会社 レーザ切断装置および切断方法
DE19927046B4 (de) * 1999-06-14 2007-01-25 Electrovac Ag Keramik-Metall-Substrat als Mehrfachsubstrat
WO2005091389A1 (en) * 2004-03-19 2005-09-29 Showa Denko K.K. Compound semiconductor light-emitting device and production method thereof
JP4694795B2 (ja) * 2004-05-18 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP5100917B1 (ja) * 2011-12-20 2012-12-19 三菱電機株式会社 レーザ加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293476A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク
US20100247836A1 (en) * 2007-11-07 2010-09-30 Claus Peter Kluge Method for the laser ablation of brittle components

Also Published As

Publication number Publication date
EP2684635A1 (de) 2014-01-15
DE102012212131A1 (de) 2014-06-26
HUE030505T2 (hu) 2017-05-29
CN103545195B (zh) 2017-11-03
EP2684635B1 (de) 2016-06-08
ES2590481T3 (es) 2016-11-22
DK2684635T3 (en) 2016-09-19
KR101677792B1 (ko) 2016-11-18
CN103545195A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
JP6135888B2 (ja) 素子搭載用基板およびその製造方法、ならびに半導体モジュール
US11107744B2 (en) Insulated gate bipolar transistor module and manufacturing method thereof
US10529656B2 (en) Semiconductor device
CN103985691A (zh) 半导体装置
JP6159563B2 (ja) 少なくとも１つのパワー半導体コンポーネント用の基板を製造するための方法
JP2013247256A (ja) 半導体装置およびその製造方法
JP6125089B2 (ja) パワー半導体モジュールおよびパワーユニット
JP5916651B2 (ja) 電力用半導体装置の製造方法
KR20140008243A (ko) 하나 이상의 전력 반도체 부품용 기판의 분단을 준비하는 방법
KR20200005665A (ko) 금속-세라믹 기판의 레이저 어블레이션 방법； 해당 기판
KR102100859B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
US9445497B2 (en) Semiconductor device
US9543247B1 (en) Surface-mount electronic component
CN111373529B (zh) 用于允许恢复电源模块的管芯的互连部的系统
KR20140031124A (ko) 전력반도체 모듈 및 전력반도체 모듈의 제조 방법
JP6316221B2 (ja) 半導体装置
US9271389B2 (en) Device mounting board, semiconductor module, and method for fabricating the device mounting board
WO2013058169A1 (ja) 絶縁基板に貫通孔を形成する方法およびインターポーザ用の絶縁基板を製造する方法
KR102500681B1 (ko) 파워 모듈 및 그 제조 방법
US10607916B2 (en) Substrate for semiconductor devices
US11521899B2 (en) Method for increasing the electrical functionality, and/or service life, of power electronic modules
CN109671633A (zh) 一种高压igbt衬板绝缘方法
US20200144188A1 (en) Power semiconductor module with dimples in metallization layer below foot of terminal
US11398434B2 (en) Semiconductor device, and method for manufacturing semiconductor device
JP2023052535A (ja) 半導体装置と半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 4