CN104704607A - 碳化硅半导体基板及其制造方法 - Google Patents

碳化硅半导体基板及其制造方法 Download PDF

Info

Publication number
CN104704607A
CN104704607A CN201380051807.1A CN201380051807A CN104704607A CN 104704607 A CN104704607 A CN 104704607A CN 201380051807 A CN201380051807 A CN 201380051807A CN 104704607 A CN104704607 A CN 104704607A
Authority
CN
China
Prior art keywords
silicon carbide
marking
crystal
seed crystal
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380051807.1A
Other languages
English (en)
Other versions
CN104704607B (zh
Inventor
山内庄一
平野尚彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN104704607A publication Critical patent/CN104704607A/zh
Application granted granted Critical
Publication of CN104704607B publication Critical patent/CN104704607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

碳化硅半导体基板由碳化硅单晶构成，至少在表面形成有以结晶缺陷构成的作为识别显示的刻印(2)。在将所述碳化硅半导体基板用作籽晶而使碳化硅单晶(3)生长时，刻印(2)能够在所述碳化硅单晶(3)中作为结晶缺陷而传播。在使用所述碳化硅单晶(3)制作碳化硅半导体基板(4)时，能够成为在各碳化硅半导体基板(4)中已经形成有刻印(2)的状态。

Description

碳化硅半导体基板及其制造方法
相关申请的交叉引用
本申请基于2012年10月2日申请的日本申请号2012－220403号，此处引用其记载内容。
技术领域
本申请涉及从由碳化硅(以下称为SiC)构成的籽晶制造的SiC半导体基板(以下称为SiC晶片)及其制造方法。
背景技术
以往，在SiC晶片制造中，晶片品质非常大地受到结晶生长时的籽晶的品质的影响(例如参照专利文献1)。因此，结晶缺陷少的高品质的籽晶在制造高品质的SiC晶片上是重要的。从而，在工序内以及输送上严格管理高品质的籽晶是不可缺少的，越是能够制造高品质晶片的籽晶，防患于未然地防止作为高附加价值品的风险(盗窃/丢失)的手段越是不可缺少的。在此基础上，采取用于确定在市场上流通的晶片的制造工序中使用的籽晶的手段(可追溯性)，对将上述风险防患于未然来说是有效的。因此，以往，一般实施在晶片制造工序中的加工工序内对每个晶片实施编号，能够通过编号确认来判明制造源，从而实现上述的风险的避免。
但是，上述的编号是用于识别在对晶片上进行了加工之后的晶片而实施的，并不是在使用想要进行风险避免的高品质的籽晶进行结晶生长的情况下自动地将其履历刻印在晶片上。从而，在刻印前通过非法的手段获得了高品质的籽晶的情况下，即使使用该籽晶进行结晶生长而进行了晶片制作，也不能判别是否使用了该籽晶，不能实现上述的风险避免。此外，关于从自籽晶生长的SiC单晶切出的SiC晶片，在刻印前通过非法的手段获得的情况下，即使将其新用作籽晶进行结晶生长而进行了晶片制作，可以说也与上述相同。
现有技术文献
专利文献
专利文献1：日本特许第3745668号公报
发明内容
本申请的目的之一在于提供在将碳化硅半导体基板用作籽晶而使碳化硅单晶生长时能够确认被用作籽晶一事的碳化硅半导体基板。此外，本申请的其他目的在于提供在将碳化硅半导体基板用作籽晶而使碳化硅单晶生长时能够确认被用作籽晶一事的碳化硅半导体基板的制造方法。
本申请的一个方式所涉及的碳化硅半导体基板由碳化硅单晶构成，至少在表面上形成有以结晶缺陷构成的作为识别显示的刻印。
在将所述碳化硅半导体基板用作籽晶而使碳化硅单晶生长时，刻印能够在所述碳化硅单晶上作为结晶缺陷而传播。因此，能够确认所述碳化硅半导体基板被用作籽晶的情况。
在本申请的其他方式所涉及的碳化硅半导体基板的制造方法中，准备由单晶的碳化硅构成的籽晶，在所述籽晶的至少表面上形成以结晶缺陷构成的作为识别显示的刻印。在形成有所述刻印的所述籽晶的表面上，使碳化硅单晶生长，从而在该生长方向上一边使所述刻印传播一边使所述碳化硅单晶生长。通过将传播了所述刻印的所述碳化硅单晶切出并进行切割(slice)，从而形成被形成有所述刻印的状态的碳化硅半导体基板。
在将所述碳化硅半导体基板用作籽晶而使碳化硅单晶生长时，刻印能够在所述碳化硅单晶上作为结晶缺陷而传播。因此，能够确认所述碳化硅半导体基板被用作籽晶一事。
附图说明
本申请的上述目的或其他目的、结构或优点通过一边参照下述附图一边进行下述的详细说明而变得更为明确。在附图中：
图1是表示在本申请的第一实施方式所涉及的籽晶上使SiC单晶生长时的情形的立体图。
图2A是表示刻印的上表面布局的一例的图。
图2B是所述刻印的沿着图2A的IIB－IIB线的剖面图。
图3是表示籽晶中的刻印的配置部位的图。
图4是表示从SiC单晶切出了SiC晶片时的情形的图。
图5是表示本申请的第二实施方式所涉及的籽晶中的刻印的配置部位的图。
图6是表示本申请的第三实施方式所涉及的籽晶中的刻印的配置部位的图。
图7是表示本申请的第四实施方式所涉及的籽晶中的刻印的配置部位的图。
具体实施方式
以下，基于图说明本申请的实施方式。另外，在以下的各实施方式彼此中，对相互相同或等同的部分赋予相同标记而进行说明。
(第一实施方式)
说明本申请的第一实施方式。如图1所示，准备由高品质的SiC晶片构成的籽晶1。可以使用以往公知的任意方法作为由高品质的SiC构成的籽晶1的形成方法。此外，关于此时所准备的籽晶1的多晶型，也可以是6H、4H、3H等任意的多晶型，关于面方位，也可以是a面、c面的Si面、c面的C面等任意的面方位。
并且，在该籽晶1的表面上预先形成刻印(编号)2。能够使用可用于确认履历的识别显示、例如字符、数字、条形码、QR码(注册商标)等各种识别显示作为刻印2，能够通过其中的一个或多个的组合来构成刻印2。
图2A以及图2B表示在例如使用QR码作为识别显示而形成了刻印2的情况下，能够将如图2A所示的作为QR码的识别显示来表现的刻印2如图2B所示那样由在籽晶1的表面形成的台阶(凹部)1a构成。作为刻印2的种类，除了台阶1a之外，也可以为损伤层等结晶内的缺陷。例如，能够通过激光加工、基于金刚石刀具的切削加工、对刻印2处以外进行了掩膜的干法蚀刻等来形成基于台阶1a或损伤层的刻印2。此外，通过对刻印2处以外进行了掩膜的离子注入等来形成基于损伤层的刻印2。关于刻印2的形成位置没有特别限制，但例如图3所示那样，能够在被设为圆盘状的籽晶1的外缘部具备一处。
像这样，通过在籽晶1的表面形成刻印2，从而即使假设籽晶1由于盗窃等非法的手段而丢失，也能够通过刻印2来确认该籽晶1的履历。
使用这样形成有刻印2的籽晶1，如图1所示那样在其表面上使SiC单晶3生长，也可以采用升华再结晶法或气体供应法等任意方法作为SiC单晶3的生长的方法。由此，能够使继承了籽晶1的表面的结晶性的SiC单晶3生长。
因此，若在形成有刻印2的籽晶1的表面使SiC单晶3生长，则在结晶生长过程中贯通缺陷(微管或贯通螺旋转位)或层叠缺陷从刻印2传播，在生长后的SiC单晶3中也继承了由结晶缺陷构成的刻印2。从而，SiC3在生长方向上成为形成有以与刻印2相同的形状继承的缺陷的状态。具体而言，成为在籽晶1上形成的刻印2的图案贯通SiC单晶3内而形成的状态。
另外，无论籽晶1是怎样的多晶型或面方位，这样形成的结晶缺陷都作为贯通缺陷(微管或贯通螺旋转位)或层叠缺陷而传播。因此，如上所述，籽晶1的多晶型或面方位没有特别限制，无论是怎样，都以与刻印2相同的形状继承。
像这样，能够形成结晶缺陷，该结晶缺陷在籽晶1的表面上生长的SiC单晶3内贯通且形状与刻印2相同。因此，如图4所示，即使在从籽晶1切出SiC单晶3之后进行切割从而形成了SiC晶片4，也成为在各SiC晶片4中形成有刻印2的状态。从而，即使没有对各SiC晶片4单独形成刻印2，也能够在SiC单晶3的生长时赋予刻印2。并且，这样形成的刻印2贯通SiC单晶3的内部而设置，因此即使对SiC单晶3进行切割而使其成为SiC晶片4，也不会消失。
如上说明，事先形成被设为根据籽晶1的状态来识别显示的刻印2，刻印2在SiC单晶3中作为结晶缺陷而传播。因此，在使用SiC单晶3形成了SiC晶片4时，能够使其成为在各SiC晶片4中已经形成有刻印2的状态。也就是说，假设通过盗窃等非法的手段获得籽晶1或由从籽晶1生长而成的SiC单晶3制造出的SiC晶片4，在使用该籽晶1或SiC晶片4新使SiC单晶3生长的情况下，也能够在该SiC单晶3中形成有刻印2。从而，即使在将通过非法的手段获得的高品质的籽晶1或SiC晶片4用作籽晶进行结晶生长进而制作了SiC晶片4的情况下，也能够使其成为能够确认使用了该籽晶的SiC晶片4。
此外，在将籽晶1或由从籽晶1生长而成的SiC单晶3制造出的SiC晶片4作为籽晶而形成了SiC单晶3的情况下，刻印2在结晶的生长方向上传播，成为从结晶的表面向内面贯通的构造的结晶缺陷。从而，即使在SiC单晶3的状态下，也能够通过确认刻印2来确认使用了通过非法的手段获得的籽晶1或SiC晶片4一事。
另外，通过本实施方式的制造方法制造的SiC晶片4被用于具备SiC设备的SiC半导体模块的制造。具体而言，在SiC晶片4之中的有效区域、即设备形成区域中使外延层生长之后，实施杂质的离子注入工序等各种设备形成工序，从而形成SiC设备。并且，能够在设备形成后通过切割而以芯片为单位分割之后，通过进行模块化来制造SiC半导体模块。此时，在本实施方式中，如图3所示，由于仅在籽晶1的外缘部形成一个刻印2，所以能够避开SiC晶片4的有效区域而形成刻印2。从而，能够不产生芯片配置的制约的问题地确保刻印2的配置部位。
(第二实施方式)
说明本申请的第二实施方式。本实施方式相对于第一实施方式变更了刻印2的数目，关于这以外的部分与第一实施方式相同，因此仅说明与第一实施方式不同的部分。
如图5所示，在本实施方式中在籽晶1的外缘部上的多处形成有刻印2。例如，在图5中，在成为大致等间隔的6处形成刻印2，也可以是这以下的数目，也可以是这以上的数目。
在如第一实施方式那样仅在籽晶1的外缘部的一处形成刻印2的情况下，籽晶1或SiC晶片4之中的避开刻印2的部分的区域留有比较大的面积。因此，如果从非法获得的籽晶1或SiC晶片4仅取出避开了刻印2的部分从而形成新的籽晶，也有可能使其成为比较大口径的籽晶。与此相对，若如本实施方式那样在籽晶1的外缘部的多处形成刻印2，则籽晶1或SiC晶片4之中的避开刻印2的部分的区域变得比较狭小。从而，即使从非法获得的籽晶1或SiC晶片4仅取出避开了刻印2的部分而形成新的籽晶，也仅能够成为比较小口径的籽晶。
(第三实施方式)
说明本申请的第三实施方式。本实施方式也相对于第一实施方式变更了刻印2的数目，关于这以外的部分与第一实施方式相同，因此仅说明与第一实施方式不同的部分。
如图6所示，在本实施方式中从籽晶1的外缘部向中心排列多个而形成刻印2。例如，在图6中，大致等间隔地形成3个刻印2，但也可以是2个，也可以是4个以上。
像这样，从籽晶1的外缘部向中心排列多个而形成刻印2，也能够得到与第二实施方式相同的效果。其中，在以这样的配置形成刻印2的情况下，存在刻印2进入SiC晶片4的有效区域的可能性，因此还存在产生芯片配置的制约的可能性。从而，若考虑没有芯片配置的制约，且即使利用非法获得的籽晶1或SiC晶片4也仅能够成为比较小口径的籽晶，则可以说以第二实施方式的配置形成刻印2是最有效的。
(第四实施方式)
说明本申请的第四实施方式。本实施方式也相对于第一实施方式变更了刻印2的数目，关于这以外的部分与第一实施方式相同，因此仅说明与第一实施方式不同的部分。
如图7所示，在本实施方式中在籽晶1的中心形成1个或多个刻印2。例如，在图7中，设为仅形成一个刻印2，但也可以是2个，也可以是3个以上。
像这样，在籽晶1的中心形成刻印2，也能够得到与第二实施方式相同的效果。但是，在以这样的配置形成刻印2的情况下，存在刻印2进入SiC晶片4的有效区域的可能性，因此与第三实施方式相同，也有产生芯片配置的制约的可能性。因此，考虑本实施方式的配置，也可以说以第二实施方式的配置形成刻印2是最有效的。
(其他实施方式)
在上述各实施方式中，作为刻印2的配置部位列举了各种部位的例子，但也可以是上述各实施方式所示的部位以外。此外，也可以组合上述各实施方式中说明的配置部位而形成刻印2。
进而，在形成多个刻印2的情况下，不需要由相同种类的结晶缺陷构成全部刻印，也可以由不同种类的结晶缺陷构成。
另外，关于刻印2，在使SiC单晶3生长时作为相同构造的结晶缺陷而传播，因此不需要新对刻印2实施加工，但在刻印2不清晰的情况下，也能够对刻印2实施加工从而返回清晰的状态。

Claims (8)

1.一种碳化硅半导体基板，其特征在于，
由碳化硅单晶构成，至少在表面形成有以结晶缺陷构成的作为识别显示的刻印(2)。
2.如权利要求1所述的碳化硅半导体基板，其特征在于，
所述刻印(2)之中的全部或一部分以从所述表面向所述内面贯通的结晶缺陷构成。
3.如权利要求1或者2所述的碳化硅半导体基板，其特征在于，
所述刻印(2)在外缘部的一处或多处形成。
4.如权利要求1至3的任一项所述的碳化硅半导体基板，其特征在于，
所述刻印(2)由字符、数字、条形码以及作为注册商标的QR码即快速响应码之中的一个或多个的组合而构成。
5.一种碳化硅单晶，是将权利要求1至4的任一项所述的碳化硅半导体基板用作籽晶而形成的碳化硅单晶，其特征在于，
所述刻印(2)是在结晶的生长方向上传播、并且从结晶的表面向内面贯通的构造的结晶缺陷。
6.一种碳化硅半导体基板的制造方法，其特征在于，包含：
准备由单晶的碳化硅构成的籽晶(1)的工序；
在所述籽晶(1)的至少表面形成以结晶缺陷构成的作为识别显示的刻印(2)的工序；
在形成有所述刻印(2)的所述籽晶(1)的表面，使碳化硅单晶(3)生长，从而在该生长方向上一边使所述刻印(2)传播一边使所述碳化硅单晶(3)生长的工序；以及
将传播了所述刻印(2)的所述碳化硅单晶(3)切出并进行切割，从而形成被形成有所述刻印(2)的状态的碳化硅半导体基板(4)的工序。
7.如权利要求6所述的碳化硅半导体基板的制造方法，其特征在于，
在形成所述刻印(2)的工序中，通过激光加工、基于金刚石刀具的切削加工、干法蚀刻或离子注入来形成所述刻印(2)。
8.如权利要求6或者7所述的碳化硅半导体基板的制造方法，其特征在于，包含：
将切出所述碳化硅单晶(3)后的所述籽晶(1)或所述碳化硅半导体基板(4)作为籽晶，再次使碳化硅单晶(3)生长，从而在该生长方向上一边使所述刻印(2)传播一边使所述碳化硅单晶(3)生长的工序；以及
进而将传播了所述刻印(2)的所述碳化硅单晶(3)切出并进行切割，从而再次形成被形成有所述刻印(2)的状态的碳化硅半导体基板(4)的工序。
CN201380051807.1A 2012-10-02 2013-09-12 碳化硅半导体基板及其制造方法 Active CN104704607B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-220403 2012-10-02
JP2012220403A JP5692195B2 (ja) 2012-10-02 2012-10-02 炭化珪素単結晶、炭化珪素半導体基板およびその製造方法
PCT/JP2013/005415 WO2014054228A1 (ja) 2012-10-02 2013-09-12 炭化珪素半導体基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN104704607A true CN104704607A (zh) 2015-06-10
CN104704607B CN104704607B (zh) 2017-09-29

Family

ID=50434574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380051807.1A Active CN104704607B (zh) 2012-10-02 2013-09-12 碳化硅半导体基板及其制造方法

Country Status (6)

Country Link
US (1) US9269576B2 (zh)
JP (1) JP5692195B2 (zh)
KR (1) KR101658506B1 (zh)
CN (1) CN104704607B (zh)
DE (1) DE112013004844B4 (zh)
WO (1) WO2014054228A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023063996A1 (en) * 2022-04-20 2023-04-20 EllansaLabs Inc. System and method for etching internal surfaces of transparent gemstones with information pertaining to a blockchain
US20230344660A1 (en) * 2022-04-20 2023-10-26 EllansaLabs Inc. System and Method for Etching Internal Surfaces of Transparent Gemstones with Information Pertaining to a Blockchain
US11867637B2 (en) 2022-12-15 2024-01-09 EllansaLabs Inc. Systems for authentication and related devices and methods
US11783145B2 (en) 2022-12-21 2023-10-10 EllansaLabs Inc. Systems for authentication and related devices and methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575221A (en) * 1978-12-04 1980-06-06 Fujitsu Ltd Manufacturing semiconductor
JPH10120497A (ja) * 1996-10-17 1998-05-12 Denso Corp 炭化珪素基板およびその製造方法
JP2001101337A (ja) * 1999-07-26 2001-04-13 Komatsu Ltd ドットマークの読取り装置と読取り方法
JP4071476B2 (ja) * 2001-03-21 2008-04-02 株式会社東芝 半導体ウェーハ及び半導体ウェーハの製造方法
DE10247017B4 (de) 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3745668B2 (ja) 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
CN1450592A (zh) * 2002-04-08 2003-10-22 矽统科技股份有限公司 晶圆辨识标号的制作方法
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012066974A (ja) * 2010-09-24 2012-04-05 Hitachi Cable Ltd 窒化物半導体ウェハ及びその製造方法
JP2012089613A (ja) * 2010-10-18 2012-05-10 Sumitomo Electric Ind Ltd 炭化珪素基板を有する複合基板の製造方法
WO2012090572A1 (ja) * 2010-12-27 2012-07-05 住友電気工業株式会社 炭化珪素基板、半導体装置、炭化珪素基板の製造方法、および半導体装置の製造方法
JP2012171801A (ja) * 2011-02-17 2012-09-10 Bridgestone Corp 炭化珪素単結晶ウエハの製造方法
JP2012183549A (ja) * 2011-03-04 2012-09-27 Mitsubishi Electric Corp ＳｉＣ半導体ウェハのマーキング方法およびＳｉＣ半導体ウェハ

Also Published As

Publication number Publication date
DE112013004844B4 (de) 2019-11-28
JP5692195B2 (ja) 2015-04-01
KR101658506B1 (ko) 2016-09-21
CN104704607B (zh) 2017-09-29
KR20150052174A (ko) 2015-05-13
DE112013004844T5 (de) 2015-06-18
US20150228482A1 (en) 2015-08-13
WO2014054228A1 (ja) 2014-04-10
JP2014075380A (ja) 2014-04-24
US9269576B2 (en) 2016-02-23

Similar Documents

Publication Publication Date Title
JP5218047B2 (ja) 窒化ガリウム結晶を作製する方法および窒化ガリウムウエハ
JP7095718B2 (ja) ＧａＮ単結晶
CN104704607A (zh) 碳化硅半导体基板及其制造方法
CN1734247B (zh) Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法和ⅲ-ⅴ族氮化物系半导体
US9589901B2 (en) Semiconductor wafers including indications of crystal orientation and methods of forming the same
US11486037B2 (en) Synthesis of thick single crystal diamond material via chemical vapour deposition
KR102296061B1 (ko) β-Ga2O3계 단결정 기판
KR102467949B1 (ko) C 면 GaN 기판
JP6776711B2 (ja) ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP2010184829A (ja) 炭化珪素単結晶の製造方法
US20190035684A1 (en) Method for manufacturing silicon carbide semiconductor device
JP4930081B2 (ja) ＧａＮ結晶基板
KR20090024627A (ko) 웨이퍼
JP6759831B2 (ja) Ｃ面ＧａＮ基板
US6797585B1 (en) Nonintrusive wafer marking
JP2020088093A (ja) 半導体チップの製造方法および半導体ウェハ
CN106449361B (zh) 单晶晶锭、半导体晶圆以及制造半导体晶圆的方法
JP7006751B2 (ja) ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP5309178B2 (ja) 単結晶を加工することによって多数の半導体ウェハを製造する方法
US11367655B2 (en) Forming openings at intersection of cutting lines
EP4309842A1 (en) Method for manufacturing gaas wafer, and gaas wafer group
JPS61214421A (ja) 半導体ウエハ
KR20060037251A (ko) 반도체 웨이퍼를 슬라이스하기 위한 단결정 덩어리의 제조방법
JP2014152076A (ja) 第１３族窒化物結晶基板
JP2022050535A (ja) ＧａＮ単結晶およびＧａＮ単結晶製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant