CN1734247B - Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法和ⅲ-ⅴ族氮化物系半导体 - Google Patents

Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法和ⅲ-ⅴ族氮化物系半导体 Download PDF

Info

Publication number
CN1734247B
CN1734247B CN200510064396.7A CN200510064396A CN1734247B CN 1734247 B CN1734247 B CN 1734247B CN 200510064396 A CN200510064396 A CN 200510064396A CN 1734247 B CN1734247 B CN 1734247B
Authority
CN
China
Prior art keywords
iii
group
based semiconductor
nitride based
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200510064396.7A
Other languages
English (en)
Other versions
CN1734247A (zh
Inventor
柴田真佐知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Publication of CN1734247A publication Critical patent/CN1734247A/zh
Application granted granted Critical
Publication of CN1734247B publication Critical patent/CN1734247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Abstract

本发明提供了具有给定厚度的位错密度低且位错密度分布实质上均匀的表面层的III-V族氮化物系半导体衬底、及其制造方法，以及使用这种衬底外延生长有III-V族氮化物系半导体层的III-V族氮化物系半导体。该半导体衬底制造方法是使III-V族氮化物系半导体晶体边在晶体生长界面产生凹凸边生长(工序I)，进行晶体生长以掩埋凹凸来使生长界面平坦化(工序II)，通过积累位错以减少全体的位错密度，进一步在平坦化的状态进行晶体生长，使位错在晶体中均匀分散的同时，形成自衬底上表面至少大于等于10μm的位错密度分布实质上均匀的层(工序III)。

Description

Ⅲ-Ⅴ族氮化物系半导体衬底及其制造方法和Ⅲ-Ⅴ族氮化物系半导体
技术领域
本发明涉及III-V族氮化物系半导体衬底及其制造方法和III-V族氮化物系半导体，更具体地涉及表面的位错密度分布均匀的低位错的III-V族氮化物系半导体衬底及其制造方法，和在该半导体衬底上外延生长有氮化物系半导体层的III-V族氮化物系半导体。
背景技术
氮化镓(GaN)、氮化铟镓(InGaN)、氮化镓铝(GaAlN)等的III-V族氮化物系半导体材料，由于其禁带宽度充分大、带间跃迁为直接跃迁型，所以盛行研究对短波长发光元件的应用。并且，由于电子的饱和漂移速度快，能够利用采用异质结的二元载气等，所以也期待应用于电子元件上。
构成这些元件的氮化物半导体层是采用有机金属气相生长法(MOVPE)、分子束气相生长法(MBE)、氢化物气相生长法(HVPE)等气相生长法，在底层衬底上通过进行外延生长而得到。但是，由于没有氮化物半导体层和晶格常数匹配的底层衬底，所以很难获得品质良好的生长层，导致得到的氮化物半导体层中含有许多晶格缺陷。晶格缺陷成为阻碍元件特性提高的因素，所以至今盛行进行降低氮化物半导体层中的晶格缺陷的研究。
作为获得晶格缺陷较少的III族元素氮化物系晶体的方法，已知在蓝宝石等异质衬底上形成低温堆积缓冲层(缓冲层)，在其上形成外延生长层的方法。使用低温堆积缓冲层的晶体生长法中，首先在蓝宝石等衬底上在500℃左右堆积AlN或GaN，形成非晶态膜至含有一部分多晶的连续膜。通过将其升温至1000℃附近，使一部分蒸发或者结晶化，形成密度高的晶体核。将其作为生长核而得到结晶性较好的GaN膜。但是，即使使用形成低温堆积缓冲层的方法，所得衬底上也存在相当程度的贯通位错或空孔等晶格缺陷，要想获得目前期望的高性能元件则不够充分。
鉴于上述情况，正在盛行研究使用GaN衬底作为晶体生长用衬底，并在其上形成构成元件部分的半导体多层膜的方法。本说明书中把晶体生长用GaN衬底叫做自支撑的GaN衬底(GaN自支撑衬底)。作为得到GaN自支撑衬底的方法，已知有ELO技术(Epitaxial Lateral Overgrowth，外延横向生长，如参考Appl.Phys.Lett.71(18)2638(1997))。ELO法是通过在底层衬底上形成具有开口部的掩膜并通过从开口部横向生长来得到位错少的GaN层的技术。特开平11-251253号公报中提出了使用该ELO法在蓝宝石衬底上形成GaN层后，通过刻蚀等去除蓝宝石衬底，得到GaN自支撑衬底的技术。
作为进一步发展ELO法的方法，开发出了FIELO法(小平面开始外延横向过生长(Facet-Initiated Epitaxial Lateral Overgrowth)：如参考A.Usui，et al.，Jpn.J.Appl.Phys.Vol.36(1997)pp.L899-L902)。FIELO法在使用硅掩膜进行选择性生长的方面与ELO法相同，不同点是在选择性生长时在掩膜开口部形成小平面。通过形成小平面，改变位错的扩散方向，减少到达外延生长层上面的贯通位错。如果采用FIELO法，如在蓝宝石等底层衬底上生长厚膜GaN层，然后去除底层衬底，则能够得到晶格缺陷较少的品质良好的GaN自支撑衬底。
还有，作为得到低位错的GaN自支撑衬底的方法，公开有DEEP法(采用具有逆向锥形坑的外延生长的位错消除法(Dislocation Elimination by theEpi-growth with Inverted-Pyramidal Pits)：如参照K.Motoki et al.，Jpn.J.Appl.Phys.Vol.40(2001)pp.L140-L143、特开2003-165799号公报)。DEEP法是通过在GaAs衬底上使用图案化的氮化硅等掩膜生长GaN，在晶体表面有意地形成多个被小平面包围的坑，在所述坑底部积累位错，使其他区域得以低位错的方法。
上述ELO法或DEEP法中，在晶体生长初期在晶体生长界面边产生小平面边生长晶体。在晶体生长中扩散的位错具有如果有小平面则会弯曲其进行方向的性质。就是利用该性质而使位错到达不了晶体表面，可以降低衬底表面的位错密度。还有，如果在晶体生长界面边产生被小平面包围的坑边生长晶体，则位错在坑底部高密度地积累。如果位错积累，则相互碰撞的位错消灭、或者形成位错环，还有望起到停止向表面进行的作用，能够进一步有效地减少位错密度。
还有，在特开2003-178984号公报中记载了，作为位错密度低的III族氮化物系半导体衬底的制造方法，其是在于基材上设置有第一III族氮化物系半导体层的底层衬底上或在由第一III族氮化物系半导体构成的底层衬底上形成金属膜，在含有氢气或含氢化合物气体的气氛中对所述底层衬底进行热处理，在所述第一III族氮化物系半导体层中形成空隙，在所述金属膜上形成第二III族氮化物系半导体层的方法(VAS法)。
用ELO法或DEEP法等在异质衬底上由HVPE法生长GaN膜，然后从底层衬底剥离GaN层而获得的GaN衬底，通常在生长状态下，其上表面会出现坑或小丘等形态，并且下表面也如梨皮面般粗糙。因此，照其原样难以生长用于制作器件的外延层，通常是研磨加工衬底的上表面和下表面加工成镜面后，用于制作器件。
发明内容
首先，Si或GaAs等至今使用的半导体衬底，由于所谓其制造方法是从晶体块切出衬底，所以不会发生在衬底的上、下表面位错密度或其分布大不相同的问题。但是，由于GaN自支撑衬底是把在异质衬底上厚厚地外延生长的晶体在生长后剥离来用作衬底，所以在晶体生长初期的异质外延生长界面附近无论如何也难以将其位错的发生抑制得低。因此，不得不在作为衬底的厚膜外延晶体生长中减少高密度产生的位错，最终在衬底表面实现低位错化。此种情况下，考虑了所述的ELO法、FIELO法、DEEP法等减少位错的方法。
但是，由这种方法制作的GaN自支撑衬底虽然减少了位错密度，但衬底表面的位错密度分布很不均匀。尤其是往往在衬底表面看到一些位错密度局部高的区域。
在晶体生长界面，如果以产生有小平面的原样存在凹凸的状态继续进行晶体生长，则早晚其表面形成位错密度的密集区域。所述的DEEP法是积极利用通过这种生长形态于位错密集区域之间形成的低位错区域的想法，但是如果采用该方法，则在得到位错密度非常低的区域的另一方面，将牺牲掉衬底表面全体的位错密度分布的均匀性。
还有已知，如果通过采用如特开2003-178984号公报的、增加载气中的氢混合量、或者在晶体生长中途变化晶体生长条件等方法，终止小平面生长，则晶体生长界面平坦化，积累在所述坑底部的位错随着晶体生长的进行再次散布。但是，以往不考虑对衬底深度方向的位错密度分布就进行衬底的生长或研磨加工。因此，积累的位错不能完全散布，或者把难得的位错均匀分散的层通过衬底表面的研磨削掉，其结果，进行过镜面加工的衬底表面时常发生位错密度分布很不均匀的情况。
如果衬底表面存在位错密度积累的区域，则会恶化在其区域上生长的器件特性。例如，会产生降低激光二极管的输出，或者减少寿命等问题。
因此，本发明就是鉴于上述情况而进行的，其目的在于提供具有给定厚度的低位错密度且位错密度分布实质上均匀的表面层的III-V族氮化物系半导体衬底、以及重现性良好地制造该衬底的方法，和使用这种衬底外延生长晶体均匀性高的III-V族氮化物系半导体层的III-V族氮化物系半导体。
本发明人认为，为了在III-V族氮化物系半导体衬底上成品率良好地形成特性一致的发光元件，考虑对于衬底深度方向的位错密度分布是很重要的，就是从这种观点出发进行了潜心研究，发现如果III-V族氮化物系半导体衬底的上表面附近(如至少到10μm深度的区域)的位错密度分布实质上均匀，则生长在其上的GaN系外延层的表面形态或特性均匀性不会受损。本发明就是基于这种见解而完成的。
即本发明的III-V族氮化物系半导体衬底是由III-V族氮化物系半导体晶体构成的自支撑的III-V族氮化物系半导体衬底，其特征在于，在所述III-V族氮化物系半导体晶体的至少衬底上表面的位错密度分布实质上均匀。
优选是从所述衬底上表面到10μm深度的与所述衬底上表面平行的任意截面的位错密度分布实质上均匀。
另外，也可以是从所述衬底上表面到10μm深度的与所述衬底上表面平行的任意截面的平均位错密度小于等于5×107cm-2，并且横切所述截面的任意处的400μm2的面积的位错线数小于400。
另外，本发明的III-V族氮化物系半导体衬底是由III-V族氮化物系半导体晶体构成的自支撑的III-V族氮化物系半导体衬底，其特征在于，在与衬底上表面几乎垂直的轴上位错线聚集，在具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层上，将位错密度分布实质上均匀的第二III-V族氮化物系半导体晶体层以大于等于10μm的厚度形成至衬底上表面。
优选在所述第一III-V族氮化物系半导体晶体层与所述第二III-V族氮化物系半导体晶体层之间，位错密度分布连续性变化。
所述衬底上表面的平均位错密度优选小于等于5×107cm-2，更优选小于等于小于等于5×106cm-2。
优选所述衬底上表面的平均位错密度小于衬底下表面的平均位错密度，优选所述衬底上表面的位错密度波动度范围小于等于所述衬底下表面的位错密度波动度范围。
所述第一III-V族氮化物系半导体晶体层优选存在多个所述位错线密集的区域，并且这些区域的间隔各自大于等于10μm。
所述衬底的上表面和/或下表面优选实施了研磨加工。
所述衬底的上表面优选为(0001)的III族面。
所述衬底的厚度优选为200μm～1mm。
所述III-V族氮化物系半导体晶体的组成可以用InxGayAl1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)表示。
优选所述III-V族氮化物系半导体晶体内加入掺杂剂。
另外，本发明的III-V族氮化物系半导体衬底的制造方法，其特征在于，通过使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长，使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述进行平坦化的晶体界面几乎垂直的轴上聚集位错线，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，在形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进而在其上，以大于等于10μm的厚度形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层。
此外，本发明的III-V族氮化物系半导体衬底的制造方法，其特征在于，通过使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序、和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述进行平坦化的晶体界面几乎垂直的轴上聚集位错线，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，在形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进而在其上，形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，进而，通过研磨衬底上表面的研磨工序，使所述第二III-V族氮化物系半导体晶体层以大于等于10μm的厚度残留。
另外，本发明的III-V族氮化物系半导体衬底的制造方法，其特征在于，通过在异质衬底上面使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述进行平坦化的晶体界面几乎垂直的轴上聚集位错线，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，以大于等于10μm的厚度形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，进而，通过分离工序把在所述异质衬底上面形成的所述III-V族氮化物系半导体晶体从所述异质衬底分离。
另外，本发明的III-V族氮化物系半导体衬底的制造方法，其特征在于，通过在异质衬底上面使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述进行平坦化的晶体界面几乎垂直的轴上聚集位错线，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，进一步通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，进而，通过分离工序把在所述异质衬底上面形成的所述III-V族氮化物系半导体晶体从所述异质衬底分离后，通过研磨工序把衬底上表面研磨至所述第二III-V族氮化物系半导体晶体层以大于等于10μm的厚度残留。
另外，本发明的III-V族氮化物系半导体衬底的制造方法，其特征在于，通过使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序、和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述进行平坦化的晶体界面几乎垂直的轴上聚集位错线，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，以大于等于10μm的厚度形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，进一步通过去除工序，去除所述第一III-V族氮化物系半导体晶体层的至少一部分。
另外，本发明的III-V族氮化物系半导体衬底的制造方法，其特征在于，通过在异质衬底上面使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述平坦化的晶体界面几乎垂直的轴上聚集位错线，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，以大于等于10μm的厚度形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，进而，通过分离工序把在所述异质衬底上面形成的所述III-V族氮化物系半导体晶体从所述异质衬底分离后，通过去除工序去除所述第一III-V族氮化物系半导体晶体层的至少一部分。
所述去除工序优选通过对所述衬底的下表面面实施研磨加工，使所述衬底的厚度大于等于200μm。并且，进一步优选具备对所述衬底上表面实施镜面研磨加工的镜面研磨工序，使所述衬底的厚度大于等于200μm。
进一步优选具备去除所述第一III-V族氮化物系半导体晶体层全部的完全去除工序。
在形成所述第二III-V族氮化物系半导体晶体层的工序中，可以将所述第二III-V族氮化物系半导体晶体层形成得较厚，进而通过切断工序把所述第二III-V族氮化物系半导体晶体层与晶体生长方向垂直地切断，来获得晶体衬底。
还有，使用异质衬底的方法中，可以进一步通过切断工序，把所述第二III-V族氮化物系半导体晶体层与晶体生长方向垂直地切断，来获得晶体衬底。
优选对所述切断的晶体衬底的上表面和下表面两面进行研磨加工。
优选采用HVPE法进行所述III-V族氮化物系半导体晶体的晶体生长的至少一部分。
在形成所述第一III-V族氮化物系半导体晶体层的工序中，可以通过在晶体生长中途进一步提高生长气氛气体中的氢浓度，掩埋所述晶体生长界面的所述凹凸来使所述晶体生长界面平坦化。
在形成所述第一III-V族氮化物系半导体晶体层的工序中，可以通过在晶体生长中途进一步提高III族原料的分压，掩埋所述晶体生长界面的所述凹凸来使所述晶体生长界面平坦化。
在边产生所述多个凹凸边进行生长的工序中，所述凹凸的凹部与晶体生长方向平行的截面的形状可以为被小平面包围的V字形或倒梯形，或者是被小平面包围的研钵形。
还有，本发明的III-V族氮化物系半导体，其特征在于，在由从衬底上表面到10μm深度的表面层的位错密度分布实质上均匀的III-V族氮化物系半导体晶体构成的自支撑的衬底上，设置有同质外延生长的III-V族氮化物系半导体层。
发明的效果
根据本发明III-V族氮化物系半导体衬底，在该衬底上外延生长氮化物系半导体时，能够得到不易蓄积变形，并且晶体生长中的生长界面温度的均匀性也高的，结晶性良好的外延生长层。而且，由于不易引起变形的蓄积，所以也不易产生工序当中衬底破裂或缺损等问题。
另外，根据本发明的III-V族氮化物系半导体衬底的制造方法，能够稳定且重现性良好地得到位错密度低，而且上表面的位错密度实质上均匀的自支撑的III-V族氮化物系半导体衬底。
进而，根据本发明的III-V族氮化物系半导体，得到结晶性提高、均匀性高、而且不易引起变形的蓄积的外延生长层，因此制作发光元件或电子元件等器件时，有望提高元件特性或大幅度提高成品率。
附图说明
图1是用于得到作为本发明的一个实施方案的III-V族氮化物系半导体衬底的原理工序的简要图。
图2是说明制造本实施方案III-V族氮化物系半导体衬底的工序的流程图。
图3是表示本实施方案的GaN自支撑衬底的位错分布结构的简要截面图。
图4是表示实施例1的GaN自支撑衬底的制造工序的一例简要图。
图5是表示在实施例1得到的实施研磨加工前的GaN自支撑衬底的位错分布结构的简要截面图。
图6是表示测定实施例1得到的GaN自支撑衬底上表面的位错密度分布的结果的图表。
图7是表示实施例1中在GaN自支撑衬底上生长GaN外延层的结构的截面图。
图8是表示比较例1得到的GaN自支撑衬底的位错分布结构的简要截面图。
图9是表示测定比较例1得到的GaN自支撑衬底上表面的位错密度分布的结果的图表。
图10是表示实施例3的GaN自支撑衬底的制造工序的一例简要图。
图11是表示测定实施例3得到的GaN自支撑衬底上表面的位错密度分布的结果的图表。
图12是表示实施例4的GaN自支撑衬底的制造工序的一例简要图。
附图标记说明
图中，1、16、19、30、37-GaN自支撑衬底，2、14、28-位错线，11、21、31-蓝宝石衬底，12、26、34-GaN晶体，13、27-坑，15、28-位错密度高的区域，17-位错密度极端高的区域，18-GaN外延层，22、32-无掺杂GaN层，23-Ti薄膜，24-空隙形成GaN层，25-孔形成TiN层，33-SiO2掩膜，35-V字形沟槽，36-高位错密度区域。
具体实施方式
本发明为了在III-V族氮化物系半导体衬底上成品率良好地形成特性一致的发光元件，提供具有给定厚度的位错密度低且位错密度分布实质上均匀的表面层的III-V族氮化物系半导体衬底。
<得到位错密度分布实质上均匀的表面层的原理>
首先，说明得到如上所述具有位错密度低且位错密度分布实质上均匀的表面层的III-V族氮化物系半导体衬底的原理。
图1是表示用于获得作为本发明的一个实施方案的III-V族氮化物系半导体衬底的原理工序简要图。
一开始首先，使III-V族氮化物系半导体晶体边在生长界面产生凹凸边进行生长(工序I)。例如，如果以在III-V族氮化物系半导体衬底的生长初期有意地在生长界面出现小平面的原样存在凹凸的状态继续进行晶体生长，则晶体生长中扩散的位错将通过小平面而弯曲其进行方向。还有，如果在晶体生长界面边产生被小平面包围的坑边生长晶体，则位错在坑底部高密度地积累。如果位错积累，则相互碰撞的位错消灭、或者形成位错环而有望起到阻止向表面进行的作用，能够进一步有效减少位错密度。这样，通过使III-V族氮化物系半导体晶体边在生长界面产生凹凸边生长，能够弯曲位错扩散方向使其积累，减少到达衬底上表面的位错，而降低整体的位错密度。
接着，以掩埋凹凸的方式进行晶体生长，使生长界面平坦化(工序II)。
如果继续进行工序I，以在晶体生长界面产生小平面的原样存在凹凸的状态继续进行晶体生长，则早晚会在其表面形成位错密度的密集区域。因此，通过增加载气中的氢混合量或在晶体生长中途改变晶体生长条件等方法，停止小平面生长等而使晶体生长界面平坦化。
最后，在平坦化的状态进行晶体生长，形成暂且积累的位错线再次分散的过渡层，进一步在其上形成将位错线均匀地分散到晶体中的大于等于10μm的晶体层(工序III)。
如果晶体生长界面得以平坦化，则积累在所述坑底部的位错随着晶体生长的进行再次分散。这里，为了使暂且积累的位错线再次分散，在III-V族氮化物系半导体层中位错线实质上均匀地分散，优选在平坦化的状态进行大于等于10μm，更优选大于等于30μm的晶体生长。进一步，通过在继续平坦化的状态进行晶体生长，使位错线实质上均匀分散的层至少生长大于等于10μm，能够使生长于III-V族氮化物系半导体衬底上的GaN系外延层具有良好的表面形态和均匀特性。
<III-V族氮化物系半导体衬底的制造方法>
下面，参照图2的同时基于上述原理，说明使用异质衬底制造涉及本实施方案的III-V族氮化物系半导体衬底的方法。
首先，准备蓝宝石衬底等异质衬底(工序A)。蓝宝石衬底由于在GaN晶体的生长温度即大于等于1000℃的高温区也稳定，不会与晶体生长的原料气体或气氛气体即H2或NH3、HCl反应，所以是优选的。
接着，在该异质衬底上使III-V族氮化物系半导体晶体边在生长界面产生凹凸边生长(工序B)。
作为III-V族氮化物系半导体，可以举出用InxGayAl1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)组成表示的半导体。其中，优选使用GaN、AlGaN等半导体。这是因为能够满足强度、制造稳定性等衬底材料所要求的特性。此外，外延生长层的表面优选为(0001)的III族面。这是因为GaN系的晶体极性强，III族面比V族面(氮面)更加化学稳定及热稳定，容易制作器件。
III-V族氮化物系半导体中，晶体生长后把外延生长层从异质衬底剥离而制作进行外延生长的层的自支撑衬底时，优选使用晶体生长速度快的HVPE法。
还有，为了边在生长界面产生凹凸边进行晶体生长，降低上述载气中的氢分压。进一步，也可以使用FIELO法通过在氧化硅掩膜开口部形成小平面来进行。
第一层通过边在生长界面产生凹凸边生长的工序(工序B)和使晶体生长面平坦化的工序(工序C)两个工序形成。通过该两个工序，一边在积累晶体内产生的位错线，一边减少晶体全体的位错密度，在与所述平坦化的晶体界面几乎垂直的轴上聚集位错线，形成具有位错线密集的区域和位错线稀疏的区域的第一层。
在使生长界面平坦化中，虽然在气相生长中途增加载气中的氢分压的做法有效，但如果是在从晶体生长初期氢分压或GaCl分压就高到某种程度的情况，即使在晶体生长中途不改变生长条件，也能够使生长界面平坦化。而且，此外也可以通过添加用于促进III-V族氮化物系半导体的横向生长的杂质如Mg等而使生长界面平坦化。
接着，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序(工序D)，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，以大于等于10μm的厚度形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层。
上述过渡层为了使位错线均匀地分散，优选大于等于10μm，更优选大于等于30μm。另外，位错密度低且其分布实质上均匀的第二层，如上所述，优选自表面至少大于等于10μm，更优选大于等于50μm。第二层至少需要大于等于10μm的理由是，为了在第二层上品质良好地进行外延生长，需要离开比热不均匀的第一层。
进一步，把III-V族氮化物系半导体外延生长层从异质衬底分离(工序E)。作为异质衬底的分离方法，可以使用VAS法或刻蚀等方法。其中优选使用所谓的VAS法制造。这是因为在VAS法中，生长的GaN衬底的翘曲产生量较少，能够制作波动量小的衬底。
<表面研磨>
所得III-V族氮化物系半导体优选进行镜面研磨表面。一般来讲，生长得较厚的生长状态的III-V族氮化物系半导体外延层表面存在多个小丘等大的凹凸、或被认为是由阶段聚束产生的微小的凹凸。它们不仅成为在其上生长外延层时的使形态或膜厚、组成等不均匀的主要因素，而且也在器件制作工序中成为降低光刻工序的曝光精度的主要因素。因而，衬底上表面优选为平坦的镜面。如果想由研磨加工获得镜面，则需要从晶体表面削掉几μm～几百μm。本发明中即使在由研磨削掉表面层后，也需要残留大于等于10μm的厚度的位错密度分布实质上均匀的层。因而，在研磨加工衬底上表面时，需要估计研磨量，在晶体生长时预先较厚地生长位错密度分布均匀的层。因此，第二层表面层的镜面研磨前的深度应该至少是10μm+镜面研磨量。
<下表面研磨>
如果III-V族氮化物系半导体衬底存在翘曲，则在衬底上进行器件结构的外延生长时，衬底下表面和基座不能密合，因此加热衬底时向衬底的传热方向就会不均匀，在衬底面内产生温度分布。如果在衬底面内存在温度差，则在进行外延生长时，生长膜厚、组成、杂质浓度等就会产生波动，无法在面内进行均匀的生长，进而成为增大器件特性波动的因素。
<自支撑衬底>
以该方式得到自支撑的III-V族氮化物系半导体衬底(自支撑衬底)。
这里，所谓本说明书中的用语“自支撑的衬底”或“自支撑衬底”是指不仅能保持自身形状而且具有操作时不会发生不良情况程度的强度的衬底。为了具有这种强度，优选使自支撑衬底的厚度大于等于200μm。并且考虑元件形成后的劈开容易性等，优选使自支撑衬底的厚度小于等于1mm。如果超过1mm则不易劈开而在劈开面产生凹凸，其结果比如用于半导体激光等时，由反射损失等引起的器件特性的恶化将成为问题。
图3表示作为自支撑衬底一例的GaN自支撑衬底。该GaN自支撑衬底1大体分类为两部分，即具有位错线2高密度积累的区域(位错线密集的区域)的第一层(A层)，和在其上形成的位错密度分布实质上均匀的第二层(B层)。这里，B层的厚度大于等于10μm，形成至GaN自支撑衬底1上表面。把所述位错线2高密度积累的区域以与GaN自支撑衬底1上表面平行的面切割的截面横切其区域的400μm2的面积的位错线数为400～40000。因而，所述第一层也可以说是在与衬底上表面平行的任意截面中，在各截面内的任意处横切400μm2的面积的位错线数为400～40000的层。所述第二层也可以说是从所述衬底上表面到10μm深度的与衬底上表面平行的任意截面的平均位错密度小于等于5×107cm-2，并且横切所述截面的任意处的400μm2的面积的位错线数小于400的层。
<位错密度>
这里，本说明书中，“位错密度”是横切每单位面积的位错线数，一般是在作为单位面积的几百～几千μm2左右的区域计数。通常，单位面积设定成横切单位面积的位错线数在100左右。“平均位错密度”是测定在衬底面内的多个点的位错密度作为平均值计算出。另外，一般的，位错密度的波动度可以用(a)位错密度的(最大值-最小值)/平均值，(b)与平均的偏差，或(c)标准偏差等表示。本说明书中的“位错密度波动度”是指由(a)(最大值-最小值)/平均值计算出的值。
<位错密度的绝对值>
III-V族氮化物系半导体衬底的位错密度的绝对值越低越好，其上限值因目的器件而异，不能一概而论。在发光器件的情况下，目的器件的发光波长越短，越需要低位错密度的衬底。另外，与发光二极管(LED)相比，激光二极管(LD)需要位错密度更低的衬底。但是，即使是用于发光二极管，从确保充分的实用可靠性的观点出发，优选至少为小于等于5×107cm-2的平均位错密度。用于激光二极管，一般要求进一步低一个数量级的小于等于5×106cm-2的平均位错密度。
<实质上均匀的位错密度分布>
本说明书中，“位错密度分布实质上均匀”并不是指与衬底位置无关地位错密度分布完全一定，而是指位错密度的波动度小至在衬底上形成的器件特性一定的程度。波动度的值是由目的器件或其工序而决定，并不能一概地决定。如上所述，“位错密度的波动度”是采用(最大值-最小值)/平均值计算出的值。位错密度的绝对值越小，位错密度的波动度的允许范围就越大。这是因为，位错密度越低，波动度增大导致的对器件特性的影响越小。例如，当平均位错密度为1×107cm-2时，其波动度优选小于等于200％，当为1×106cm-2时，其波动度优选小于等于400％。
<位错线密集的区域>
晶体表面位错线密集的区域无法用肉眼辨别，但可以通过将衬底上表面浸渍在加热的磷酸和硫酸的混合液中，生成对应于位错的坑。通过用显微镜观察该侵蚀坑的分布，可以容易地检测出所述位错线密集的区域。此外，也可以用透射电子显微镜或阴极发射光图象检测出位错分布。
<衬底的导电型>
自支撑衬底的导电型应该根据目的器件来适宜控制，不能一概地决定。适用于本发明的导电型可以举出如掺杂Si、S、O等的n型、掺杂Mg或Zn等的p型、掺杂Fe或Cr等或同时掺杂n型和p型掺杂剂的半绝缘性。还有，自支撑衬底的载流子密度的绝对值也应该根据目的器件来适宜控制，不能一概地决定。
<III-V族氮化物系半导体的切割>
本发明中，可以在较厚地同质外延生长III-V族氮化物系半导体层后，切割该III-V族氮化物系半导体层，作为自支撑衬底。此时，从较厚地生长的III-V族氮化物系半导体层的晶体切割的自支撑衬底，优选通过研磨加工抛光其上表面和下表面两面。晶体的切断面一般存在切断时引入的锯印等凹凸，如果照原样使用则难以进行良好的外延生长。并且，晶体的切断，可以使用外周刃切片机、内周刃切片机、钢丝锯等。尤其优选使用钢丝锯。
另外，本发明的技术思想虽然适用于III-V族氮化物系半导体的自支撑衬底，但也可以用于附有底层衬底的III-V族氮化物系半导体外延衬底(样板)。
通过以下实施例进一步详细说明本发明，但本发明并不限定于此。
实施例1
<在具有位错线密集的区域和位错线稀疏的区域的层上形成位错密度分布实质上均匀的层的GaN自支撑衬底的制造>
通过在蓝宝石衬底上生长GaN外延层，然后去除蓝宝石衬底，如图3的示意图所示，制作在具有位错线密集的区域和位错线稀疏的区域的A层上形成有位错密度分布实质上均匀的B层的GaN自支撑衬底，并进行评价。下面，参照图4说明本实施例的GaN自支撑衬底的制造方法。
首先，使用图4(a)所示蓝宝石衬底11，用HVPE法外延生长GaN晶体12。HVPE法是通过把III族元素的卤化物GaCl输送到加热的衬底上表面，将其在衬底区域与NH3混合，使它们反应，而在衬底上气相生长GaN晶体的方法。原料气体与H2或N2这种载气一起通入。衬底区域的温度是用电炉设定在1000℃。还有，通过在GaN晶体的生长过程中把SiH2Cl2作为掺杂原料气体供给于衬底区域进行掺杂，从而掺杂Si。
作为原料的GaCl和NH3的分压，在衬底区域各自为5×10-3atm及0.3atm。作为载气使用2％的H2和98％的N2的混合气体。在该条件下在蓝宝石衬底11上以三维的岛状生成GaN晶体12的核，接着，在晶核的侧壁显现出小平面，进行晶体生长(工序(b))。该情况是通过显微镜观察改变生长时间取出到炉外的衬底上表面及截面来确认。
随着生长时间增加，GaN晶体12的顶上部得以平坦化(工序(c))，然后晶体之间朝横向生长而相互结合，进行表面的平坦化。但是，生长界面并没有完全平坦化，表面存在被小平面包围的很多坑13，在蓝宝石衬底11与GaN晶体12的异质生长界面产生的多数位错线14，朝着被小平面包围的坑13的底部以弯曲其扩散方向的状态进行晶体生长(工序(d))。坑13如果从正上方看则为直径在几μm～几十μm左右的近圆形。
生长GaN晶体12至工序(d)的状态后，通过边在晶体生长界面产生多个凹凸边进行晶体生长，一边积累晶体内产生的位错线14，一边减少晶体全体的位错密度。然后，原料气体流量不变，只把载气替换成10％的H2和90％的N2的混合气体，继续生长GaN晶体，结果看到GaN晶体12的生长界面平坦化的倾向(工序(e))。根据这些工序形成位错密度高的区域15。GaN晶体12的生长界面平坦化后，进一步以大于等于100μm的厚度生长GaN晶体12，最终在蓝宝石衬底11上生长出总厚度大于等于250μm的GaN晶体12(工序(f))。该工序中暂且积累而形成有位错密度分布高的区域15的位错线14再度分散，位错密度分布均匀而形成稳定的层。另外，GaN晶体12的平均生长速度为约50μm/h。
把以上述方式形成GaN外延层12的蓝宝石衬底11从反应管取出，去除蓝宝石衬底11，得到GaN自支撑衬底16(工序(g))。作为去除蓝宝石衬底的方法，使用从蓝宝石衬底侧照射虽然透过蓝宝石衬底、但被GaN吸收的波长的高输出紫外线激光，融解GaN晶体的界面附近而去除的所谓激光剥离法。此外，也可以采用如机械研磨、或采用强碱性或强酸性药品由刻蚀去除蓝宝石衬底。并且，也可以采用电荷束或中性束进行物理性刻蚀而去除蓝宝石衬底。
切割从蓝宝石衬底11剥离的GaN自支撑衬底16，用透射电子显微镜(TEM)观察其截面，观察位错分布状态。
图5为其结果的示意图。GaN自支撑衬底16中的位错分布可以分为图5所示的C～F四层。C层是在蓝宝石衬底11与GaN晶体12的异质生长界面产生的多数位错线14，朝着被小平面包围的坑的底部弯曲其扩散方向，形成作为积累区域的位错密度高的15的层。D层是进行所述位错的积累，在GaN晶体层中形成几处位错密度高的区域15的层。形成该层时，晶体生长界面还存在坑。E层是通过在生长中变化载气组成使晶体生长界面平坦化，由此暂且积累的位错线14再度分散的过渡层。F层是在E层的位错线14的分散结束，位错密度分布均匀而得以稳定化的层。这里，位错线14暂且在D层积累化时，其一部分或者因位错之间冲突而消灭或者形成位错环等而不会扩散到上方。因此位错再度分散的F层与C层相比，平均位错密度大幅度减少。
通过各自去除10μm这样得到的GaN自支撑衬底16的上表面和下表面，并进行镜面研磨加工，提高平坦性。GaN自支撑衬底16的最终厚度为230μm，具有能够充分耐使用小钳子的操作的强度。通过TEM观察GaN自支撑衬底16的截面，可以确认在GaN自支撑衬底16的表面附近(至少到10μm的深度)位错密度分布充分地均匀。
测定该GaN自支撑衬底16上表面的位错密度分布。测定方法是通过计数用加热至240℃的磷酸和硫酸的混酸刻蚀而检测出的坑的方法，在衬底直径方向以5mm间隔测定多处位错密度来进行。
图6表示测定的位错密度分布结果。该图中横轴表示自通过衬底中心的直线上的中心的距离，把从中心的一个方向定为正数，反方向定为负数。由此可以确认GaN自支撑衬底16上表面的位错密度在整个衬底面内处于6.5±1.5×106cm-2的范围内，充分均匀。
进一步，如图7所示，在GaN自支撑衬底16上采用MOVPE法生长1μm的GaN外延层18。检测其表面形态的结果，确认整个衬底全面成为均匀的镜面状态。
比较例1
<由位错线密集的区域和位错线稀疏的区域构成的GaN自支撑衬底的制造>
除了使成为原料的GaCl和NH3的分压在衬底区域各自为5×10-3atm及0.3atm，以及作为载气使用2％的H2和98％的N2的混合气体，在晶体生长中途不改变载气组成以外，其余与实施例1同样地进行，在蓝宝石衬底上生长GaN的厚膜晶体。其结果，GaN的厚度达到300μm，表面的很多坑没有被掩埋而原样残留。
把该衬底从反应管取出，使用所述的激光剥离法去除蓝宝石衬底，得到GaN自支撑衬底。通过各自以30μm和10μm的深度镜面研磨GaN自支撑衬底的上表面和下表面两面，提高平坦性。通过镜面研磨残留在GaN自支撑衬底上表面的坑几乎消失，GaN自支撑衬底的最终厚度为260μm。
接着，使用TEM观察GaN自支撑衬底的截面。
图8为表示该GaN自支撑衬底的位错分布构成的简要截面图。该图中能够观察到几个柱状的、连接GaN自支撑衬底19上表面和下表面的位错密度极端高的区域17。该位错密度极端高的区域17，宽为几十μm，与邻接的同区域的间隔为几十～几百μm。该GaN自支撑衬底19中不存在被称为在衬底上表面位错密度均匀的区域。
测定该GaN自支撑衬底19上表面的位错密度分布。测定方法是通过计数用加热至240℃的磷酸和硫酸的混酸刻蚀而检测出的坑的方法，在衬底的直径方向以5mm间隔测定多处位错密度来进行。
图9表示该GaN自支撑衬底19上表面的位错密度分布。该图中横轴表示自通过衬底中心的直线上的中心的距离，把自中心的一个方向定为正数，反方向定为负数。由此，GaN自支撑衬底19上表面的位错密度在整个衬底面内区域散布得较大。实施例1比较，存在被观察到位错密度高一个数量级程度的点，是因为所述位错密度极端高的区域17落在观察区域。
在该GaN自支撑衬底19上采用MOVPE法生长1μm的GaN外延膜，检测其表面形态的结果，确认对应于高位错密度区域的位置，在外延表面产生了多个直径10～60μm左右的六角形凹凸。这些凹凸被认为在实际制作器件时会成为障碍。
实施例2
<在具有位错线密集的区域和位错线稀疏的区域的层上形成位错密度分布实质上均匀的层的GaN自支撑衬底的制造>
除了稍微改变HVPE法的晶体生长条件以外，通过实质上与实施例1同样地在蓝宝石衬底上生长GaN外延层，然后去除蓝宝石衬底，如图3的示意图所示，制作在具有位错线密集的区域和位错线稀疏的区域的A层上形成位错密度分布实质上均匀的B层的GaN自支撑衬底，进行评价。下面，参照图4说明本实施例的GaN自支撑衬底的制造方法。
首先，使用图4(a)所示蓝宝石的C面衬底11，采用与实施例1同样的HVPE法外延生长GaN晶体12。衬底区域的温度是用电炉设定在1050℃。成为原料的GaCl和NH3的分压，在衬底区域各自定为6×10-3atm及0.4atm。作为载气从一开始就使用10％的H2和90％的N2的混合气体。在GaN晶体的生长过程中，把SiH2Cl2作为掺杂原料气体供给于衬底区域进行掺杂，从而对GaN晶体掺杂Si。
在该条件下在蓝宝石衬底11上以三维的岛状生成GaN晶体12的核，接着在晶核的侧壁显现出小平面，进行晶体生长(工序(b))。该情况是通过显微镜观察改变生长时间取出到炉外的衬底表面及截面来确认。GaN晶体12的顶上部是把上面作为(0001)Ga面进行平坦化，然后晶体之间朝横向生长而相互结合，进行表面的平坦化。还有，在蓝宝石衬底11与GaN晶体12的异质生长界面产生的多数位错线14，朝着被小平面包围的坑13的底部以弯曲其扩散方向的状态进行晶体生长(工序(c)、工序(d))。
晶体生长的同时位错线14积累而形成位错密度高的区域15，进而在相同条件下继续晶体生长的结果，GaN晶体12的生长界面的坑自然地终止而显示出平坦化的倾向(工序(e))。这样使GaN晶体12的生长界面平坦化后，也进一步以大于等于100μm的厚度继续生长GaN晶体12(工序(f))。该工序中暂且积累而形成位错密度分布高的区域15的位错线14再度分散，位错密度分布均匀而形成稳定的层。
这样，在蓝宝石衬底11上生长出总厚度为550μm的GaN晶体12。GaN晶体12的平均生长速度为约65μm/h。
把该衬底从反应管取出，采用所述的激光剥离法去除蓝宝石衬底11，得到GaN自支撑衬底16(工序(g))。进一步通过镜面研磨加工GaN自支撑衬底16的上表面和下表面两面，去除上表面30μm及下表面90μm，提高平坦性。通过镜面研磨，GaN自支撑衬底的最终厚度成为430μm。
通过阴极发射光观察在衬底的直径方向以5mm的间隔测定多处的位错密度来进行该GaN自支撑衬底16上表面的位错密度分布的测定。其结果，衬底上表面的位错密度处于3.8×106cm-2～7.9×106cm-2的范围内，能够确认非常均匀。并且，通过阴极发射光观察求出该GaN自支撑衬底16下表面的位错密度的结果，为2.1×107cm-2～4.9×108cm-2，位错密度比上表面高。并且，在衬底下表面随处观察到位错高密度积累的区域。
通过TEM观察所得GaN自支撑衬底16的截面的结果，可以确认整个自衬底上表面深度大于等于100μm的区域不存在位错线密集的区域和位错线稀疏的区域。
实施例3
<采用VAS法的、在具有位错线密集的区域和位错线稀疏的区域的层上形成位错密度分布实质上均匀的层的GaN自支撑衬底的制造>
采用空隙形成剥离法(Void-assisted Separation Method：VAS法)在蓝宝石衬底上生长GaN外延层后，然后去除蓝宝石衬底，制作在具有位错线密集的区域和位错线稀疏的区域的层上形成位错密度分布实质上均匀的层的GaN自支撑衬底，进行评价。VAS法是在蓝宝石衬底和GaN生长层之间夹入具有网孔结构的氮化钛薄膜来进行晶体生长的方法，详细内容记载于特开2003-178984号公报中。
下面，参照图10说明本实施例的GaN自支撑衬底的制造方法。
首先，在图10(a)所示直径2英寸的单晶蓝宝石C面衬底21上，由MOVPE法，以三甲基镓(TMG)和NH3作为原料，以300nm厚度生长无掺杂GaN层22(工序(b))。接着，在该GaN外延衬底上以20nm的厚度蒸镀Ti薄膜23(工序(c))，将其放入电炉内，在20％的NH3和80％的H2的混合气体的气流中实施1050℃×20min的热处理，其结果无掺杂GaN层22的一部分被刻蚀而产生高密度的空隙，变成空隙形成GaN层24的同时，Ti薄膜23被氮化而变成在表面高密度地形成有亚微米级的微细孔的孔形成TiN层25(工序(d))。
把该衬底放入HVPE炉中，把GaN晶体26整个堆积成400μm厚度。首先，作为用于生长GaN晶体26的原料为NH3和GaCl，作为载气使用5％的H2和95％的N2的混合气体。生长条件是在常压、衬底温度为1040℃。供给气体中的GaCl和NH3的分压，在生长开始时各自为8×10-3atm及5.6×10-2atm，V/III比为7。还有，在GaN晶体26的生长过程中把SiH2Cl2作为掺杂原料气体供给于衬底区域来进行Si掺杂。
在该条件下，首先在衬底的TiN层25上以三维的岛状生成GaN的核(工序(e))，接着晶核之间朝横向生长而相互结合，进行表面的平坦化。该情况是通过显微镜观察改变生长时间取出到炉外的衬底上表面及截面来确认。随着生长时间增加，GaN晶体26的生长界面的坑27的数量虽然在减少，但没有完全消失，表面依然以存在很多坑的状态进行晶体生长，在蓝宝石衬底21与GaN晶体26的异质生长界面产生的多数位错线28，朝着被小平面包围的坑27的底部以弯曲其扩散方向的状态进行晶体生长(工序(f))。坑27如果从正上方看则为直径在几μm～几十μm左右的近圆形或十二角形。通过TEM观察工序(f)的试样的截面，可以看到从TiN层25的界面朝着存在于GaN表面的坑27的底部积累贯通位错的区域。
GaN晶体26生长的同时，位错线28积累而形成高位错密度区域29。然后仅把供给气体中的GaCl分压增大至12×10-2atm继续晶体生长的结果，坑27终止，GaN晶体26的生长界面显示出进一步平坦化的倾向(工序(g))。
GaN晶体26的生长界面平坦化后，进一步以大于等于200μm的厚度继续生长GaN晶体26。在生长界面平坦化后生长的区域，通过用TEM观察截面，可以确认暂且积累而形成高位错密度区域29的位错再度分散而扩散(工序(h))，在GaN晶体26生长的中途几乎均匀地分散，高位错密度区域29没有到达GaN晶体的最表面。
在结束GaN晶体生长后冷却HVPE装置的过程中，GaN层26以空隙层为界从蓝宝石底层衬底自然地剥离，得到GaN自支撑衬底30(工序(i))。通过镜面研磨加工该GaN自支撑衬底30的上表面和下表面两面，去除上表面20μm及下表面50μm，提高平坦性。通过镜面研磨，GaN自支撑衬底30的最终厚度成为330μm(工序(j))。
通过与实施例1同样的方法在衬底的直径方向以5mm间隔测定多处位错密度来进行所得GaN自支撑衬底30上表面的位错密度分布的测定。
图11表示测定的位错密度分布结果。该图中横轴表示自通过衬底中心的直线上的中心的距离，把自中心一个方向定为正数，反方向定为负数。其结果，GaN自支撑衬底30上表面的位错密度在整个衬底面内区域处于1.4±0.7×106cm-2的范围内，能够确认非常均匀。
实施例4
<采用FIELO法的、在具有位错线密集的区域和位错线稀疏的区域的层上形成位错密度分布实质上均匀的层的GaN自支撑衬底的制造>
通过采用FIELO法在蓝宝石衬底上生长GaN外延层后，然后，去除蓝宝石衬底，制作在具有位错线密集的区域和位错线稀疏的区域的层上形成位错密度分布实质上均匀的层的GaN自支撑衬底，进行评价。
下面，参照图12说明本实施例的GaN自支撑衬底的制造方法。
首先，在图12(a)所示直径2英寸的单晶蓝宝石C面衬底31上，由MOVPE法，把TMG和NH3作为原料，以600nm厚度生长无掺杂GaN层32(工序(b))。接着，由热CVD法在该GaN外延衬底上以0.5μm的厚度堆积SiO2掩膜33，用光刻法以SiO2掩膜33与<11-20>平行地打开条状窗口，使无掺杂GaN层32(工序(c))露出曝光。窗口宽度为3μm，SiO2掩膜33的宽度为7μm。
把该衬底放入HVPE炉中，把GaN晶体34整个堆积成500μm厚度。用于晶体生长的原料为NH3和GaCl，作为载气使用5％的H2和95％的N2的混合气体。生长条件是在压、衬底温度为1040℃。在晶体生长开始时，供给气体中的GaCl和NH3的分压各自为8×10-3atm及5.6×10-2atm，V/III比为7。在GaN晶体的生长过程中把SiH2Cl2作为掺杂原料气体供给于衬底区域来进行Si掺杂。
GaN晶体34首先在窗口部的底层GaN上选择性地生长，排列成与<11-20>平行的条状。与<11-20>垂直的截面为如(d)所示意的图。
如果掩膜的沟槽部被掩埋，则在SiO2掩膜33上GaN晶体34朝横向生长而覆盖衬底整面。此时，以条状延伸的GaN晶体34的侧面显示出小平面，与邻接晶体会合的区域出现V字形截面沟槽35(工序(e))。该情况是通过显微镜观察改变生长时间取出到炉外的衬底上表面及截面来确认。
通过TEM观察工序(e)的试样的截面，可以看到在SiO2掩膜33的界面附近发生的多数位错，朝着存在于GaN晶体34上表面的V字形沟槽35的底部积累的情况。
如果在这种状态下增加晶体生长时间，晶体生长虽然在生长界面以残留所述V字形沟槽35的状态进行，但这些沟槽35随着生长进行相继被掩埋，当GaN晶体34的厚度超过100μm时，成为具有平坦表面的GaN膜(工序(f))。
使GaN晶体34的生长界面平坦化后，进一步继续GaN晶体34的生长至约400μm的厚度。TEM观察GaN晶体截面的结果，在一直到工序(f)期间生长的GaN晶体中观察到位错高密度积累的高位错密度区域36，与此相比，在工序(f)以后生长的区域中观察到积累的位错随着晶体生长的进行边离散边扩散，被均匀地分散。即确认高位错密度区域36在GaN晶体34的中途消失(工序(g))，无法达到晶体的最表面。
这样，得到总厚度约500μm的GaN晶体34。GaN晶体34的平均生长速度为约75μm/h。把该衬底从反应管取出，使用所述的激光剥离法去除蓝宝石衬底31，得到GaN自支撑衬底37(工序(h))。
通过镜面研磨加工该GaN自支撑衬底37的上表面和下表面两面，各自去除上表面20μm及下表面80μm，提高平坦性(工序(i))。GaN自支撑衬底37的最终厚度成为400μm。TEM观察衬底截面的结果，确认在衬底表侧的大部分(380μm的厚度)不含有高位错密度区域36。
通过与实施例1同样的方法在衬底的直径方向以5mm间隔测定多处位错密度来进行该GaN自支撑衬底37上表面及下表面的位错密度分布的测定。其结果，衬底上表面的位错密度分布在整个衬底面内区域处于7.2±2.0×106cm-2的范围内，能够确认十分均匀。
在该GaN自支撑衬底37上采用MOVPE法生长1μm的GaN外延膜，并检测其表面形态的结果，确认在衬底整面成为均匀的镜面状态。
实施例5
<在GaN自支撑衬底上的GaN晶体的形成>
把实施例3得到的GaN自支撑衬底30(图10的工序(i)得到的GaN自支撑衬底)用于底层衬底，在其上由HVPE法生长厚度20mm的GaN晶体。HVPE的生长条件与实施例1相同。
把生长了厚度约20mm的GaN层的晶体粘贴到固定夹具上，使用电极沉积金刚石磨料的钢丝锯切断。GaN晶体的切断是与晶体的生长方向垂直(与底层衬底上表面平行)地进行。这样，从较厚生长的GaN层切割19片直径50mm及厚度450μm的GaN衬底。镜面研磨切割的各GaN衬底的上表面和下表面两面，得到无色透明的GaN自支撑衬底。
用TEM观察这样得到的各GaN自支撑衬底的任意表面及截面的结果，完全观察不到位错线密集的区域和位错线稀疏的区域。这是因为分两次进行晶体生长，以至不能形成位错高密度积累的高位错密度区域29。
在各GaN自支撑衬底上采用MOVPE法以2μm厚度生长GaN外延膜，并检测其表面形态的结果，确认在衬底整面成为均匀的镜面状态。
以上是基于实施例详细说明了本发明，但这些为示例，该行业普通技术人员能够理解这些各工艺的组合等可以有各种变形例，并且这样的变形例也属于本发明的范围。
例如，在实施例中，可以对GaN晶体生长的一部分组合MOVPE法。并且，在晶体生长的初期或中途阶段，为了边在晶体生长界面产生多个凹凸边进行生长，也可以组合使用已知为现有技术的使用SiO2等掩膜的ELO技术。
还有，在实施例中对底层衬底使用了蓝宝石衬底，但GaAs或Si、ZrB2、ZnO等以往作为GaN系外延层用衬底的有报道例的衬底全部可以适用。
并且，在实施例中示例了Si掺杂的GaN自支撑衬底的制造方法，也可以适用无掺杂或掺杂了其他掺杂剂如Mg或Fe、S、O、Zn、Ni、Cr、Se等的GaN的自支撑衬底。还有，在实施例中示例了GaN自支撑衬底的制造方法，不用说也可以适用于AlGaN自支撑衬底。
进而作为应用例，通过把本发明的III-V族氮化物系半导体衬底用于籽晶进行III-V族氮化物系半导体的体结晶，能够容易地得到位错密度低的III-V族氮化物系半导体晶体。

Claims (29)

1.一种III-V族氮化物系半导体衬底，其是由III-V族氮化物系半导体晶体构成的自支撑的III-V族氮化物系半导体衬底，其特征在于，该衬底包括第一III-V族氮化物系半导体晶体层和第二III-V族氮化物系半导体晶体层，在与衬底上表面几乎垂直的轴上位错线聚集，在具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层上，将位错密度分布实质上均匀的第二III-V族氮化物系半导体晶体层以大于等于10μm的厚度形成至衬底上表面，所述衬底上表面的平均位错密度小于等于5×106cm-2，该位错密度分布实质上均匀是指，从所述衬底上表面到10μm深度的与所述衬底上表面平行的任意截面的任意处的400μm2的面积的位错线数小于400。
2.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，在所述第一III-V族氮化物系半导体晶体层与所述第二III-V族氮化物系半导体晶体层之间，位错密度分布连续性变化。
3.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底上表面的平均位错密度小于衬底下表面的平均位错密度。
4.如权利要求3所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底上表面的位错密度波动度范围等于或小于所述衬底下表面的位错密度波动度范围。
5.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述第一III-V族氮化物系半导体晶体层存在多处所述位错线密集的区域，并且这些区域的间隔各自大于等于10μm。
6.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底上表面实施了研磨加工。
7.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底的下表面实施了研磨加工。
8.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底上表面为(0001)的III族面。
9.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述衬底的厚度为200μm～1mm。
10.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述III-V族氮化物系半导体晶体的组成用InxGayAl1-x-yN表示，其中，0≤x≤1、0≤y≤1、0≤x+y≤1。
11.如权利要求1所述的III-V族氮化物系半导体衬底，其特征在于，所述III-V族氮化物系半导体晶体内掺杂了杂质。
12.一种III-V族氮化物系半导体衬底的制造方法，其特征在于，通过使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述平坦化的晶体界面几乎垂直的轴上位错线聚集，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，以大于等于10μm的厚度形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层；
该位错密度分布实质上均匀是指，从所述衬底上表面到10μm深度的与所述衬底上表面平行的任意截面的任意处的400μm2的面积的位错线数小于400。
13.一种III-V族氮化物系半导体衬底的制造方法，其特征在于，通过使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述平坦化的晶体界面几乎垂直的轴上位错线聚集，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，
进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，
进而，通过研磨衬底上表面的研磨工序，使所述第二III-V族氮化物系半导体晶体层以大于等于10μm的厚度残留；
该位错密度分布实质上均匀是指，从所述衬底上表面到10μm深度的与所述衬底上表面平行的任意截面的任意处的400μm2的面积的位错线数小于400。
14.一种III-V族氮化物系半导体衬底的制造方法，其特征在于，通过在异质衬底上面使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述平坦化的晶体界面几乎垂直的轴上位错线聚集，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，
进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，以大于等于10μm的厚度形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，
进而，通过分离工序把在所述异质衬底上面形成的所述III-V族氮化物系半导体晶体从所述异质衬底分离；
该位错密度分布实质上均匀是指，从III-V族氮化物系半导体衬底上表面到10μm深度的与所述III-V族氮化物系半导体衬底上表面平行的任意截面的任意处的400μm2的面积的位错线数小于400。
15.一种III-V族氮化物系半导体衬底的制造方法，其特征在于，通过在异质衬底上面使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述平坦化的晶体界面几乎垂直的轴上位错线聚集，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，
进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，
进而，通过分离工序把在所述异质衬底上面形成的所述III-V族氮化物系半导体晶体从所述异质衬底分离后，通过研磨工序把该III-V族氮化物系半导体衬底上表面研磨至所述第二III-V族氮化物系半导体晶体层以大于等于10μm的厚度残留；
该位错密度分布实质上均匀是指，从III-V族氮化物系半导体衬底上表面到10μm深度的与III-V族氮化物系半导体衬底上表面平行的任意截面的任意处的400μm2的面积的位错线数小于400。
16.一种III-V族氮化物系半导体衬底的制造方法，其特征在于，通过使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述平坦化的晶体界面几乎垂直的轴上位错线聚集，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，
进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，以大于等于10μm的厚度形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，
进而，通过去除工序，去除所述第一III-V族氮化物系半导体晶体层的至少一部分；
该位错密度分布实质上均匀是指，从III-V族氮化物系半导体衬底上表面到10μm深度的与所述III-V族氮化物系半导体衬底上表面平行的任意截面的任意处的400μm2的面积的位错线数小于400。
17.一种III-V族氮化物系半导体衬底的制造方法，其特征在于，通过在异质衬底上面使III-V族氮化物系半导体晶体边在晶体生长界面产生多个凹凸边生长的工序，和以掩埋所述多个凹凸的方式进行所述III-V族氮化物系半导体晶体的晶体生长来使所述晶体生长界面平坦化的工序，一边积累晶体内产生的位错线，一边减少所述III-V族氮化物系半导体晶体全体的位错密度，在与所述平坦化的晶体界面几乎垂直的轴上位错线聚集，形成具有位错线密集的区域和位错线稀疏的区域的第一III-V族氮化物系半导体晶体层，
进一步，通过在保持平坦化的晶体生长界面的形状的状态下继续进行晶体生长的工序，形成暂且积累的位错线再度向所述晶体中均匀地分散的过渡层的同时，进一步在其上，以大于等于10μm的厚度形成位错密度低且其分布实质上均匀的第二III-V族氮化物系半导体晶体层，
进而，通过分离工序把在所述异质衬底上面形成的所述III-V族氮化物系半导体晶体从所述异质衬底分离后，通过去除工序去除所述第一III-V族氮化物系半导体晶体层的至少一部分；
该位错密度分布实质上均匀是指，从III-V族氮化物系半导体衬底上表面到10μm深度的与III-V族氮化物系半导体衬底上表面平行的任意截面的任意处的400μm2的面积的位错线数小于400。
18.如权利要求16或17所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，所述去除工序是通过对所述III-V族氮化物系半导体衬底的下表面实施研磨加工，使所述III-V族氮化物系半导体衬底厚度大于等于200μm来进行的。
19.如权利要求12～17的任意一项所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，进一步具备对所述III-V族氮化物系半导体衬底上表面实施镜面研磨加工的镜面研磨工序，使所述III-V族氮化物系半导体衬底的厚度大于等于200μm。
20.如权利要求12～17的任意一项所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，进一步具备去除所述第一III-V族氮化物系半导体晶体层的全部的完全去除工序。
21.如权利要求12、13、或16所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，在形成所述第二III-V族氮化物系半导体晶体层的工序中，将所述第二III-V族氮化物系半导体晶体层形成得厚，进而，通过切断工序把所述第二III-V族氮化物系半导体晶体层与晶体生长方向垂直地切断，获得晶体衬底。
22.如权利要求14、15、或17所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，进一步通过切断工序把所述第二III-V族氮化物系半导体晶体层与晶体生长方向垂直地切断，获得晶体衬底。
23.如权利要求21所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，对所述切断的晶体衬底的上表面和下表面两面进行研磨加工。
24.如权利要求22所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，对所述切断的晶体衬底的上表面和下表面两面进行研磨加工。
25.如权利要求12～17的任意一项所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，采用HVPE法进行所述III-V族氮化物系半导体晶体的晶体生长的至少一部分。
26.如权利要求12～17的任意一项所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，在形成所述第一III-V族氮化物系半导体晶体层的工序中，通过在晶体生长中途进一步提高生长气氛气体中的氢浓度，掩埋所述晶体生长界面的所述凹凸来使所述晶体生长界面平坦化。
27.如权利要求12～17的任意一项所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，在形成所述第一III-V族氮化物系半导体晶体层的工序中，通过在晶体生长中途进一步提高III族原料的分压，掩埋所述晶体生长界面的所述凹凸来使所述晶体生长界面平坦化。
28.如权利要求12～17的任意一项所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，在边产生所述多个凹凸边进行生长的工序中，所述凹凸的凹部的与晶体生长方向平行的截面的形状为被小平面包围的V字形或倒梯形。
29.如权利要求12～17的任意一项所述的III-V族氮化物系半导体衬底的制造方法，其特征在于，在边产生所述多个凹凸边进行生长的工序中，所述凹凸的凹部的与晶体生长方向平行的截面的形状为被小平面包围的研钵形。
CN200510064396.7A 2004-08-10 2005-04-15 Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法和ⅲ-ⅴ族氮化物系半导体 Active CN1734247B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004233701 2004-08-10
JP2004233701A JP4720125B2 (ja) 2004-08-10 2004-08-10 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2004-233701 2004-08-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110064859.5A Division CN102174713B (zh) 2004-08-10 2005-04-15 Ⅲ-v族氮化物系半导体衬底及其制造方法和ⅲ-v族氮化物系半导体

Publications (2)

Publication Number Publication Date
CN1734247A CN1734247A (zh) 2006-02-15
CN1734247B true CN1734247B (zh) 2011-07-20

Family

ID=35799179

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200510064396.7A Active CN1734247B (zh) 2004-08-10 2005-04-15 Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法和ⅲ-ⅴ族氮化物系半导体
CN201110064859.5A Active CN102174713B (zh) 2004-08-10 2005-04-15 Ⅲ-v族氮化物系半导体衬底及其制造方法和ⅲ-v族氮化物系半导体

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110064859.5A Active CN102174713B (zh) 2004-08-10 2005-04-15 Ⅲ-v族氮化物系半导体衬底及其制造方法和ⅲ-v族氮化物系半导体

Country Status (3)

Country Link
US (2) US7230282B2 (zh)
JP (1) JP4720125B2 (zh)
CN (2) CN1734247B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
US20080035052A1 (en) * 2005-02-23 2008-02-14 Genesis Photonics Inc. Method for manufacturing a semiconductor substrate
WO2006101225A1 (ja) * 2005-03-22 2006-09-28 Sumitomo Chemical Company, Limited 自立基板、その製造方法及び半導体発光素子
JP2006290677A (ja) * 2005-04-11 2006-10-26 Hitachi Cable Ltd 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
JP4849296B2 (ja) * 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US8691674B2 (en) * 2005-09-29 2014-04-08 Sumitomo Chemical Company, Limited Method for producing group 3-5 nitride semiconductor and method for producing light-emitting device
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
JP2007332012A (ja) * 2006-06-19 2007-12-27 Hitachi Cable Ltd 半導体ウェハの製造方法
US8293012B2 (en) * 2006-06-20 2012-10-23 Sumitomo Electric Industries, Ltd. Method for growing AlxGa1-xN crystal, and AlxGa1-xN crystal substrate
JP5125098B2 (ja) * 2006-12-26 2013-01-23 信越半導体株式会社 窒化物半導体自立基板の製造方法
US7842588B2 (en) * 2007-02-22 2010-11-30 Mosaic Crystals Group-III metal nitride and preparation thereof
JP5082672B2 (ja) * 2007-08-20 2012-11-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法及び発光素子
JP4941172B2 (ja) * 2007-08-22 2012-05-30 日立電線株式会社 Ｉｉｉ−ｖ族窒化物半導体自立基板及びｉｉｉ−ｖ族窒化物半導体自立基板の製造方法
JP4985533B2 (ja) * 2007-10-24 2012-07-25 住友電気工業株式会社 半絶縁性窒化物半導体基板の製造方法
WO2009073866A1 (en) * 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
KR100969812B1 (ko) * 2007-12-12 2010-07-13 주식회사 실트론 자가 분리를 이용한 질화갈륨 단결정 기판의 제조 방법
US7579202B2 (en) * 2007-12-21 2009-08-25 Tekcore Co., Ltd. Method for fabricating light emitting diode element
JP2009280482A (ja) 2008-04-25 2009-12-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法
FR2931293B1 (fr) 2008-05-15 2010-09-03 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure support d'epitaxie et heterostructure correspondante
JP2010114219A (ja) * 2008-11-05 2010-05-20 Toshiba Corp 半導体装置及びその製造方法
JP5237763B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
US8178427B2 (en) * 2009-03-31 2012-05-15 Commissariat A. L'energie Atomique Epitaxial methods for reducing surface dislocation density in semiconductor materials
TWI427699B (zh) * 2009-04-14 2014-02-21 Academia Sinica Iii族氮化物半導體層、iii族氮化物半導體元件及其製造方法
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8133803B2 (en) * 2009-06-23 2012-03-13 Academia Sinica Method for fabricating semiconductor substrates and semiconductor devices
JP5446622B2 (ja) 2009-06-29 2014-03-19 住友電気工業株式会社 Ｉｉｉ族窒化物結晶およびその製造方法
JP2011046548A (ja) * 2009-08-26 2011-03-10 Panasonic Corp テンプレートと、このテンプレートの製造方法と、このテンプレートを用いて育成した結晶と、この結晶の製造方法および製造装置
EP2472604B1 (en) 2009-08-26 2020-09-09 Seoul Viosys Co., Ltd Method for manufacturing a light-emitting device
US8598685B2 (en) 2009-09-04 2013-12-03 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of manufacturing thereof and GaN-based semiconductor device and method of manufacturing thereof
US8129205B2 (en) * 2010-01-25 2012-03-06 Micron Technology, Inc. Solid state lighting devices and associated methods of manufacturing
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
CN102487111B (zh) * 2010-12-04 2014-08-27 展晶科技(深圳)有限公司 半导体发光芯片制造方法
US9024310B2 (en) * 2011-01-12 2015-05-05 Tsinghua University Epitaxial structure
JP5813448B2 (ja) * 2011-10-07 2015-11-17 シャープ株式会社 窒化物半導体素子の製造方法
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
JP2013214686A (ja) * 2012-04-04 2013-10-17 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体層の製造方法
US9275912B1 (en) * 2012-08-30 2016-03-01 Soraa, Inc. Method for quantification of extended defects in gallium-containing nitride crystals
JP6424345B2 (ja) * 2013-02-08 2018-11-21 アダマンド並木精密宝石株式会社 ＧａＮ基板の製造方法
CN103487453A (zh) * 2013-08-20 2014-01-01 南京信息工程大学 异质外延生长的氮化镓位错密度测定方法
WO2015190351A1 (ja) * 2014-06-13 2015-12-17 住友電気工業株式会社 半導体積層体、半導体積層体の製造方法および半導体装置の製造方法
JP6363455B2 (ja) * 2014-09-30 2018-07-25 日本碍子株式会社 ＧａＮ複合基板およびＧａＮ自立基板の作製方法ならびにＧａＮ複合基板
US9666754B2 (en) 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
JP6652347B2 (ja) * 2015-08-10 2020-02-19 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
DE112017007796B4 (de) * 2017-08-24 2023-09-14 Ngk Insulators, Ltd. Schichten eines Kristalls aus einem Nitrid eines Elements der Gruppe 13, selbsttragende Substrate, funktionelle Vorrichtungen und Verbundsubstrate
JP6951236B2 (ja) * 2017-12-25 2021-10-20 株式会社サイオクス ＧａＮ基板およびその製造方法
JP7074038B2 (ja) * 2018-12-04 2022-05-24 日本電信電話株式会社 半導体層の形成方法
WO2020174923A1 (ja) * 2019-02-28 2020-09-03 住友電工ハードメタル株式会社 立方晶窒化硼素多結晶体及びその製造方法
FR3112238A1 (fr) 2020-07-06 2022-01-07 Saint-Gobain Lumilog Substrat semi-conducteur avec couche d’interface nitruree
CN111948235B (zh) * 2020-08-07 2022-09-20 广西大学 测量半极性面ⅲ族氮化物薄膜缺陷密度的方法及其应用
CN113140447A (zh) * 2021-04-21 2021-07-20 西安电子科技大学 基于TiN掩膜的GaN材料及其制备方法
WO2023187882A1 (ja) * 2022-03-28 2023-10-05 日本碍子株式会社 ＡｌＮ単結晶基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302082A (zh) * 1999-12-14 2001-07-04 理化学研究所 半导体层的形成方法
US20020048964A1 (en) * 1998-06-24 2002-04-25 Takayuki Yuasa A layered structure including a nitride compound semiconductor film and method for making the same
CN1381870A (zh) * 2002-05-31 2002-11-27 南京大学 获得大面积高质量GaN自支撑衬底的方法
CN1389904A (zh) * 2002-05-31 2003-01-08 南京大学 横向外延生长高质量氮化镓薄膜的方法
US20030045017A1 (en) * 2001-09-06 2003-03-06 Kazumasa Hiramatsu Method for fabricating III-V Group compound semiconductor
US20030197166A1 (en) * 1998-09-14 2003-10-23 Matsushita Electric Industrial Co., Ltd. Semiconductor Device and Semiconductor Substrate, and Method of Fabricating the Same
US20040031978A1 (en) * 2000-10-23 2004-02-19 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2234142A1 (en) * 1997-04-11 2010-09-29 Nichia Corporation Nitride semiconductor substrate
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp ＧａＮ結晶膜、ＩＩＩ族元素窒化物半導体ウェーハ及びその製造方法
JP2003300800A (ja) * 1998-09-30 2003-10-21 Nec Corp Ｉｉｉ族元素窒化物半導体ウェーハの製造方法
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP3896718B2 (ja) * 1999-03-02 2007-03-22 日亜化学工業株式会社 窒化物半導体
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
JP3968566B2 (ja) * 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
US7638815B2 (en) * 2002-12-27 2009-12-29 Momentive Performance Materials Inc. Crystalline composition, wafer, and semi-conductor structure
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
US7091524B2 (en) * 2003-03-25 2006-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP3821232B2 (ja) * 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048964A1 (en) * 1998-06-24 2002-04-25 Takayuki Yuasa A layered structure including a nitride compound semiconductor film and method for making the same
US20030197166A1 (en) * 1998-09-14 2003-10-23 Matsushita Electric Industrial Co., Ltd. Semiconductor Device and Semiconductor Substrate, and Method of Fabricating the Same
CN1302082A (zh) * 1999-12-14 2001-07-04 理化学研究所 半导体层的形成方法
US20040031978A1 (en) * 2000-10-23 2004-02-19 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US20030045017A1 (en) * 2001-09-06 2003-03-06 Kazumasa Hiramatsu Method for fabricating III-V Group compound semiconductor
CN1381870A (zh) * 2002-05-31 2002-11-27 南京大学 获得大面积高质量GaN自支撑衬底的方法
CN1389904A (zh) * 2002-05-31 2003-01-08 南京大学 横向外延生长高质量氮化镓薄膜的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CN 1389904 A,说明书全文.

Also Published As

Publication number Publication date
US7790489B2 (en) 2010-09-07
CN102174713B (zh) 2012-07-04
US20060033119A1 (en) 2006-02-16
JP4720125B2 (ja) 2011-07-13
CN1734247A (zh) 2006-02-15
US20070212803A1 (en) 2007-09-13
US7230282B2 (en) 2007-06-12
CN102174713A (zh) 2011-09-07
JP2006052102A (ja) 2006-02-23

Similar Documents

Publication Publication Date Title
CN1734247B (zh) Ⅲ-ⅴ族氮化物系半导体衬底及其制造方法和ⅲ-ⅴ族氮化物系半导体
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
JP5531983B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
JP5328931B2 (ja) 低欠陥密度の自立窒化ガリウム基板の製法およびそれにより製造されたデバイス
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
EP2684988A1 (en) Base, substrate with gallium nitride crystal layer, and process for producing same
EP2896725A1 (en) Aluminum nitride substrate and group-iii nitride laminate
US9209018B2 (en) Semiconductor substrate and method of manufacturing
US9064685B2 (en) Semiconductor substrate and method of forming
JP2007335484A (ja) 窒化物半導体ウェハ
US7867881B2 (en) Method of manufacturing nitride semiconductor substrate
US9899564B2 (en) Group III nitride semiconductor and method for producing same
JP2005340747A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
JP4811325B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US10923346B2 (en) Group III nitride semiconductor and method for producing same
KR101094409B1 (ko) 질화갈륨 단결정 후막의 제조 방법
JP2008243895A (ja) ＧａＮ層の選択成長方法
JP2020125229A (ja) ＧａＮ単結晶製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
CI01 Publication of corrected invention patent application

Correction item: Main Classification Number

Correct: H01L21/20

False: G01L21/20

Number: 7

Page: 330

Volume: 22

CI02 Correction of invention patent application

Correction item: Main Classification Number

Correct: H01L21/20

False: G01L21/20

Number: 7

Page: The title page

Volume: 22

COR Change of bibliographic data

Free format text: CORRECT: MAIN CLASSIFICATION NUMBER; FROM: G01L 21/20 TO: H01L 21/20

ERR Gazette correction

Free format text: CORRECT: MAIN CLASSIFICATION NUMBER; FROM: G01L 21/20 TO: H01L 21/20

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI METALS, LTD.

Free format text: FORMER OWNER: HITACHI CABLE CO., LTD.

Effective date: 20141222

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141222

Address after: Tokyo, Japan, Japan

Patentee after: Hitachi Metals Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Cable Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SCIOCS COMPANY LIMITED

Free format text: FORMER OWNER: HITACHI METALS, LTD.

Effective date: 20150813

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150813

Address after: Ibaraki

Patentee after: Hitachi Cable

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Metals Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160310

Address after: Tokyo, Japan, Japan

Patentee after: Sumitomo Chemical Co., Ltd.

Address before: Ibaraki

Patentee before: Hitachi Cable