KR102467949B1 - C 면 GaN 기판 - Google Patents

C 면 GaN 기판 Download PDF

Info

Publication number
KR102467949B1
KR102467949B1 KR1020177023149A KR20177023149A KR102467949B1 KR 102467949 B1 KR102467949 B1 KR 102467949B1 KR 1020177023149 A KR1020177023149 A KR 1020177023149A KR 20177023149 A KR20177023149 A KR 20177023149A KR 102467949 B1 KR102467949 B1 KR 102467949B1
Authority
KR
South Korea
Prior art keywords
gan substrate
plane gan
plane
gan
growth
Prior art date
Application number
KR1020177023149A
Other languages
English (en)
Other versions
KR20170118089A (ko
Inventor
겐지 이소
유우키 에나츠
히로미츠 기무라
Original Assignee
미쯔비시 케미컬 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쯔비시 케미컬 주식회사 filed Critical 미쯔비시 케미컬 주식회사
Publication of KR20170118089A publication Critical patent/KR20170118089A/ko
Application granted granted Critical
Publication of KR102467949B1 publication Critical patent/KR102467949B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

표면 피트가 발생하도록 성장시킨 GaN 결정으로부터 형성되지만, 반전 도메인을 포함하지 않고, 게다가, 갈륨 극성면에 있어서의 나선 전위의 밀도가 낮은 C 면 GaN 기판을 제공한다. 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 갈륨 극성면에 관찰되고, 그 갈륨 극성면 상의 임의의 장소에 있어서의 나선 전위의 밀도가 1 × 106 cm-2 미만이며, 또한, 반전 도메인을 갖지 않는, C 면 GaN 기판이 제공된다. 전위 밀도가 1 × 107 cm-2 를 초과하는 고전위 밀도부와, 전위 밀도가 1 × 106 cm-2 미만의 저전위 밀도부가, 그 갈륨 극성면에 관찰되어도 된다.

Description

C 면 GaN 기판{C-PLANE GaN SUBSTRATE}
본 발명은, 주로 C 면 GaN 기판에 관한 것이다.
GaN (질화갈륨) 은 III-V 족 화합물 반도체의 일종이며, 육방정계에 속하는 우르츠광형의 결정 구조를 구비한다.
최근, GaN 결정만으로 구성된 단결정 기판인 GaN 기판이, 질화물 반도체 디바이스용의 기판으로서 주목받고 있다.
질화물 반도체는, III 족 질화물계 화합물 반도체, 질화물계 III-V 족 화합물 반도체, GaN 계 반도체 등이라고도 불리고, GaN 을 포함하는 것 외에, GaN 의 갈륨의 일부 또는 전부를 다른 주기표 제 13 족 원소 (B, Al, In 등) 로 치환한 화합물을 포함한다.
특히 유용한 GaN 기판의 하나가, C 면과 평행 또는 대략 평행한 주표면을 가지는 C 면 GaN 기판이다.
C 면 GaN 기판은,［0001］측의 주표면인 갈륨 극성면과,［000-1］측의 주표면인 질소 극성면을 가지고 있다. 질화물 반도체 디바이스의 형성에 사용되는 것은, 현재 주로 갈륨 극성면이다.
상업적으로 생산되고 있는 C 면 GaN 기판에는, HVPE (하이드라이드 기상 에피택시) 법에 의해 성장된 GaN 결정이 사용되고 있다.
HVPE 법에 의한 GaN 결정의 성장에서는, 사파이어 기판, GaAs 기판 등의, GaN 과는 조성을 달리하는 단결정 기판 상에, MOVPE (유기 금속 기상 성장) 법으로 c 축 배향 GaN 막을 성장시켜 이루어지는 GaN 템플릿이, 시드로서 사용된다. 그 GaN 템플릿 상에서, GaN 결정은 c 축 방향으로 성장된다.
HVPE 법으로 성장되는 GaN 결정의 전위 밀도를 저감하기 위한, 여러 가지 수법이 제안되어 있다.
전형예에서는, 시드 기판의 주표면에, ELO (Epitaxial Lateral Overgrowth) 를 발생시키기 위한 성장 마스크가 형성된다 (특허문헌 1). 이 방법에 의하면, 횡방향으로 성장하는 결정끼리가 코어레스할 때에, 전위 루프의 형성에 의한 전위의 소멸이 일어난다.
일본 공개특허공보 2006-66496호 (특허문헌 2) 에는, GaN 결정에 반전 도메인 (결정의 극성이 국소적으로 반전된 도메인) 을 수반하는 표면 피트를 발생시키는 방법이 개시되어 있다. 반전 도메인 이외에 있어서, GaN 결정의 성장 방향은［0001］방향 (＋c 방향) 이지만, 반전 도메인에서는［000-1］방향 (-c 방향) 이다. 표면 피트를 향해 모이는 전위 결함이, 반전 도메인에 차폐된다고 한다.
반도체 디바이스의 성능이나 신뢰성을 측정하는 지표의 하나로, 역바이어스 시의 전류 리크가 있다. 리크가 적은 디바이스가, 신뢰성이 우수하다. 디바이스 구조의 주요부가 III 족 질화물 반도체 결정으로 구성된 III 족 질화물 반도체 디바이스에 있어서, 역바이어스 시의 전류 리크의 주된 원인이 되는 결정 결함은 나선 전위라고 한다 (비특허문헌 1, 비특허문헌 2). 여기서 말하는 나선 전위란, 순수한 나선 전위를 말하며, 혼합 전위 (나선 성분과 칼날상 성분을 포함한다) 를 포함하지 않는다.
일본 공개특허공보 평10-312971호 일본 공개특허공보 2006-66496호
J. W. Hsu, et al., Applied Physics Letters, Vol. 81, pp. 79-81 (2002) B. S. Simpkins, et al., Journal of Applied Physics, Vol. 94, pp. 1448-1453 (2003)
GaN 기판은, 주로 III 족 질화물 반도체 디바이스용의 기판으로서 사용된다. 신뢰성이 우수한 III 족 질화물 반도체 디바이스를 형성하려면, 하지 (下地) 에 사용하는 GaN 기판의 주표면에 있어서의 나선 전위의 밀도가 낮은 것이 바람직하다고 생각된다. 왜냐하면, GaN 기판의 주표면에 존재하는 전위 결함은, 그 위에 에피택셜 성장하는 III 족 질화물 반도체 결정에 인계되기 때문이다.
전술한 특허문헌 1 (일본 공개특허공보 평10-312971) 에 개시된, ELO 법에 의해 전위를 저감한 GaN 결정은, 가공이 어렵다는 문제가 있다. 상세한 이유는 불분명하지만, 성장 중의 표면이 C 면에 평행한 평탄면이 되도록 성장시킨 GaN 결정은, 연삭, 슬라이스 등의 가공을 실시했을 때에 크랙이 생기기 쉬운 것이다. 이 경향은, Si (규소) 도프했을 때 더욱 현저해진다.
전술한 특허문헌 2 (일본 공개특허공보 2006-66496) 에 개시된, 반전 도메인을 포함하는 GaN 결정으로부터 제조된 C 면 GaN 기판에는, 반전 도메인의 바로 위에 반도체 디바이스를 형성할 수 없다는 문제가 있다. 요컨대, 이러한 C 면 GaN 기판 위에 형성되는 질화물 반도체 디바이스는, 형상 및 치수 상의 제약을 강하게 받는다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 표면 피트가 발생하도록 성장시킨 GaN 결정으로부터 형성되지만, 반전 도메인을 포함하지 않고, 게다가, 갈륨 극성면에 있어서의 나선 전위의 밀도가 낮은 C 면 GaN 기판을 제공하는 것을 주된 목적으로 하는 것이다. 여기서 말하는 나선 전위는, 혼합 전위를 포함하지 않는, 순수한 나선 전위를 의미하고, 이하에 있어서도 특별히 언급하지 않는 한 동일한 것으로 한다.
본 발명의 실시 형태에는, 이하에 기재하는 C 면 GaN 기판, 질화물 반도체 디바이스의 제조 방법 및 에피텍셜 웨이퍼가 포함된다.
［1］각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 갈륨 극성면에 관찰되고, 그 갈륨 극성면 상의 임의의 장소에 있어서의 나선 전위의 밀도가 1 × 106 cm-2 미만이며, 또한, 반전 도메인을 갖지 않는, C 면 GaN 기판.
［2］상기 갈륨 극성면 상의 임의의 장소에 있어서의 나선 전위의 밀도가 8 × 105 cm-2 미만인, 상기［1］에 기재된 C 면 GaN 기판.
［3］전위 밀도가 1 × 107 cm-2 를 초과하는 고전위 밀도부와, 전위 밀도가 1 × 106 cm-2 미만의 저전위 밀도부가, 상기 갈륨 극성면에 관찰되는, 상기［1］또는［2］에 기재된 C 면 GaN 기판.
［4］상기 갈륨 극성면 전체를 1 구획이 가로 세로 100 ㎛ 의 정방형이 되도록 구분했을 때, 전체 구획의 1 ％ 이상에 있어서 전위 밀도가 1 × 105 cm-2 미만인, 상기［3］에 기재된 C 면 GaN 기판.
［5］산소 도프되어 있는, 상기［1］∼［4］중 어느 하나에 기재된 C 면 GaN 기판.
［6］규소 및 게르마늄 중 어느 일방 또는 양방으로 도프되어 있는, 상기［1］∼［5］중 어느 하나에 기재된 C 면 GaN 기판.
［7］표면에 도트 마스크가 배치된 시드를 사용하여 성장된 GaN 결정을 포함하는, 상기［1］∼［6］중 어느 하나에 기재된 C 면 GaN 기판.
［8］상기［1］∼［7］중 어느 하나에 기재된 C 면 GaN 기판을 준비하는 스텝과, 그 준비한 C 면 GaN 기판 상에 적어도 하나의 질화물 반도체층을 에피택셜 성장시키는 스텝을 포함하는, 질화물 반도체 디바이스의 제조 방법.
［9］상기［1］∼［7］중 어느 하나에 기재된 C 면 GaN 기판과, 그 C 면 GaN 기판 상에 배치된 적어도 하나의 질화물 반도체층을 갖는 에피텍셜 웨이퍼.
［10］갈륨 극성면을 갖는 C 면 GaN 기판으로서,
각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 갈륨 극성면에 관찰되는 것,
갈륨 극성면 상에, 한 눈금이 2 cm × 2 cm 의 정방형인 가상적인 그리드를 그렸을 때, 그 그리드의 각 눈금에 적어도 하나, 1 cm × 1 cm 의 정방형 영역으로서 당해 영역 내의 임의의 장소에 있어서의 나선 전위의 밀도가 1 × 106 cm-2 미만인 정방형 영역이 존재하는 것, 및,
반전 도메인을 갖지 않는 것을 특징으로 하는, C 면 GaN 기판.
［11］상기 그리드의 각 눈금에 적어도 하나, 1 cm × 1 cm 의 정방형 영역으로서 당해 영역 내의 임의의 장소에 있어서의 나선 전위의 밀도가 8 × 105 cm-2 미만인 정방형 영역이 존재하는, 상기［10］에 기재된 C 면 GaN 기판.
［12］전위 밀도가 1 × 107 cm-2 를 초과하는 고전위 밀도부와, 전위 밀도가 1 × 106 cm-2 미만의 저전위 밀도부가, 갈륨 극성면에 관찰되는, 상기［10］또는［11］에 기재된 C 면 GaN 기판.
［13］갈륨 극성면 전체를 1 구획이 가로 세로 100 ㎛ 의 정방형이 되도록 구분했을 때, 전체 구획의 1 ％ 이상에 있어서 전위 밀도가 1 × 105 cm-2 미만인, 상기［12］에 기재된 C 면 GaN 기판.
［14］산소 도프되어 있는, 상기［10］∼［13］중 어느 하나에 기재된 C 면 GaN 기판.
［15］규소 및 게르마늄 중 어느 일방 또는 양방으로 도프되어 있는, 상기［10］∼［14］중 어느 하나에 기재된 C 면 GaN 기판.
［16］표면에 도트 마스크가 배치된 시드를 사용하여 성장된 GaN 결정을 포함하는, 상기［10］∼［15］중 어느 하나에 기재된 C 면 GaN 기판.
［17］상기［10］∼［16］중 어느 하나에 기재된 C 면 GaN 기판을 준비하는 스텝과, 그 준비한 C 면 GaN 기판 상에 적어도 하나의 질화물 반도체층을 에피택셜 성장시키는 스텝을 포함하는, 질화물 반도체 디바이스의 제조 방법.
［18］상기［10］∼［16］중 어느 하나에 기재된 C 면 GaN 기판과, 그 C 면 GaN 기판 상에 배치된 적어도 하나의 질화물 반도체층을 갖는 에피텍셜 웨이퍼.
본 발명에 의하면, 표면 피트가 발생하도록 성장시킨 GaN 결정으로부터 형성되지만, 반전 도메인을 포함하지 않고, 게다가, 갈륨 극성면에 있어서의 나선 전위의 밀도가 낮은 C 면 GaN 기판이 제공된다.
도 1 은, 본 발명의 C 면 GaN 기판의 일례를 나타내는 도면이며, 도 1(a) 는 사시도, 도 1(b) 는 측면도이다.
도 2 는, 패싯 성장 영역이 어떻게 하여 형성되는지를 설명하는 도면이다.
도 3 은, 도트 마스크의 배치예를 나타내는 도면이며, 도 3(a) 는 정방 격자 배치를, 도 3(b) 는 삼각 격자 배치를, 각각 나타낸다.
도 4 는, 격자 패턴의 예를 나타내는 도면이며, 도 4(a) 는 정방 격자를, 도 4(b) 는 삼각 격자를, 각각 나타낸다.
도 5 는, 치수가 상이한 도트 마스크의 혼재의 양태를 예시하는 도면이다.
도 6 은, 네트 패턴의 예를 나타내는 도면이다.
도 7 은, 도트 패턴의 예를 나타내는 도면이다.
도 8 은, 복잡한 패턴의 예를 나타내는 도면이다.
도 9 는, C 면 GaN 기판의 갈륨 극성면에 가상적인 그리드를 그린 것을 나타내는 평면도이다.
GaN 결정에서는,［0001］에 평행한 결정축이 c 축, ＜10-10＞ 에 평행한 결정축이 m 축, ＜11-20＞ 에 평행한 결정축이 a 축으로 불린다. 또, c 축에 직교하는 결정면이 C 면, m 축에 직교하는 결정면이 M 면, a 축에 직교하는 결정면이 A 면으로 불린다.
이하에 있어서, 결정축, 결정면, 결정 방위 등으로 언급하는 경우에는, 특별히 언급하지 않는 한, GaN 결정의 결정축, 결정면, 결정 방위 등을 의미하는 것으로 한다.
이하에서는, 구체적인 실시 형태에 입각하여 본 발명을 상세하게 설명한다.
1. C 면 GaN 기판
본 발명의 C 면 GaN 기판은, 전형적으로는 도 1 에 나타내는 바와 같이, 원반의 형상을 갖는다. 도 1(a) 는 사시도이며, 도 1(b) 는 측면도이다.
도 1 을 참조하면, C 면 GaN 기판 (10) 은,［0001］측의 주표면인 갈륨 극성면 (11) 과,［000-1］측의 주표면인 질소 극성면 (12) 과, 측면 (13) 을 가지고 있다.
C 면 GaN 기판 (10) 의 직경은 45 mm 이상이며, 통상적으로는 305 mm 이하이다.
전형적인 직경은, 45 ∼ 55 mm (약 2 인치), 95 ∼ 105 mm (약 4 인치), 145 ∼ 155 mm (약 6 인치), 195 ∼ 205 mm (약 8 인치) 등이다.
C 면 GaN 기판에는, 핸들링에 문제가 생기지 않을 정도의 강도가 요구되므로, 그 두께는 바람직하게는 250 ㎛ 이상, 보다 바람직하게는 300 ㎛ 이상이다. 직경에 따라, 더욱 두껍게 할 수도 있다.
갈륨 극성면 (11) 과 측면 (13) 의 경계를 매끄럽게 하기 위한 모따기는, 필요에 따라 적절히 실시할 수 있다. 질소 극성면 (12) 과 측면 (13) 의 경계에 대해서도 동일하다.
C 면 GaN 기판 (10) 에는, 추가로, 결정의 방위를 표시하는 오리엔테이션·플랫을 형성할 수 있는 것 외에, 갈륨 극성면 (11) 과 질소 극성면 (12) 의 식별을 용이하게 하기 위해서 인덱스·플랫 등의 마킹을 형성할 수 있다.
C 면 GaN 기판 (10) 의 주표면은, GaN 결정의 C 면과 평행이어도 되지만, 바람직하게는, C 면으로부터 약간 경사시키는 것이 좋다. 이 경사의 각도를 오프각이라고 한다.
갈륨 극성면을 (0001) 면으로부터 경사시키는 경우의, 바람직한 경사 방향은, ＜10-10＞ 방향을 중심으로 하는 ±5 도의 범위 내의 방향, 또는, ＜11-20＞ 방향을 중심으로 하는 ±5 도의 범위 내의 방향이다. 오프각의 절대치는, 통상적으로 0.1 도 이상, 바람직하게는 0.2 도 이상이며, 또, 통상적으로 10 도 이하, 바람직하게는 2 도 이하, 보다 바람직하게는 1 도 이하이다.
본 발명의 C 면 GaN 기판에 있어서는, 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 갈륨 극성면에 관찰된다.
패싯 성장 영역의 정의와, 패싯 성장 영역이 어떻게 해서 형성되는지에 대해, 도 2 를 참조하여 설명한다.
본 발명의 C 면 GaN 기판을 구성하는 GaN 결정은, 시드 상에서 GaN 을 c 축 방향으로 성장시킴으로써 제조된다. 시드의 표면에는 도트 마스크가 형성되고, 그 작용에 의해, 성장의 최초기 단계에, 도 2(a) 에 나타내는 바와 같이, GaN 결정의 성장면 (성장 도중에 있는 GaN 결정의 표면) 에 피트가 발생한다.
피트의 내부에는, C 면 패싯 이외의 패싯인, 경사 패싯이 노출된다. 경사 패싯은, C 면에 대해 경사져 있다. 경사 패싯은, 한정되는 것은 아니지만, 예를 들어,｛11-22｝패싯이나｛11-21｝패싯과 같은｛nn-2nk｝패싯이나,｛10-11｝패싯이나｛10-12｝패싯과 같은｛n0-nk｝패싯이다 (여기서, n, k 는 정수이다).
피트 이외의 부분에 노출되는 패싯은, C 면 패싯이다.
성장면에 피트가 존재하는 상태를 유지하면서 성장시키면, 도 2(b) 에 나타내는 바와 같이, 패싯 성장부 (fg) 와 C 면 성장부 (cg) 를 포함하는 GaN 결정이 형성된다. 패싯 성장부 (fg) 는, 경사 패싯 상에서의 성장에 의해 형성된 부분이며, C 면 성장부 (cg) 는, C 면 패싯 상에서의 성장에 의해 형성된 부분이다.
주기하면, 실제로 GaN 결정이 성장할 때에는, 피트의 치수는 도 2(b) 에 나타내는 바와 같이 일정하지 않고, 변화할 수 있다. 아마도 국소적인 환경의 차이에 의해, 어느 피트는 GaN 결정의 성장과 함께 커지고, 또, 어느 피트는 작아진다는 경우가 발생한다.
패싯 성장부 (fg) 와 C 면 성장부 (cg) 를 포함하는 GaN 결정을 가공하면, 도 2(c) 에 나타내는 바와 같이, 주표면에 패싯 성장 영역 (Rf) 과 C 면 성장 영역 (Rc) 을 갖는 C 면 기판이 얻어진다. 패싯 성장 영역 (Rf) 은 패싯 성장부 (fg) 가 노출된 영역이며, C 면 성장 영역 (Rc) 은 C 면 성장부 (cg) 가 노출된 영역이다. 패싯 성장부 (fg) 와 C 면 성장부 (cg) 는, 갈륨 극성면에도 질소 극성면에도 노출된다.
이상에서 설명한 형성 메커니즘에서 이해되는 바와 같이, 패싯 성장 영역의 윤곽은, GaN 결정의 성장면에 형성되는 피트의 형상을 반영하여, 폐환 형상이 된다. 패싯 성장 영역 (Rf) 은, 원에 가까운 윤곽 형상을 가지는 것이 많지만, 결정 성장 중에 피트끼리의 합체 등이 일어난 부분 등에서는, 일그러진 형상이 되는 경우도 있다.
시드의 표면에 도트 마스크를 형성하여, 패싯 성장부가 형성되도록 성장시킨 GaN 결정은, C 면 성장부만으로 이루어지는 GaN 결정과 비교해서 크랙이 발생하기 어렵고, 연삭, 슬라이스 등의 가공에도 충분히 견딜 수 있는 것을, 본 발명자들은 알아내고 있다.
상세한 이유는 분명하지 않지만, 도트 마스크 상에 피트가 생기도록 GaN 결정을 성장시키면 전위군이 발생하므로, 그 결과로서 응력이 완화될지도 모른다. 본 발명자들이 관찰한 바에 따르면, 전위군은 도트 마스크의 매우 근방에서 발생하고, 도트 마스크의 치수를 작게 하면 발생하는 전위군의 규모가 작아지는 경향이 있다.
본 발명의 C 면 GaN 기판의 주표면에 관찰되는 복수의 패싯 성장 영역은, 모두 반전 도메인을 부수하지 않는 패싯 성장 영역이다. 그러므로, 본 발명의 C 면 GaN 기판은, 그 위에 형성할 수 있는 질화물 반도체 디바이스의 형상 및 치수의 제약이 적다는 이점을 갖는다.
본 발명의 C 면 GaN 기판에서는, 주표면에 관찰되는 복수의 패싯 성장 영역의 적어도 일부가 규칙적으로 배치되어 있어도 된다. 이 구조는, 기판을 구성하는 GaN 결정을 성장시킬 때에 사용되는, 표면 피트의 발생 방법과 관계하고 있다.
전술한 바와 같이, 본 발명의 C 면 GaN 기판을 구성하는 GaN 결정은, 표면에 도트 마스크가 형성된 시드 상에 성장된다. 표면 피트는, 각 도트 마스크의 상부에 하나씩 발생한다. 따라서, 도트 마스크를 규칙적으로 늘어놓은 경우에는, 도트 마스크와 마찬가지로 규칙적으로 늘어선 피트가, GaN 의 성장면에 발생한다.
이 피트의 배치가, GaN 결정 중에 형성되는 패싯 성장부의 배치에 반영되고, 나아가서는, C 면 GaN 기판의 주표면에 있어서의 패싯 성장 영역의 배치에 반영된다.
이와 같이, 본 발명의 C 면 GaN 기판의 주표면에 관찰될 수 있는, 패싯 성장 영역의 규칙적인 배치는, 기판을 구성하는 GaN 결정을 성장시킬 때에, 표면에 도트 마스크가 규칙적으로 배치된 시드가 이용된 것의 흔적인 것이다.
따라서, 도트 마스크가 정방 격자 배치된 시드를 사용하여 성장된 GaN 결정을 포함하는 C 면 GaN 기판의 주표면에는, 패싯 성장 영역이 정방 격자 배치된 부분이 관찰될 수 있고, 또, 도트 마스크가 삼각 격자 배치된 시드를 사용하여 성장된 GaN 결정을 포함하는 C 면 GaN 기판의 주표면에는, 패싯 성장 영역이 삼각 격자 배치된 부분이 관찰될 수 있다.
여기서, 정방 격자 배치란 도 3(a) 에 나타내는 배치이며, 도트는 정방 격자의 격자 위치에 배치된다. 정방 격자란, 도 4(a) 에 나타내는 바와 같이, 동일한 크기의 정방형이 조합된 격자 패턴이다. 격자 위치란, 격자 패턴을 구성하는 직선이 교차하는 위치이다.
삼각 격자 배치란 도 3(b) 에 나타내는 배치이며, 도트는 삼각 격자의 격자 위치에 배치된다. 삼각 격자란, 도 4(b) 에 나타내는 바와 같이, 동일한 크기의 정삼각형이 조합된 격자 패턴이다.
도트 마스크의 작용으로 피트가 발생하는 것은, 결정 성장의 최초기 단계이며, 발생한 피트의 일부에는, 그 후의 결정 성장의 과정에서 소실되는 것도 있고, 옆의 피트와 합체하여 대형화되는 것도 있다. 그 때문에, 본 발명의 C 면 GaN 기판의 주표면에 관찰되는 패싯 성장 영역은, 전부가 아니고, 일부만이 규칙적으로 배치되어 있는 경우가 많다. 일례에서는, 본 발명의 C 면 GaN 기판의 주표면에 관찰되는 패싯 성장 영역의 배치에, 아무런 규칙성도 발견할 수 없는 경우가 있을 수 있다.
C 면 GaN 기판의 주표면에 있어서의 패싯 성장 영역의 형상과 배치는, 예를 들어, 형광 현미경을 사용하여 조사할 수 있다. 형광 현미경으로 가시광 관찰을 실시했을 경우, 패싯 성장 영역은 어둡게 보이고, C 면 성장 영역은 밝게 보인다.
현미 라먼 분광 측정에 기초하여 얻어지는 캐리어 농도 매핑 이미지에서도, 패싯 성장 영역의 형상과 배치를 알 수 있다. 패싯 성장 영역 내에서는, 중앙부로부터 외주부로 향해 캐리어 농도가 높아지는 경향이 있으므로, 캐리어 농도 매핑 이미지 상에서는, 복수의 패싯 성장 영역이 서로 접하고 있는 부분에 있어서의, 각 패싯 성장 영역의 윤곽을 관찰할 수 있다.
패싯 성장 영역과 C 면 성장 영역에서는 에칭 레이트가 약간 상이하므로, 주표면의 마무리 공정에 CMP 또는 에칭이 포함될 때, 패싯 성장 영역과 C 면 성장 영역의 사이에 나노 스케일의 단차가 생기는 경우가 있다. 이러한 단차가 생긴 C 면 GaN 기판에서는, 미분 간섭 현미경 이미지나, 반도체 웨이퍼용의 표면 검사 장치를 사용하여 얻어지는 광학 이미지로부터, 패싯 성장 영역의 형상과 배치를 조사할 수 있다.
본 발명의 C 면 GaN 기판에 있어서, 주표면에 존재하는 모든 패싯 성장 영역의 면적의 총합은, 바람직하게는, 그 주표면의 면적의 70 ％ 이상이다. 그 비율은, 보다 바람직하게는 80 ％ 이상이며, 더욱 바람직하게는 90 ％ 이상이다.
주표면에 존재하는 패싯 영역 중에는, 전술한 도트 마스크의 작용으로 발생한 피트에서 유래한 것이 포함될 뿐만 아니라, 그 도트 마스크의 작용에 의하지 않고, 자발적으로 발생한 피트에서 유래하는 것도 포함될 수 있다.
본 발명의 C 면 GaN 기판에 있어서, 패싯 성장 영역에 있어서의 산소 농도는, 5 × 1017 cm-3 이상, 나아가서는 1 × 1018 cm-3 이상일 수 있다. 한편, C 면 성장 영역의 산소 농도를 1017 cm-3 대까지 높게 하는 것은 곤란하다.
여기서 말하는 산소 농도는, 표면으로부터 약 1 ㎛ 의 깊이에서 측정되는 산소 농도를 의미하고 있다. 이러한 산소 농도는, 다이나믹 SIMS (Secondary Ion Mass Spectroscopy) 에 의해 측정할 수 있다.
본 발명의 C 면 GaN 기판에는, C 면 성장 영역에 있어서의 캐리어 농도 부족을 보충하기 위해서, 규소 (Si), 게르마늄 (Ge) 등의 n 형 불순물을 첨가해도 된다. 예를 들어 규소는, C 면 성장 영역에 있어서의 농도가 1018 cm-3 대에 도달할 수 있다.
본 발명의 C 면 GaN 기판의 전기 저항률은, 통상적으로 0.1 Ωcm 이하이며, 바람직하게는 0.05 Ωcm 이하, 보다 바람직하게는 0.02 Ωcm 이하이다. 전기 저항률이 0.001 Ωcm 미만이 되는 정도의 도핑은, GaN 결정의 결정성이나 열전도율을 저하시킬 가능성이 있다.
C 면 GaN 기판의 갈륨 극성면에 있어서의 전위 밀도는, 전위에 대응하는 에치 피트를 형성하고, SEM (주사형 전자 현미경) 을 사용하여 그 에치 피트를 셈으로써, 조사할 수 있다.
전위에 대응하는 에치 피트는, 예를 들어, 270 ℃ 로 가열한 89 ％ 황산을 에천트로 사용한 2 시간의 에칭에 의해 형성할 수 있다.
전위의 종류를 에치 피트의 크기에 따라 판별할 수 있는 것은, 당업자에게는 잘 알려져 있다. 큰 에치 피트는 나선 전위에서 유래하고, 작은 에치 피트는 칼날상 전위에서 유래한다. 중간적인 크기의 에치 피트는 혼합 전위에서 유래한다. 상기 에칭 조건을 사용한 경우, 나선 전위, 혼합 전위 및 칼날상 전위의 각각에서 유래하는 에치 피트의 직경의 비는, 대략 5 ： 2 ： 1 이 된다.
따라서, 나선 전위, 혼합 전위 및 칼날상 전위의 각각의 밀도를 구하는 것도 가능하다.
본 발명의 바람직한 실시 형태에 관련된 C 면 GaN 기판에서는, 갈륨 극성면 상의 임의의 장소에 있어서의 나선 전위의 밀도가 1 × 106 cm-2 미만이다. 이것은, C 면 GaN 기판을 상기 조건으로 에칭했을 경우, 그 갈륨 극성면으로부터 가로 세로 100 ㎛ 의 정방형 영역을 어떻게 선택해도, 그 정방형 영역 내에 포함되는 나선 전위에 대응하는 에치 피트의 수 (N) 를 그 정방형 영역의 면적 (10-4 ㎠) 으로 나누어 얻어지는 나선 전위의 밀도 (N × 104 cm-2) 가, 1 × 106 cm-2 미만인 것을 의미한다.
보다 바람직한 실시 형태에 있어서, 갈륨 극성면 상의 임의의 장소에 있어서의 나선 전위의 밀도는 8 × 105 cm-2 미만, 나아가서는 5 × 105 cm-2 미만이다.
상기 조건으로 에칭한 본 발명의 C 면 GaN 기판에 있어서, 그 갈륨 극성면 전체를 1 구획이 가로 세로 100 ㎛ 의 정방형이 되도록 구분했을 경우, 통상적으로, 반수를 초과하는 구획에 있어서, 구획 내에 관찰되는 에치 피트의 수는 1000 개 미만이다. 바꾸어 말하면, 전위 밀도가 1 × 107 cm-2 미만의 구획이 반수를 초과한다.
또한, 가로 세로 100 ㎛ 의 정방형의 구획 중에는, 관찰되는 에치 피트의 수가 1000 개를 초과하는 구획도 있고, 100 개를 밑도는 구획도 있는 것이 보통이다. 즉, 본 발명의 C 면 GaN 기판의 갈륨 극성면에는, 전위 밀도가 1 × 107 cm-2 를 초과하는 고전위 밀도부와, 전위 밀도가 1 × 106 cm-2 미만의 저전위 밀도부가 있어도 된다.
적합한 예에서는, 전체 구획 중 1 ％ 이상에 있어서, 관찰되는 에치 피트의 수가 10 개 미만, 즉, 전위 밀도가 1 × 105 cm-2 미만이다.
갈륨 극성면 상의 임의의 장소에 있어서의 나선 전위의 밀도가 1 × 106 cm-2 미만이라는 것은, 전위 밀도가 1 × 107 cm-2 를 초과하는 고전위 밀도부에 있어서도, 나선 전위의 밀도는 1 × 106 cm-2 를 밑돈다는 것이다.
전위 결함의 밀도가 국소적으로 높아진 고전위 밀도부에 있어서 조차, 나선 전위의 밀도가 이와 같이 낮은 값이기 때문에, 본 발명의 C 면 GaN 기판 상에는, 신뢰성이 우수한 질화물 반도체 디바이스를 형성하는 것이 가능하다.
실용적으로는, 보다 간략화된 방법으로 C 면 GaN 기판의 평가를 실시할 수도 있다. 예를 들어, 4 ㎠ 당 1 지점의 비율로, 갈륨 극성면 상의 1 cm × 1 cm 의 정방형 영역을 샘플링하고, 각 정방형 영역 내에 있어서의 나선 전위의 밀도를 조사할 수 있다.
일례를, 도 9 를 참조하여 설명하면 다음과 같다.
(i) 평가할 C 면 GaN 기판의 갈륨 극성면 상에, 한 눈금이 2 cm × 2 cm 의 정방형인, 가상적인 그리드를 그린다.
(ii) 상기 (i) 에서 그린 가상적인 그리드의 각 눈금으로부터, 1 cm × 1 cm 의 정방형 영역을 하나 선택한다. 여기서, 이러한 정방형 영역을, 갈륨 극성면의 외연으로부터의 거리가 3 mm 미만의 부분을 포함하지 않도록 선택할 수 없는 눈금은, 샘플링의 대상 외로 해도 된다. 또, 이 1 cm × 1 cm 의 정방형 영역은, 분명히 이상이 인정되는 부분을 포함하지 않도록 선택할 수 있다.
(iii) 상기 (ii) 에서 선택한 각 정방형 영역에 있어서의 나선 전위의 밀도를 조사한다.
본 발명의 실시 형태에는, 이와 같이 샘플링한 1 cm × 1 cm 의 정방형 영역의 전체에 있어서, 당해 영역 내의 임의의 장소에 있어서의 나선 전위의 밀도가 1 × 106 cm-2 미만인 C 면 GaN 기판이 포함된다. 이러한 C 면 GaN 기판의 나선 전위 밀도는, 실용상 충분히 낮다고 평가할 수 있고, 그 C 면 GaN 기판 상에는, 신뢰성이 우수한 질화물 반도체 디바이스를 형성하는 것이 가능하다고 생각된다.
바람직한 실시 형태에 있어서는, 상기 요령으로 샘플링한 모든 1 cm × 1 cm 의 정방형 영역에 있어서, 당해 영역 내의 임의의 장소에 있어서의 나선 전위의 밀도가 8 × 105 cm-2 미만, 나아가서는 5 × 105 cm-2 미만일 수 있다.
2. C 면 GaN 기판의 제조 방법
본 발명의 C 면 GaN 기판의 제조에 바람직하게 사용할 수 있는, C 면 GaN 기판의 제조 방법을 이하에 설명한다.
2. 1. 시드의 준비
C 면 사파이어 기판 상에 MOVPE 법으로 c 축 배향 GaN 막을 성장시켜 이루어지는, GaN 템플릿을 준비한다. GaN 템플릿의 치수 (직경) 는, 제조하고자 하는 C 면 GaN 기판의 치수에 따라 적절히 선택하면 된다.
이어서, GaN 템플릿의 주표면 (GaN 막 표면) 에 선택 성장 마스크를 형성한다. 선택 성장 마스크의 재료는, GaN 결정의 성장 개시를 저해할 수 있는 것이면 되고, 예를 들어, 금속의 산화물, 질화물 또는 산질화물이다. 적합한 예는 산화규소, 질화규소 및 산질화규소이다.
선택 성장 마스크는, 상기 재료로 이루어지는 두께 50 ∼ 150 nm 의 박막을, 플라즈마 CVD, 진공 증착, 스퍼터링 등의 방법으로 형성한 후, 그 박막을 포토리소그래피 및 에칭의 기법을 사용하여 패터닝함으로써 형성한다.
선택 성장 마스크는, 도트 마스크가 형성하는 패턴인 제 1 패턴과, 제 1 패턴보다 미세한 패턴인 제 2 패턴을 겹친, 혼성 패턴으로 형성한다.
먼저, 제 1 패턴에 대해 설명한다.
도트 마스크는, 그 최대폭이 10 ㎛ 이면, 그 작용에 의해, 시드 상에 성장하는 GaN 결정의 표면에 피트를 발생시킬 수 있다. 도트 마스크의 최대폭은 15 ㎛ 이상, 나아가서는 30 ㎛ 이상, 나아가서는 50 ㎛ 이상으로 할 수 있다.
여기서 말하는 도트 마스크의 최대폭이란, 폭이 최대가 되는 방향의 폭이다. 예를 들어, 원의 폭은 방향에 상관없이 일정하므로, 원의 최대폭은 그 직경과 동일하다. 변의 수가 짝수인 정다각형의 최대폭은, 그 외접원의 직경과 동일하다.
도트 마스크의 형상은, 예를 들어, 원형 또는 정다각형이지만, 한정되는 것은 아니다. 도트 마스크의 형상이, 그 상방에 발생하는 표면 피트의 형상에 주는 영향은 확인되지 않았다. 그러나, 이상 성장의 발생을 방지하는데 있어서는, 원형 또는 원형에 가까운 형상 (예를 들어, 정육각형, 정팔각형, 정십이각형 등) 이 바람직하다.
도트 마스크의 최대폭은, 통상적으로 200 ㎛ 이하, 바람직하게는 150 ㎛ 이하, 더욱 바람직하게는 100 ㎛ 이하이다. 도트 마스크가 너무 큰 경우, GaN 결정의 이상 성장의 원인이 된다.
제 1 패턴에 있어서의 도트 마스크의 배치는, 바람직하게는, 도 3(a) 에 나타내는 정방 격자 배치나 도 3(b) 에 나타내는 삼각 격자 배치이지만, 한정되는 것은 아니다.
도트 마스크의 치수가 균일한 것은 필수가 아니고, 예를 들어 도 5 에 나타내는 바와 같이, 치수가 상이한 도트 마스크를 혼재시켜도 된다. 도 5(a) 에서는, 대소 2 종류의 도트 마스크가, 정방 격자의 격자 위치에 1 개 간격으로 배치되어 있다. 도 5(b) 는, 삼각 격자 배치된 도트 마스크 중에, 큰 도트 마스크와 작은 도트 마스크가 있는 패턴의 일례이다.
선택 성장 마스크에서 차지하는 도트 마스크의 면적비가 높고, 예를 들어 10 ％ 를 초과하는 경우, 시드 상에 성장시키는 GaN 에 결정 다형 (polytype) 으로 불리는 이상이 생기기 쉽다. 따라서, 제 1 패턴을 설계할 때에는, 도트 마스크의 치수를 상기의 바람직한 범위 내로 하면서, 그 면적비가 5 ％ 이하, 나아가서는 2 ％ 이하, 나아가서는 1 ％ 이하가 되도록, 도트의 수 밀도를 조정하는 것이 바람직하다.
예를 들어, 직경 100 ㎛ 의 원형 도트 마스크를 정방 격자 배치하는 경우, 도트 마스크 1 개의 면적이 7.85 × 10-5 ㎠ 이기 때문에, 그 수 밀도 (= 격자 위치의 밀도) 를 250 cm-2 로 하면, 도트 마스크의 면적비는 약 2 ％ 가 된다. 도트 마스크의 수 밀도를 250 cm-2 로 하려면, 정방 격자에 있어서의 최근접 격자 위치간의 간격, 요컨대, 단위 격자인 정방형의 한 변의 길이를, 632 ㎛ 로 하면 된다.
다음으로, 제 2 패턴에 대해 설명한다.
제 2 패턴은, 전술한 바와 같이, 제 1 패턴의 여백 부분 (도트 마스크가 없는 부분) 에 형성하는 패턴이며, 제 1 패턴보다 미세한 패턴이다.
제 2 패턴의 일례는, 네트 패턴이다. 네트 패턴의 구체예를 도 6 에 나타낸다. 도 6(a) 는 삼각 격자 네트, 도 6(b) 는 마름모꼴 격자 네트, 도 6(c) 는 육각 격자 네트를, 각각 나타낸다. 도 6(d) 의 네트 패턴에서는, 개구부가 원형이다. 도 6(e) 의 네트 패턴은, 내각이 모두 120 °이지만 정육각형은 아닌, 육각형의 개구부를 가지고 있다.
제 2 패턴의 다른 일례는, 도트 패턴이다. 도트 패턴의 구체예를 도 7 에 나타낸다. 도 7(a) ∼ (c) 에 있어서의 도트의 배치는 모두 삼각 격자 배치이지만, 도트의 형상이 다르고, 도 7(a) 에서는 정육각형이 아닌 육각형, 도 7(b) 에서는 정육각형, 도 7(c) 에서는 정삼각형이다. 도 7(c) 에서는, 도트의 각각이, 인접하는 도트와 점접촉하고 있다.
도트 패턴은, 도 7 에 나타내는 것 외에, 도트의 배치가 육각 격자 배치인 패턴, 도트의 형상이 원형, 십이각형 등인 패턴 등이어도 된다. 도트의 배치와 형상의 조합에 한정은 없다.
또한, 제 2 패턴은, 도 8 에 나타내는 바와 같은 복잡한 패턴이어도 된다.
제 2 패턴은, 제 1 패턴보다 미세한 패턴이다.
제 2 패턴의 주기는, 제 1 패턴의 주기의 바람직하게는 10 분의 1 이하, 나아가서는 15 분의 1 이하이다.
또한, 제 1 패턴의 주기와는 관계없이, 제 2 패턴의 주기는 30 ㎛ 이하, 나아가서는 20 ㎛ 이하인 것이 바람직하다.
제 2 패턴을 구성하는 라인 또는 도트의 폭은, 제 1 패턴을 구성하는 도트 마스크의 폭의 3 분의 1 이하, 나아가서는 5 분의 1 이하, 나아가서는 10 분의 1 이하로 할 수 있다.
제 1 패턴을 구성하는 도트 마스크의 폭이 어떠한 값이든지, 제 2 패턴을 구성하는 라인 또는 도트의 폭은, 5 ㎛ 이하, 나아가서는 3 ㎛ 이하인 것이 바람직하다.
한편으로, 제 2 패턴을 구성하는 라인 또는 도트의 폭은, 통상적으로 0.5 ㎛ 이상, 바람직하게는 1 ㎛ 이상이다. 이 폭이 너무 작은 경우, 포트리소그래피 공정의 비용이 높아지는 것 외에, 제 2 패턴에 결함이 생길 확률이 높아진다. 제 2 패턴에 발생한 결함은, GaN 결정의 이상 성장의 원인이 된다.
제 2 패턴의 설계에 있어서는, 그 주기와, 패턴을 구성하는 라인 또는 도트의 폭을, 상기의 바람직한 범위 내로 함과 함께, 개구율 (제 2 패턴에서 차지하는 개구부의 면적비) 을 50 ％ 이하, 나아가서는 40 ％ 이하로 하는 것이 바람직하다.
본 발명자들이 알아내고 있는 바에 의하면, 제 2 패턴의 개구율은, GaN 결정에서 발생하는 나선 전위의 밀도와의 관련성이 강하다. 한편, 칼날상 전위 및 혼합 전위에 대해서는, 그 밀도와 제 2 패턴의 개구율의 관련성이 나선 전위만큼은 강하지 않다.
제 2 패턴의 개구율의 하한은 20 ％ 이며, 그것보다 낮게 하면, 시드 상에 GaN 결정을 성장시켰을 때에, 결정 다형으로 불리는 이상 성장이 발생하기 쉽다.
2. 2. GaN 결정의 성장
상기 2. 1. 에서 준비한, 주표면에 선택 성장 마스크를 배치한 GaN 템플릿을 시드에 사용하여, HVPE 법으로 GaN 결정을 c 축 방향으로 성장시킨다.
HVPE 장치로서는, 핫 월형 석영 리엑터를 구비하는 것을 바람직하게 사용할 수 있다. 리엑터 내에 설치한 Ga 보트에 HCl (염산) 가스를 공급하고, HCl 과 금속 Ga 를 반응시켜 GaCl 가스를 생성시킨다. 이 GaCl 가스와, 별도 배관을 통해서 리엑터 내에 공급되는 NH3 (암모니아) 가스를 반응시켜, 생성되는 GaN 을 리엑터 내의 다른 장소에 설치한 시드 상에 에피택셜 성장시킨다.
성장 개시 시를 포함하는 성장 초기 단계의 성장 온도는, 바람직하게는 980 ℃ 이상으로 한다. 보다 바람직하게는 985 ℃ 이상이다. 성장 온도가 낮으면 반전 도메인이 형성되기 쉬워지고, 특히 970 ℃ 이하에서는 모든 도트 마스크 상에 반전 도메인이 형성되는 경우가 있다.
성장면에 피트가 발생한 후의 성장 온도는, 피트가 존재하는 상태가 유지되도록 설정하면 되고, 한정되는 것은 아니지만, 바람직하게는 980 ∼ 1100 ℃ 이다.
GaN 결정은, 통상적으로, 성장면에 형성된 피트의 바닥으로부터 시드 표면까지의 거리가 1 mm 이상이 될 때까지, 성장시킨다. 성장 두께에 특별히 상한은 없고, 그 거리가 5 mm 이상이 될 때까지 성장시켜도 된다.
석영 리엑터를 사용한 경우, 산소 함유 가스를 의도적으로 공급하지 않아도, 성장하는 GaN 결정이 산소로 도프되는 경우가 있다. 산소가 받아들여지는 것은, 패싯 성장부이다. 따라서, 시드 표면에 형성하는 전술한 도트 마스크는, GaN 결정을 균일하게 산소 도프하기 위한 수단으로서도 유효하다고 할 수 있다. 시드 표면에 도트 마스크를 치우침 없이 배치하면, 그 위에 성장하는 GaN 결정의 표면에 치우침 없이 피트가 발생하고, 나아가서는, 치우침 없이 패싯 성장부가 형성되기 때문이다.
오토 도핑에만 의지한 것에서는 GaN 결정의 산소 농도가 부족하다는 경우에는, 리엑터 내에 산소 가스 (O2) 를 공급한다. 반대로, GaN 결정의 산소 농도를 내릴 필요가 있는 경우에는, 리엑터 내에 BN (질화붕소), SiC (탄화규소) 등으로 이루어지는 라이너관을 배치하고, 그 내측에 시드를 배치함으로써, 리엑터로부터 발생하는 산소 함유 가스가 시드에 도달하는 것을 방해한다.
GaN 결정을 규소로 도프하는 경우에는, 도핑 가스로서 클로로실란 (SiH3Cl, SiH2Cl2, SiHCl3, SiCl4) 또는 플루오로실란을 리엑터에 공급하는 것이 바람직하다. GaN 결정을 게르마늄으로 도프하는 경우에는, 도핑 가스로서 테트라클로로게르만 (GeCl4) 을 리엑터에 공급하는 것이 바람직하다.
소정의 성장 시간이 경과하면, Ga 보트에 대한 HCl 가스의 공급을 정지함과 함께, 리엑터의 가열을 정지하여, GaN 결정의 성장을 멈추고, 리엑터의 온도를 실온까지 강하시킨다.
선택 성장 마스크에 형성하는 전술한 제 2 패턴의 개구율을 40 ％ 이하로 하면, 시드의 온도가 실온으로 내려가는 동안에, 성장한 GaN 결정이 시드로부터 자발적으로 분리되는 경향이 있다. GaN 결정이 시드로부터 자발적으로 분리되지 않는 경우에는, 소잉, 연마, 레이저·리프트 오프, 에칭 등, 공지된 수단을 적절히 사용하여 분리시킨다.
2. 3. GaN 결정의 가공
원반 형상의 C 면 GaN 기판을 제작하는 경우, 상기 2.2 에서 성장시킨 GaN 결정에, 연삭 가공 또는 코어 드릴 가공을 실시하여, 외주부를 원통형으로 한 잉곳을 제작한다. 이어서, 와이어 소·슬라이서 또는 내주날 슬라이서를 사용하여, 이 잉곳을 C 면에 평행 또는 대략 평행하게 슬라이스하여, 원반형의 웨이퍼를 얻는다.
또한, 얻어진 웨이퍼의 주표면의 일방 또는 양방을, 그 위에 질화물 반도체 박막을 에피택셜 성장시키는데 적합한, 평탄하고 평활한 표면으로 마무리한다.
갈륨 극성면과 질소 극성면 중 어느 것이어도, 연삭, 랩핑을 순차 실시하여 평탄화한 후, CMP (Chemical Mechanical Polishing) 에 의해 데미지층 제거 및 평활화를 실시함으로써, 질화물 반도체의 에피택셜 성장에 적절한 표면으로 할 수 있다. CMP 에 더하여, 혹은 CMP 대신에, RIE (Reactive Ion Etching) 에 의한 가공을 실시해도 된다.
질화물 반도체의 에피택셜 성장에 사용하는 것을 예정하고 있지 않은 주표면에서도, 데미지층은 제거하는 것이 바람직하다. 질소 극성면의 데미지층은, 웨트 또는 드라이 에칭에 의해 제거하는 것이 가능하다. 에칭에 의해 질소 극성면은 매트면이 되는 경우가 있다.
3. C 면 GaN 기판의 용도
본 발명의 C 면 GaN 기판 상에, 적어도 하나의 질화물 반도체층을 에피택셜 성장시켜, 에피텍셜 웨이퍼를 얻을 수 있다. 그 때, 그 적어도 하나의 질화물 반도체층으로, 질화물 반도체 디바이스 구조를 형성할 수 있다.
형성할 수 있는 질화물 반도체 디바이스의 종류에 한정은 없고, 구체예로서는, 발광 다이오드, 레이저 다이오드 등의 발광 디바이스, 정류기, 바이폴러 트랜지스터, 전계 효과 트랜지스터, HEMT (High Electron Mobility Transistor) 등의 전자 디바이스, 온도 센서, 압력 센서, 방사선 센서, 가시광 검출기, 자외광 검출기 등의 센서, SAW (Surface Acoustic Wave) 디바이스, 진동자, 공진자, 발진기, MEMS (Micro Electro Mechanical Systems) 부품, 전압 액츄에이터, 태양 전지 등을 들 수 있다.
본 발명의 C 면 GaN 기판은, 인공 광합성 디바이스 등의 전기 화학 디바이스에 있어서의 반도체 전극으로서도 사용할 수 있는 가능성이 있다.
4. 실험 결과
4. 1. 실험 1
직경 76 mm 의 C 면 사파이어 기판 상에, MOVPE 법에 의해 두께 약 3 ㎛ 의 c 축 배향 GaN 막을 에피택셜 성장시켜 이루어지는, GaN 템플릿을 준비했다. GaN 막의 표면은 갈륨 극성면이다.
이 GaN 템플릿의 GaN 막의 표면에, 플라즈마 CVD 법에 의해 두께 800 Å 의 SiNx 막을 퇴적시킨 후, 통상적인 포토리소그래피 및 드라이 에칭의 기법을 사용하여 그 SiNx 막을 패터닝하여, 선택 성장 마스크를 형성했다.
선택 성장 마스크의 패턴은, 다음의 제 1 패턴과 제 2 패턴을 겹친 혼성 패턴으로 했다.
제 1 패턴은, 최대폭 115 ㎛ 의 정육각형 도트 마스크가, 정방 격자 배치된 패턴으로 했다. 최근접 격자 위치간의 거리, 즉, 단위 격자인 정방형의 한 변의 길이는 800 ㎛ 로 했다. 따라서, 도트 마스크의 수 밀도는 156 cm-2 이며, 선택 성장 마스크에서 차지하는 도트 마스크의 면적비는 1.35 ％ 였다.
제 2 패턴은, 라인폭 4 ㎛ 의 삼각 격자 네트 패턴으로 하고, 개구율이 48 ％ 가 되도록, 그 주기를 설정했다.
선택 성장 마스크의 형성 후, 상기 GaN 템플릿 상에 HVPE 법으로 GaN 결정을 성장시켰다. HVPE 장치는, 핫 월형 석영 리엑터를 구비하는 것을 사용했다. GaN 템플릿은, 외주부를 링으로 덮고, 주표면 내의 직경 70 mm 의 영역만을 노출시켰다.
에피택셜 성장의 개시부터 15 분간은, 성장 온도 980 ℃, 리엑터 압력 101 kPa, NH3 분압 10.4 kPa, GaCl 분압 1.1 kPa, H2 분압 65.2 kPa, N2 분압 24.7 kPa 라는 조건을 사용했다.
이어서, 원료 가스 및 캐리어 가스의 공급을 계속하면서, 성장 온도를 980 ℃ 에서 1005 ℃ 까지 상승시켰다.
이어서, 성장 온도 1005 ℃, 리엑터 압력 101 kPa, NH3 분압 7.2 kPa, GaCl 분압 1.1 kPa, H2 분압 67.1 kPa, N2 분압 25.6 kPa 라는 조건에서, 49 시간, GaN 결정을 성장시켰다. 이 단계에서는, 규소 도핑 가스로서 디클로로실란도 리엑터 내에 공급했다.
GaN 결정의 성장 완료 후, 리엑터 온도를 실온까지 내려, 성장한 GaN 결정을 추출했다. 시드는 뿔뿔이 흩어져 균열되어 있어, 성장한 GaN 결정에 고착되어 있었으므로, 강하게 힘을 가하여 떼어낼 필요가 있었다.
시드의 파편을 떼어낸 후의 GaN 결정의 외주부를 원통형으로 가공하고, 이어서 슬라이스함으로써, 직경 5 cm (2 인치) 의 C 면 웨이퍼를 얻었다. 이 C 면 웨이퍼의 질소 극성면의 데미지층을 알칼리 에칭에 의해 제거한 후, 갈륨 극성면에 그라인딩, 랩핑 및 CMP 를 순차 실시하여, C 면 GaN 기판을 완성시켰다.
상기 알칼리 에칭에서는, 80 ℃ 로 가열한 KOH 수용액을 에천트로 이용하여, 처리 시간은 30 분간으로 했다. 그 에칭 후의 기판을 SEM 관찰한 결과, 질소 극성면에는 다수의 콘이 조밀하게 형성되어 있던 것에 대해, 갈륨 극성면에는 콘이 전혀 형성되어 있지 않았다. 이 점에서, 이 C 면 GaN 기판에는 반전 도메인이 존재하지 않는 것을 확인할 수 있었다.
이어서, 제작한 C 면 GaN 기판에 대해, 각종의 평가를 실시했다.
실험 1 의 C 면 GaN 기판의 갈륨 극성면에는, 형광 현미경으로 관찰하자, 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 존재하고 있었다. 패싯 성장 영역의 면적의 총합은, 갈륨 극성면의 면적의 80 ％ 를 초과하고 있었다.
패싯 성장 영역에 있어서의 산소 농도는, 1018 cm-3 대에 도달하고 있었다.
Van der Pauw 법으로 측정한 실험 1 의 C 면 GaN 기판의 전기 저항률은, 1 × 10-2 Ω·cm 와 2 × 10-2 Ω·cm 의 사이였다.
또한, 270 ℃ 로 가열한 89 ％ 황산을 에천트로 사용하여, 실험 1 의 C 면 GaN 기판에 2 시간의 에칭을 실시했다.
에칭 후의 갈륨 극성면을 SEM 관찰하자, 100 ㎛ × 100 ㎛ 의 정방형 영역 내에 관찰되는 에치 피트의 수가 1000 개를 초과하는 부분과, 100 개 미만인 부분이 존재하고 있었다. 전자의 부분에 있어서의 전위 밀도는 1 × 107 cm-2 를 초과하고 있고, 후자의 부분에 있어서의 전위 밀도는 1 × 106 cm-2 미만이다.
전위 밀도가 1 × 107 cm-2 를 초과하고 있는 부분에 있어서, 나선 전위의 밀도를 조사한 결과, 최대라도 8 × 105 cm-2 였다.
4. 2. 실험 2
실험 1 에서 사용한 것과 동일한 GaN 템플릿을 준비하고, 실험 1 과 동일한 순서로, 그 GaN 템플릿의 GaN 막 상에 선택 성장 마스크를 형성했다. 단, 선택 성장 마스크의 제 2 패턴을, 라인폭 3 ㎛, 개구율 39 ％ 의 삼각 격자 네트 패턴으로 변경했다.
이어서, GaN 막 상에 선택 성장 마스크를 형성한 GaN 템플릿 위에, HVPE 법으로 GaN 결정을 성장시켰다. 실험 1 과 동일한 성장 장치를 사용하고, 성장 조건도 실험 1 과 동일하게 했다.
GaN 결정의 성장 완료 후, 리엑터 온도를 실온까지 내려, 성장한 GaN 결정을 추출했다. 성장한 GaN 결정은, 거의 외력을 가하는 일 없이, GaN 템플릿으로부터 분리시킬 수 있었다.
이 GaN 결정을, 실험 1 과 동일한 순서로 가공하여, 직경 5 cm (2 인치) 의 C 면 GaN 기판을 얻었다. 실험 1 의 C 면 GaN 기판과 동일하게, 이 실험 2 의 C 면 GaN 기판에 있어서도, 에칭에 의해 질소 극성면에는 다수의 콘이 조밀하게 형성된 것에 대해, 갈륨 극성면에는 콘이 전혀 관찰되지 않았다.
실험 2 의 C 면 GaN 기판의 갈륨 극성면을 형광 현미경으로 관찰하자, 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 존재하고 있었다. 패싯 성장 영역의 면적의 총합은, 갈륨 극성면의 면적의 80 ％ 를 초과하고 있었다.
270 ℃ 로 가열한 89 ％ 황산을 에천트로 사용하여 2 시간의 에칭을 실시한 후의, 실험 2 의 C 면 GaN 기판의 갈륨 극성면을 SEM 관찰하자, 100 ㎛ × 100 ㎛ 의 정방형 영역 내에 관찰되는 에치 피트의 수가 1000 개를 초과하는 부분과, 100 개 미만인 부분이 존재하고 있었다. 전자의 부분, 즉 전위 밀도가 1 × 107 cm-2 를 초과하고 있는 부분에 있어서, 나선 전위의 밀도를 조사한 결과, 최대라도 1.4 × 105 cm-2 였다.
4. 3. 실험 3
실험 1 에서 사용한 것과 동일한 GaN 템플릿을 준비하고, 실험 1 과 동일한 순서로, 그 GaN 템플릿의 GaN 막 상에 선택 성장 마스크를 형성했다. 단, 선택 성장 마스크의 제 1 패턴과 제 2 패턴을 다음과 같이 변경했다.
제 1 패턴은, 최대폭 23 ㎛ 의 정육각형 도트가 정방 격자 배치된 패턴으로 했다. 최근접 격자 위치간의 거리, 즉, 단위 격자인 정방형의 한 변의 길이는 200 ㎛ 로 했다. 따라서, 도트 마스크의 수 밀도는 2496 cm-2 이며, 선택 성장 마스크에서 차지하는 도트 마스크의 면적비는 0.9 ％ 였다.
제 2 패턴은, 실험 2 와 동일하게, 라인폭 3 ㎛, 개구율 39 ％ 의 삼각 격자 네트 패턴으로 했다.
이어서, GaN 막 상에 선택 성장 마스크를 형성한 GaN 템플릿 위에, HVPE 법으로 GaN 결정을 성장시켰다. 실험 1 과 동일한 성장 장치를 사용하고, 성장 조건도 실험 1 과 동일하게 했다.
GaN 결정의 성장 완료 후, 리엑터 온도를 실온까지 내려, 성장한 GaN 결정을 추출했다. 성장한 GaN 결정은, 거의 외력을 가하는 일 없이, GaN 템플릿으로부터 분리시킬 수 있었다.
이 GaN 결정을, 실험 1 과 동일한 순서로 가공하여, 직경 5 cm (2 인치) 의 C 면 GaN 기판을 얻었다.
실험 1 의 C 면 GaN 기판과 동일하게, 이 실험 3 의 C 면 GaN 기판에 있어서도, 에칭에 의해 질소 극성면에는 다수의 콘이 조밀하게 형성된 것에 대해, 갈륨 극성면에는 콘이 전혀 관찰되지 않았다.
실험 3 의 C 면 GaN 기판의 갈륨 극성면을 형광 현미경으로 관찰하자, 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 존재하고 있었다. 패싯 성장 영역의 면적의 총합은, 갈륨 극성면의 면적의 80 ％ 를 초과하고 있었다.
270 ℃ 로 가열한 89 ％ 황산을 에천트로 사용하여 2 시간의 에칭을 실시한 후의, 실험 3 의 C 면 GaN 기판의 갈륨 극성면을 SEM 관찰하자, 100 ㎛ × 100 ㎛ 의 정방형 영역 내에 관찰되는 에치 피트의 수가 1000 개를 초과하는 부분과, 100 개 미만인 부분이 존재하고 있었다. 전자의 부분, 즉 전위 밀도가 1 × 107 cm-2 를 초과하고 있는 부분에 있어서, 나선 전위의 밀도를 조사한 결과, 최대라도 2 × 105 cm-2 였다.
4. 4. 실험 4
실험 1 에서 사용한 것과 동일한 GaN 템플릿을 준비하고, 실험 1 과 동일한 순서로, 그 GaN 템플릿의 GaN 막 상에 선택 성장 마스크를 형성했다. 단, 선택 성장 마스크의 제 1 패턴과 제 2 패턴을 다음과 같이 변경했다.
제 1 패턴은, 최대폭 35 ㎛ 의 정육각형 도트가 정방 격자 배치된 패턴으로 했다. 최근접 격자 위치간의 거리, 즉, 단위 격자인 정방형의 한 변의 길이는 200 ㎛ 로 했다. 따라서, 도트 마스크의 수 밀도는 2496 cm-2 이며, 선택 성장 마스크에서 차지하는 도트 마스크의 면적비는 1.9 ％ 였다.
제 2 패턴은, 실험 2 와 동일하게, 라인폭 3 ㎛, 개구율 39 ％ 의 삼각 격자 네트 패턴으로 했다.
이어서, GaN 막 상에 선택 성장 마스크를 형성한 GaN 템플릿 위에, HVPE 법으로 GaN 결정을 성장시켰다. 실험 1 과 동일한 성장 장치를 사용하고, 성장 조건도 실험 1 과 동일하게 했다.
GaN 결정의 성장 완료 후, 리엑터 온도를 실온까지 내려, 성장한 GaN 결정을 추출했다. 성장한 GaN 결정은, 거의 외력을 가하는 일 없이, GaN 템플릿으로부터 분리시킬 수 있었다.
이 GaN 결정을, 실험 1 과 동일한 순서로 가공하여, 직경 5 cm (2 인치) 의 C 면 GaN 기판을 얻었다.
실험 1 의 C 면 GaN 기판과 동일하게, 이 실험 4 의 C 면 GaN 기판에 있어서도, 에칭에 의해 질소 극성면에는 다수의 콘이 조밀하게 형성된 것에 대해, 갈륨 극성면에는 콘이 전혀 관찰되지 않았다.
실험 4 의 C 면 GaN 기판의 갈륨 극성면을 형광 현미경으로 관찰하자, 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 존재하고 있었다. 패싯 성장 영역의 면적의 총합은, 갈륨 극성면의 면적의 80 ％ 를 초과하고 있었다.
270 ℃ 로 가열한 89 ％ 황산을 에천트로 사용하여 2 시간의 에칭을 실시한 후의, 실험 4 의 C 면 GaN 기판의 갈륨 극성면을 SEM 관찰하자, 100 ㎛ × 100 ㎛ 의 정방형 영역 내에 관찰되는 에치 피트의 수가 1000 개를 초과하는 부분과, 100 개 미만인 부분이 존재하고 있었다. 전자의 부분, 즉 전위 밀도가 1 × 107 cm-2 를 초과하고 있는 부분에 있어서, 나선 전위의 밀도를 조사한 결과, 최대라도 4 × 105 cm-2 였다.
4. 5. 실험 5
실험 1 에서 사용한 것과 동일한 GaN 템플릿을 준비하고, 실험 1 과 동일한 순서로, 그 GaN 템플릿의 GaN 막 상에 선택 성장 마스크를 형성했다. 단, 선택 성장 마스크의 제 1 패턴과 제 2 패턴을 다음과 같이 변경했다.
제 1 패턴은, 최대폭 81 ㎛ 의 정육각형 도트가 정방 격자 배치된 패턴으로 했다. 최근접 격자 위치간의 거리, 즉, 단위 격자인 정방형의 한 변의 길이는 400 ㎛ 로 했다. 따라서, 도트 마스크의 수 밀도는 624 cm-2 이며, 선택 성장 마스크에서 차지하는 도트 마스크의 면적비는 2.6 ％ 였다.
제 2 패턴은, 라인폭 2.5 ㎛, 개구율 34 ％ 의 삼각 격자 네트 패턴으로 했다.
이어서, GaN 막 상에 선택 성장 마스크를 형성한 GaN 템플릿 위에, HVPE 법으로 GaN 결정을 성장시켰다. 실험 1 과 동일한 성장 장치를 사용하고, 성장 조건도 실험 1 과 동일하게 했다.
GaN 결정의 성장 완료 후, 리엑터 온도를 실온까지 내려, 성장한 GaN 결정을 추출했다. 성장한 GaN 결정은, 거의 외력을 가하는 일 없이, GaN 템플릿으로부터 분리시킬 수 있었다.
이 GaN 결정을, 실험 1 과 동일한 순서로 가공하여, 직경 5 cm (2 인치) 의 C 면 GaN 기판을 얻었다.
실험 1 의 C 면 GaN 기판과 동일하게, 이 실험 5 의 C 면 GaN 기판에 있어서도, 에칭에 의해 질소 극성면에는 다수의 콘이 조밀하게 형성된 것에 대해, 갈륨 극성면에는 콘이 전혀 관찰되지 않았다.
실험 5 의 C 면 GaN 기판의 갈륨 극성면을 형광 현미경으로 관찰하자, 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 존재하고 있었다. 패싯 성장 영역의 면적의 총합은, 갈륨 극성면의 면적의 80 ％ 를 초과하고 있었다.
270 ℃ 로 가열한 89 ％ 황산을 에천트로 사용하여 2 시간의 에칭을 실시한 후의, 실험 5 의 C 면 GaN 기판의 갈륨 극성면을 SEM 관찰하자, 100 ㎛ × 100 ㎛ 의 정방형 영역 내에 관찰되는 에치 피트의 수가 1000 개를 초과하는 부분과, 100 개 미만인 부분이 존재하고 있었다. 전자의 부분, 즉 전위 밀도가 1 × 107 cm-2 를 초과하고 있는 부분에 있어서, 나선 전위의 밀도를 조사한 결과, 최대라도 3 × 105 cm-2 였다.
4. 6. 실험 6
실험 1 에서 사용한 것과 동일한 GaN 템플릿을 준비하고, 실험 1 과 동일한 순서로, 그 GaN 템플릿의 GaN 막 상에 선택 성장 마스크를 형성했다. 단, 선택 성장 마스크의 제 2 패턴을 생략했다.
제 1 패턴은 실험 1 과 동일하게, 최대폭 115 ㎛ 의 정육각형 도트가 정방 격자 배치된 패턴으로 하고, 최근접 격자 위치간의 거리, 즉, 단위 격자인 정방형의 한 변의 길이는 800 ㎛ 로 했다.
제 2 패턴을 생략했으므로, 선택 성장 마스크는, 정방 격자 배치된 도트 마스크만을 포함하는 패턴이 되었다.
이어서, GaN 막 상에 선택 성장 마스크를 형성한 GaN 템플릿 위에, HVPE 법으로 GaN 결정을 성장시켰다. 실험 1 과 동일한 성장 장치를 사용하고, 성장 조건도 실험 1 과 동일하게 했다.
성장시킨 GaN 결정을, 실험 1 과 동일한 순서로 가공하여, 직경 5 cm (2 인치) 의 C 면 GaN 기판을 얻었다.
실험 1 의 C 면 GaN 기판과 동일하게, 이 실험 6 의 C 면 GaN 기판에 있어서도, 에칭에 의해 질소 극성면에는 다수의 콘이 조밀하게 형성된 것에 대해, 갈륨 극성면에는 콘이 전혀 관찰되지 않았다.
실험 6 의 C 면 GaN 기판의 갈륨 극성면을 형광 현미경으로 관찰하자, 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 존재하고 있었다. 패싯 성장 영역의 면적의 총합은, 갈륨 극성면의 면적의 80 ％ 를 초과하고 있었다.
270 ℃ 로 가열한 89 ％ 황산을 에천트로 사용하여 2 시간의 에칭을 실시한 후의, 실험 6 의 C 면 GaN 기판의 갈륨 극성면을 SEM 관찰하자, 나선 전위의 밀도가 2.8 × 106 cm-2 에 도달하고 있는 지점이 발견되었다.
4. 7. 실험 7
실험 1 에서 사용한 것과 동일한 GaN 템플릿을 준비하고, 실험 1 과 동일한 순서로, 그 GaN 템플릿의 GaN 막 상에 선택 성장 마스크를 형성했다. 단, 선택 성장 마스크의 제 2 패턴을, 라인폭 2 ㎛, 개구율 71 ％ 의 삼각 격자 네트 패턴으로 변경했다.
이어서, GaN 막 상에 선택 성장 마스크를 형성한 GaN 템플릿 위에, HVPE 법으로 GaN 결정을 성장시켰다. 실험 1 과 동일한 성장 장치를 사용하고, 성장 조건도 실험 1 과 동일하게 했다.
GaN 결정의 성장 완료 후, 리엑터 온도를 실온까지 내려, 성장한 GaN 결정을 추출했다. 시드는 뿔뿔이 흩어져 균열되어 있고, 성장한 GaN 결정에 고착되어 있었으므로, 강하게 힘을 가하여 떼어낼 필요가 있었다.
시드의 파편을 떼어낸 후의 GaN 결정을, 실험 1 과 동일한 순서로 가공하여, 직경 5 cm (2 인치) 의 C 면 GaN 기판을 얻었다. 실험 1 의 C 면 GaN 기판과 동일하게, 이 실험 7 의 C 면 GaN 기판에 있어서도, 에칭에 의해 질소 극성면에는 다수의 콘이 조밀하게 형성된 것에 대해, 갈륨 극성면에는 콘이 전혀 관찰되지 않았다.
실험 7 의 C 면 GaN 기판의 갈륨 극성면을 형광 현미경으로 관찰하자, 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 존재하고 있었다. 패싯 성장 영역의 면적의 총합은, 갈륨 극성면의 면적의 80 ％ 를 초과하고 있었다.
270 ℃ 로 가열한 89 ％ 황산을 에천트로 사용하여 2 시간의 에칭을 실시한 후의, 실험 7 의 C 면 GaN 기판의 갈륨 극성면을 SEM 관찰하자, 나선 전위의 밀도가 2 × 106 cm-2 에 도달하고 있는 지점이 발견되었다.
이상, 본 발명을 구체적인 실시 형태에 입각해서 설명했지만, 각 실시 형태는 예로서 제시된 것이며, 본 발명의 범위를 한정하는 것은 아니다. 본 명세서에 기재된 각 실시 형태는, 발명의 취지를 일탈하지 않는 범위 내에서, 여러 가지로 변형할 수 있고, 또한, 실시 가능한 범위 내에서, 다른 실시 형태에 의해 설명된 특징과 조합할 수 있다.
10 : GaN 기판
11 : 갈륨 극성면
12 : 질소 극성면
13 : 측면

Claims (18)

  1. 각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 갈륨 극성면에 관찰되고, 그 갈륨 극성면 상의 임의의 장소에 있어서의 나선 전위의 밀도가 1 × 106 cm-2 미만이며, 또한, 반전 도메인을 갖지 않는, C 면 GaN 기판.
  2. 제 1 항에 있어서,
    상기 갈륨 극성면 상의 임의의 장소에 있어서의 나선 전위의 밀도가 8 × 105 cm-2 미만인, C 면 GaN 기판.
  3. 제 1 항에 있어서,
    전위 밀도가 1 × 107 cm-2 를 초과하는 고전위 밀도부와, 전위 밀도가 1 × 106 cm-2 미만의 저전위 밀도부가, 상기 갈륨 극성면에 관찰되는, C 면 GaN 기판.
  4. 제 3 항에 있어서,
    상기 갈륨 극성면 전체를, 1 구획이 가로 세로 100 ㎛ 의 정방형이 되도록 구분했을 때, 전체 구획의 1 ％ 이상에 있어서 전위 밀도가 1 × 105 cm-2 미만인, C 면 GaN 기판.
  5. 제 1 항에 있어서,
    산소 도프되어 있는, C 면 GaN 기판.
  6. 제 1 항에 있어서,
    규소 및 게르마늄 중 어느 일방 또는 양방으로 도프되어 있는, C 면 GaN 기판.
  7. 제 1 항에 있어서,
    표면에 도트 마스크가 배치된 시드를 사용하여 성장된 GaN 결정을 포함하는, C 면 GaN 기판.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 C 면 GaN 기판을 준비하는 스텝과, 그 준비한 C 면 GaN 기판 상에 적어도 하나의 질화물 반도체층을 에피택셜 성장시키는 스텝을 포함하는, 질화물 반도체 디바이스의 제조 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 기재된 C 면 GaN 기판과, 그 C 면 GaN 기판 상에 배치된 적어도 하나의 질화물 반도체층을 갖는 에피텍셜 웨이퍼.
  10. 갈륨 극성면을 갖는 C 면 GaN 기판으로서,
    각각이 폐환 형상을 갖는 복수의 패싯 성장 영역이 갈륨 극성면에 관찰되는 것,
    갈륨 극성면 상에, 한 눈금이 2 cm × 2 cm 의 정방형인 가상적인 그리드를 그렸을 때, 그 그리드의 각 눈금에 적어도 하나, 1 cm × 1 cm 의 정방형 영역으로서 당해 영역 내의 임의의 장소에 있어서의 나선 전위의 밀도가 1 × 106 cm-2 미만인 정방형 영역이 존재하는 것, 및,
    반전 도메인을 갖지 않는 것을 특징으로 하는, C 면 GaN 기판.
  11. 제 10 항에 있어서,
    상기 그리드의 각 눈금에 적어도 하나, 1 cm × 1 cm 의 정방형 영역으로서 당해 영역 내의 임의의 장소에 있어서의 나선 전위의 밀도가 8 × 105 cm-2 미만인 정방형 영역이 존재하는, C 면 GaN 기판.
  12. 제 10 항에 있어서,
    전위 밀도가 1 × 107 cm-2 를 초과하는 고전위 밀도부와, 전위 밀도가 1 × 106 cm-2 미만의 저전위 밀도부가, 갈륨 극성면에 관찰되는, C 면 GaN 기판.
  13. 제 12 항에 있어서,
    갈륨 극성면 전체를 1 구획이 가로 세로 100 ㎛ 의 정방형이 되도록 구분했을 때, 전체 구획의 1 ％ 이상에 있어서 전위 밀도가 1 × 105 cm-2 미만인, C 면 GaN 기판.
  14. 제 10 항에 있어서,
    산소 도프되어 있는, C 면 GaN 기판.
  15. 제 10 항에 있어서,
    규소 및 게르마늄 중 어느 일방 또는 양방으로 도프되어 있는, C 면 GaN 기판.
  16. 제 10 항에 있어서,
    표면에 도트 마스크가 배치된 시드를 사용하여 성장된 GaN 결정을 포함하는, C 면 GaN 기판.
  17. 제 10 항 내지 제 16 항 중 어느 한 항에 기재된 C 면 GaN 기판을 준비하는 스텝과, 그 준비한 C 면 GaN 기판 상에 적어도 하나의 질화물 반도체층을 에피택셜 성장시키는 스텝을 포함하는, 질화물 반도체 디바이스의 제조 방법.
  18. 제 10 항 내지 제 16 항 중 어느 한 항에 기재된 C 면 GaN 기판과, 그 C 면 GaN 기판 상에 배치된 적어도 하나의 질화물 반도체층을 갖는 에피텍셜 웨이퍼.
KR1020177023149A 2015-02-23 2016-02-17 C 면 GaN 기판 KR102467949B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015032949 2015-02-23
JPJP-P-2015-032949 2015-02-23
PCT/JP2016/054539 WO2016136547A1 (ja) 2015-02-23 2016-02-17 Ｃ面ＧａＮ基板

Publications (2)

Publication Number Publication Date
KR20170118089A KR20170118089A (ko) 2017-10-24
KR102467949B1 true KR102467949B1 (ko) 2022-11-16

Family

ID=56788509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177023149A KR102467949B1 (ko) 2015-02-23 2016-02-17 C 면 GaN 기판

Country Status (4)

Country Link
US (1) US10224201B2 (ko)
JP (1) JP6569727B2 (ko)
KR (1) KR102467949B1 (ko)
WO (1) WO2016136547A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102318109B1 (ko) * 2017-08-23 2021-10-28 주식회사 히타치하이테크 화상 처리 장치, 방법, 및 하전 입자 현미경
CN111066158B (zh) * 2017-09-07 2022-05-03 苏州晶湛半导体有限公司 发光器件表面粗化的方法与发光器件
JP6998798B2 (ja) * 2018-03-02 2022-01-18 株式会社サイオクス ＧａＮ積層体およびその製造方法
CN109447263B (zh) * 2018-11-07 2021-07-30 任元 一种基于生成对抗网络的航天异常事件检测方法
FR3091020B1 (fr) * 2018-12-21 2023-02-10 Saint Gobain Lumilog SUBSTRAT SEMI-CONDUCTEUR CO-DOPE n
US11728173B2 (en) * 2020-09-30 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Masking layer with post treatment
WO2023076607A1 (en) * 2021-10-29 2023-05-04 The Regents Of The University Of California Light emitting diodes containing epitaxial light control features

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522890A (ja) 2002-04-15 2005-07-28 ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア 非極性窒化ガリウム薄膜における転移の低減
JP2005534182A (ja) 2002-07-24 2005-11-10 リュミログ 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス
JP2006066496A (ja) 2004-08-25 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法並びに窒化ガリウム基板
JP2009132575A (ja) 2007-11-30 2009-06-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
JP2010070430A (ja) 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd 導電性窒化物半導体基板並びにその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3826825B2 (ja) * 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
US8633093B2 (en) * 2001-04-12 2014-01-21 Sumitomo Electric Industries Ltd. Oxygen doping method to gallium nitride single crystal substrate
JP4592388B2 (ja) * 2004-11-04 2010-12-01 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
JP5024722B2 (ja) * 2005-06-06 2012-09-12 住友電気工業株式会社 窒化物半導体基板とその製造方法
KR20060127743A (ko) * 2005-06-06 2006-12-13 스미토모덴키고교가부시키가이샤 질화물 반도체 기판과 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522890A (ja) 2002-04-15 2005-07-28 ザ リージェント オブ ザ ユニバーシティ オブ カリフォルニア 非極性窒化ガリウム薄膜における転移の低減
JP2005534182A (ja) 2002-07-24 2005-11-10 リュミログ 気相エピタキシにより低い欠陥密度を有する窒化ガリウム膜を作成するプロセス
JP2006066496A (ja) 2004-08-25 2006-03-09 Sumitomo Electric Ind Ltd 窒化ガリウムの結晶成長方法および窒化ガリウム基板の製造方法並びに窒化ガリウム基板
JP2009132575A (ja) 2007-11-30 2009-06-18 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
JP2010070430A (ja) 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd 導電性窒化物半導体基板並びにその製造方法

Also Published As

Publication number Publication date
WO2016136547A1 (ja) 2016-09-01
JP6569727B2 (ja) 2019-09-04
US20170338112A1 (en) 2017-11-23
US10224201B2 (en) 2019-03-05
KR20170118089A (ko) 2017-10-24
JPWO2016136547A1 (ja) 2017-12-07

Similar Documents

Publication Publication Date Title
KR102467949B1 (ko) C 면 GaN 기판
US10301745B2 (en) Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
US8936682B2 (en) Method of manufacturing homogeneous silicon carbide single crystal with low potential of generating defects
JP5218047B2 (ja) 窒化ガリウム結晶を作製する方法および窒化ガリウムウエハ
JP4691911B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
KR20100017798A (ko) Ｉｉｉ 족 질화물 반도체 결정의 제조 방법, ｉｉｉ 족 질화물 반도체 기판 및 반도체 발광 디바이스
US9966249B2 (en) Silicon carbide semiconductor substrate and method for manufacturing same
US10177217B2 (en) C-plane GaN substrate
US10100434B2 (en) Nitride semiconductor single crystal substrate manufacturing method
JP6120742B2 (ja) 単結晶インゴットの製造方法、単結晶基板の製造方法、および半導体装置の製造方法
JP2007084435A (ja) 単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
KR20160130763A (ko) 반도체 에피택셜 웨이퍼의 제조방법 및 반도체 에피택셜 웨이퍼
JP2010076967A (ja) 炭化ケイ素基板の製造方法および炭化ケイ素基板
WO2013058352A1 (ja) Ｉｉｉ族窒化物半導体結晶
JP2011157231A (ja) 窒化物半導体単結晶及び窒化物半導体基板の製造方法
JP5120285B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法
JP2013203653A (ja) Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶およびｉｉｉ族窒化物結晶基板
US20180358221A1 (en) Reduction of wafer bow during growth of epitaxial films
JP6405767B2 (ja) 窒化ガリウム基板
CN110709963B (zh) SiC外延晶片及其制造方法
JP2021008399A (ja) ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP5929434B2 (ja) ＡｌＮ系膜の製造方法およびそれに用いられる複合基板
JP2016074553A (ja) Ｉｉｉ族窒化物半導体単結晶基板の製造方法
JP2022050535A (ja) ＧａＮ単結晶およびＧａＮ単結晶製造方法
JP2021031329A (ja) ｃ面ＧａＮ基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant