JP2011233885A - 単結晶を加工することによって多数の半導体ウェハを製造する方法 - Google Patents

単結晶を加工することによって多数の半導体ウェハを製造する方法 Download PDF

Info

Publication number
JP2011233885A
JP2011233885A JP2011092990A JP2011092990A JP2011233885A JP 2011233885 A JP2011233885 A JP 2011233885A JP 2011092990 A JP2011092990 A JP 2011092990A JP 2011092990 A JP2011092990 A JP 2011092990A JP 2011233885 A JP2011233885 A JP 2011233885A
Authority
JP
Japan
Prior art keywords
block
crystal
single crystal
semiconductor wafer
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011092990A
Other languages
English (en)
Other versions
JP5309178B2 (ja
Inventor
Elcrg Hans
ハンス・エルクルグ
Schuster Josef
ヨーゼフ・シュスター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2011233885A publication Critical patent/JP2011233885A/ja
Application granted granted Critical
Publication of JP5309178B2 publication Critical patent/JP5309178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06Joining of crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】単結晶を加工することによって多数の半導体ウェハを製造する方法を提供することである。
【解決手段】この発明は、単結晶を加工することによって多数の半導体ウェハを製造する方法であって、上記単結晶の長手方向中心軸は、上記半導体ウェハの結晶格子の要求方位からずれた方位を有する、方法に関する。上記方法は、上記半導体ウェハの上記結晶格子の上記要求方位を示す結晶軸に垂直な切断面に沿って、成長した状態のままで存在する単結晶から少なくとも1つのブロックをスライスするステップと、上記結晶軸を中心にして上記ブロックの側面を研削するステップと、上記結晶軸に垂直な切断面に沿って、研削されたブロックから多数の半導体ウェハをスライスするステップとを備える。
【選択図】図2

Description

発明の詳細な説明
この発明は、単結晶を加工することによって多数の半導体ウェハを製造する方法であって、単結晶の長手方向中心軸が半導体ウェハの結晶格子の要求方位からずれた方位を有する、方法に関する。
単結晶半導体ウェハは、通常、誘導溶融された半導体材料、または、るつぼ内で回転する種晶上に徐々に結晶化した半導体材料によって得られる単結晶から切断される。そのプロセスにおいて、幾何学的軸として長手方向中心軸を有する実質的に円形のインゴットが形成される。その後、インゴットを再加工して1つ以上の円柱状のブロックを形成し、ある特定の結晶方位を有する半導体ウェハをこれらのブロックからスライスする。再加工は、一般に、単結晶の長手方向中心軸に垂直な切断面に沿って単結晶からブロックをスライスすることと、長手方向中心軸を中心にしてブロックを円柱状に研削して、円柱形状を有するブロックを形成することとを備える。
半導体ウェハをスライスするために通常はワイヤソーが用いられる。原理上は内径鋸も好適であるが、その処理量はより低い。ワイヤソーは、平行なワイヤによって形成されたワイヤウェブを有する。鋸引き動作の過程で、ワイヤがブロックを貫通し、その結果、ブロックを貫通するワイヤ同士の間の間隙の数に対応するいくつかの半導体ウェハが同時に形成される。処理量を最適化するために、利用可能なワイヤウェブをできる限り完全に利用すべきである。したがって、2つ以上のブロックを縦に並べて、同時に鋸で引くことが多い。
半導体ウェハの顧客は、結晶格子のある特定の方位を要求する。半導体ウェハの表側の面の法線は、結晶格子の特定の方位を示すベクトルに平行であるよう意図されており、以下ではこれを結晶格子の要求方位と呼ぶ。
ブロックの長手方向中心軸が結晶格子の要求方位を示す場合、半導体ウェハをスライスするプロセスで、ブロックを通る切断面がブロックの長手方向中心軸に垂直に配置されると、結晶格子の要求方位を有する半導体ウェハが形成される。
しかしながら、単結晶が誤方位を有する状態で製造される理由がある。単結晶の長手方向中心軸が半導体ウェハの結晶格子の要求方位を示すのではなく、むしろこの方位を示す結晶軸と角度θをなす場合に、単結晶の誤方位が存在することになる。それは、たとえば種晶が既に誤った方位を向いている場合または単結晶を引上げるプロセス中に誤方位が生じる場合には意図せずに起こり得て、または、たとえばシリコンからなる(110)方位の半導体ウェハを製造するために実際にしばしば行なわれていることであるが、転位をよりよく排除できるように誤方位を生じさせる場合には意図的に起こり得る。
本発明は、誤った方位を向いた単結晶を加工することによって結晶格子の要求方位を有する半導体ウェハを製造することに関係している。
JP2000323443 A2に記載された方法によれば、まず、ブロックが単結晶からスライスされ、切断面は単結晶の長手方向中心軸に垂直に配置される。続いて、半導体ウェハの結晶格子の要求方位を示す結晶軸を中心にしてブロックの周方向面を研削する。研削されたブロックは斜円柱形状を有し、その端面は上記結晶軸に垂直ではない。この方法の利点は、ブロックから半導体ウェハをスライスするプロセス中に切断面が半導体ウェハの結晶格子の要求方位を示す軸に垂直に向けられると、正しい方位を向いた円形の半導体ウェハが形成されることである。この手順の1つの不利な点は、楔形の断面を有する生成物がブロックの端部側に形成され、この生成物が無駄となってこの方法の歩留を低下させることである。
EP 1 498 516 A1に記載された方法によれば、まず、ブロックが単結晶からスライスされ、切断面は単結晶の長手方向中心軸に垂直に配置される。続いて、長手方向中心軸を中心にしてブロックを研削し、上記ブロックは円柱形状を得る。研削されたブロックの端面は、その長手方向中心軸に垂直である。半導体ウェハをスライスするプロセス中、研削されたブロックは、切断面が半導体ウェハの結晶格子の要求方位を示す結晶軸に垂直であるように向けられる。この方法の1つの不利な点は、楔形の断面を有する生成物がブロックの端部側に形成され、この生成物が無駄となってこの方法の歩留を低下させることである。さらなる不利な点は、ワイヤソーにおいてブロックの方位付けを行なわなければならないことである。1回の切断で複数の短いブロックを切断することは不可能であり、ワイヤソーにおけるブロックの方位付けは複雑であり、欠陥の影響を受けやすい。切断面の位置により、スライスされた半導体ウェハが円形ではなくむしろ楕円形形状を有することも不利である。
JP2000323443 A2 EP 1 498 516 A1
本発明の目的は、上述の不利な点を持たない方法を提供することである。
この目的は、単結晶を加工することによって多数の半導体ウェハを製造する方法であって、上記単結晶の長手方向中心軸は、上記半導体ウェハの結晶格子の要求方位からずれた方位を有し、上記方法は、
上記半導体ウェハの上記結晶格子の上記要求方位を示す結晶軸に垂直な切断面に沿って、成長した状態のままで存在する単結晶から少なくとも1つのブロックをスライスするステップと、
上記結晶軸を中心にして上記ブロックの側面を研削するステップと、
上記結晶軸に垂直な切断面に沿って、研削されたブロックから多数の半導体ウェハをスライスするステップとを備える、方法によって達成される。
この方法を適用すると、楔形の断面を有する生成物により生じる歩留のロスなしに、研削されたブロックを切断して結晶格子の要求方位を有する半導体ウェハにすることができる。さらに、利用可能なワイヤウェブをほぼ完全に利用して、短い間隔でまたは互いに接触する態様で縦に並べられた2つ以上のブロックを同時に切り離して半導体ウェハにすることができる。それに伴う経済的利点は、直径が比較的大きな比較的短いブロックを切断して半導体ウェハにしなければならない場合に特に高い。したがって、公称直径が300mmまたは450mmである、シリコンからなる半導体ウェハを製造するためにこの方法を適用することが好ましく、この場合、好ましくは、半導体ウェハが同時にブロックからスライスされるように2つ以上の研削されたブロックが縦に並べられる。
この方法の出発物は、成長した状態のままで(「成長したままの状態で」)存在しかつ導入部で定義した意味で誤方位を有する単結晶であり、好ましくは、シリコンからなる対応する単結晶である。長手方向中心軸と半導体ウェハの結晶格子の要求方位を示す結晶軸との間の角度θによって表わされる誤方位は、好ましくは0°以上2°以下であり、特に好ましくは1°以下である。
この方法の最終生成物は、結晶格子の要求方位を有する半導体ウェハである。結晶格子の要求方位は所望のとおりの方位である。結晶格子の要求方位は、たとえば<100>または<110>または<111>方位の軸によって示すことができ、または、方位が角度αだけこのような軸からずれており、半導体ウェハの面上への投影がその面の平面における基準方向と角度βをなす軸によって示すことができる。最後に記載したタイプの半導体ウェハの代表例は、(110)方位から僅かにずれた面を有する、シリコンからなる半導体ウェハである。DE 10 2008 026 784 A1は、このような半導体ウェハの製造を備える方法について記載している。
この方法の開始時に、少なくとも1つのブロックが単結晶からスライスされる。この過程で、第1および第2の円錐形セクションも単結晶の始まり部分および終わり部分からそれぞれ除去される。好ましい切り離しツールは帯鋸である。切断面は、半導体ウェハの結晶格子の要求方位を示す結晶軸に垂直であるように選択される。結果として生じるブロックは、単結晶の誤方位により、およそ斜円柱形状を有する。平行な切断面に沿ってこのようなブロックのうちの2つ以上のブロックを単結晶からスライスすることが好ましい。
単結晶の長手方向中心軸に対する半導体ウェハの結晶格子の要求方位を示す結晶軸の位置は、たとえばX線回折によって決定できる。しかしながら、X線照射を用いることなく管理する方法が好ましい。このような方法は、たとえばDE 195 26 711 A1に記載されている。この方法は、既知の方位を基準面として有する、単結晶上で目に見える面を用いる。このような面はたとえば(111)面であり、この(111)面は、<100>方位または単結晶の第1の円錐形セクションの肩部領域においてそこから僅かにずれた方位を有する、シリコンからなる単結晶の場合には、目に見える。半導体ウェハの結晶格子の要求方位を示す結晶軸の位置は、既知の方位を基準面として有する面の助けを借りて光学的に決定される。便宜上、レーザビームがこれらの面上に向けられ、好適に配置されたミラーによって反射されたビームは、結晶軸の位置を決定するために評価される。
次いで、このようにして得られた情報は、少なくとも1つのブロックをスライスするプロセス中に、帯鋸によって形成された切れ目が、決定された結晶軸に垂直な切断面に生じるように単結晶を方位付けるために用いられる。
この方法の1つの好ましい実施例によれば、このようにして得られた情報はさらに、記載の態様で単結晶を方位付けるため、および、半導体ウェハの次の面の平面において基準方向に印を付けるために用いることができる。それは、たとえば基準方向に印を付ける切欠を単結晶の周方向面に研削することによって、または、このような切欠を後の時点で研削できるように印を適合させることによって、なされることができる。
その後、単結晶からスライスされたブロックの側面は、上記ブロックが円柱形状を得るように、決定された結晶軸を中心にして研削される。半導体ウェハの結晶格子の要求方位を示す結晶軸は、円柱の長手方向中心軸に平行である。円柱の直径は好ましくは、製造すべき半導体ウェハの公称直径よりも多少大きい。これは、公称直径に届かないということなくその端縁を引き続き研削および研磨できるようにするためである。
ブロックの側面を研削するプロセスの後、半導体ウェハは、正確には半導体ウェハの結晶格子の要求方位を示す結晶軸に垂直な切断面に沿って、研削されたブロックからスライスされる。研削されたブロックの端面は、設けられた切断面に平行な基準面を形成する。したがって、半導体ウェハをスライスするために研削されたブロックを正しい方位に向けることが比較的簡単である。切り離しツール、たとえばワイヤソーのワイヤウェブのワイヤおよび研削されたブロックの端面が確実に平行な態様で方位付けられるように、または、ワイヤが確実に円柱の側面に垂直になるように注意が必要であるに過ぎない。
処理量を最適化するために、ワイヤソーの助けを借りて半導体ウェハをスライスし、そのプロセスにおいてワイヤウェブのワイヤをできる限りすべて用いることが好ましい。したがって、利用可能なワイヤウェブができる限り完全に利用されるように、適宜、2つ以上のブロックが短い間隔で縦に並べられるか、または好ましくは、この配置で接着接合される。さらにまたは代替例として、2つ以上のブロックを横付けに並べることもでき、これらのブロックから同時に半導体ウェハをスライスすることができる。
図面を参照して、一例に基づいて、この発明についてより詳細に以下で説明する。
従来の態様での加工前の、成長した状態のままで存在する単結晶(「インゴット」)を示す。 この発明に係る態様での加工前の、成長した状態のままで存在する単結晶(「インゴット」)を示す。 図1に係る単結晶から従来の態様でスライスされたブロックを示す。 長手方向中心軸を中心にして側面を研削した後の、図3に係るブロックを示す。 半導体ウェハの結晶格子の所望の方位を示す結晶軸を中心にして側面を研削した後の、図3に係るブロックを示す。 この発明に係る方法を適用した後、図2に係る単結晶からスライスされたブロックを示す。 半導体ウェハの結晶格子の所望の方位を示す結晶軸を中心にして側面を研削した後の、図6に係るブロックを示す。 図4に係る研削されたブロックからスライスされた半導体ウェハの結晶格子の方位を示す。 半導体ウェハの結晶格子の要求方位を示す結晶軸、および、図5に係る研削されたブロックから従来の態様で半導体ウェハをスライスするプロセス中の切断面の相対的位置を示す。 半導体ウェハの結晶格子の所望の方位を示す結晶軸、および、この発明に係る方法を適用して図7に係る研削されたブロックから半導体ウェハをスライスするプロセス中の切断面の相対的位置を示す。
図1および図2に示される単結晶は、<100>方向に向けられた長手方向中心軸Mを有する、シリコンからなる単結晶を利用した例では、成長した状態のままで、単結晶の始まり部分に円錐形セクション1を備え、単結晶の終わり部分に円錐形セクション2を備え、これらの円錐形セクションの間に実質的に均一な直径を有するセクション3を備える。肩部の領域に、すなわちセクション3に隣接した第1の円錐形セクション1のその部分の領域に、平面4が存在し、それに対する面法線は<111>方向に向いている。長手方向中心軸Mは、半導体ウェハの結晶格子の要求方位を示す結晶軸Aからずれた方位を有する。2つの軸は角度θをなす。面4は好ましくは、それに対して結晶軸Aの位置が光学的手段によって決定される基準面として用いられる。面4に対する面法線と<100>方向との間の角度は、たとえば54.73°である。
少なくとも1つのブロックが単結晶からスライスされる。
従来の態様で実施すると、ブロックは、長手方向中心軸Mに垂直な切断面SM(図1)に沿ってスライスされる。このプロセスにおいて、図3に示されるブロック5が形成される。上記ブロックの長手方向中心軸Mは、半導体ウェハの結晶格子の要求方位を示す結晶軸Aの方位からずれた方位を有する。
この発明に係る方法を適用すると、ブロックは、結晶軸Aに垂直な切断面SAに沿ってスライスされる(図2)。このプロセスにおいて、図6に示されるブロック6が形成される。
ブロックの側面は円柱状に研削される。
従来の態様で実施すると、図3のブロック5の側面は、中心軸Mを中心にしてまたは結晶軸Aを中心にして研削される。第1のケースでは、これは、円柱形状を有する図4に係る研削されたブロック7、または、斜円柱形状を有する図5に係る研削されたブロック8を生じさせる。
この発明に係る方法を適用すると、図6に示されるブロック6の側面は、結晶軸Aを中心にして研削され、その結果、研削されたブロック9は図7に示される円柱形状を得る。研削されたブロックの結晶軸Aは、その長手方向中心軸に平行である。
半導体ウェハが、記載の従来の態様で得られた研削されたブロック7から、長手方向中心軸Mに垂直な切断面SMに沿ってスライスされる場合(図4)、誤った方位を向いた半導体ウェハが形成され、そのうちの1つ12が図8に示されている。<100>方向に向いた面法線と半導体ウェハの結晶格子の要求方位を示す結晶軸Aとは角度θ′をなす。切欠10によって印が付けられた[0−11]方向は、半導体ウェハの面の平面にある基準方向を表わす。方位角φは、基準方向と半導体ウェハの面上への結晶軸Aの投影線との間の角度を表わす。
半導体ウェハは研削されたブロックからスライスされる。
半導体ウェハが、記載の従来の態様で得られた研削されたブロック8(図5)からスライスされ、図9に示されるように結晶軸Aに垂直な切断面SAにおいて切り離し切断が行なわれる場合、楔形の断面を有する生成物11がブロックの端部側に形成され、この生成物は半導体ウェハとして用いることができない。
この発明に係る方法を適用すると、図7に示される研削されたブロック9が半導体ウェハに分割される。半導体ウェハは、図10における図示に従って、結晶軸Aに垂直な切断面SAに沿って、研削されたブロック9からスライスされる。この場合、楔形の断面を有する生成物の形態の無駄は生じない。結果として生じる半導体ウェハの面の法線は結晶軸Aの方向に向き、したがって、半導体ウェハは結晶格子の要求方位を有することになる。

Claims (6)

  1. 単結晶を加工することによって多数の半導体ウェハを製造する方法であって、前記単結晶の長手方向中心軸は、前記半導体ウェハの結晶格子の要求方位からずれた方位を有し、前記方法は、
    前記半導体ウェハの前記結晶格子の前記要求方位を示す結晶軸に垂直な切断面に沿って、成長した状態のままで存在する単結晶から少なくとも1つのブロックをスライスするステップと、
    前記結晶軸を中心にして前記ブロックの側面を研削するステップと、
    前記結晶軸に垂直な切断面に沿って、研削されたブロックから多数の半導体ウェハをスライスするステップとを備える、方法。
  2. 既知の方位を基準面として有する、前記単結晶上で目に見える面を用いて、前記結晶軸の位置を決定するステップを備える、請求項1に記載の方法。
  3. 前記ブロックは、帯鋸によって前記単結晶からスライスされる、請求項1または請求項2に記載の方法。
  4. 前記半導体ウェハの平面における基準方向を表わす指標を利用して前記ブロックに印を付けるステップを備える、請求項1から3のいずれかに記載の方法。
  5. 前記半導体ウェハは、ワイヤソーによって、縦に並べられた2つ以上の研削されたブロックからスライスされる、請求項1から4のいずれかに記載の方法。
  6. 前記半導体ウェハをスライスするための前記2つ以上の研削されたブロックは、縦に並べられて、接着接合される、請求項5に記載の方法。
JP2011092990A 2010-04-28 2011-04-19 単結晶を加工することによって多数の半導体ウェハを製造する方法 Active JP5309178B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010018570.1 2010-04-28
DE102010018570.1A DE102010018570B4 (de) 2010-04-28 2010-04-28 Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben durch Bearbeiten eines Einkristalls

Publications (2)

Publication Number Publication Date
JP2011233885A true JP2011233885A (ja) 2011-11-17
JP5309178B2 JP5309178B2 (ja) 2013-10-09

Family

ID=44786310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011092990A Active JP5309178B2 (ja) 2010-04-28 2011-04-19 単結晶を加工することによって多数の半導体ウェハを製造する方法

Country Status (8)

Country Link
US (1) US8758537B2 (ja)
JP (1) JP5309178B2 (ja)
KR (1) KR101408290B1 (ja)
CN (1) CN102280380B (ja)
DE (1) DE102010018570B4 (ja)
MY (1) MY153832A (ja)
SG (1) SG195554A1 (ja)
TW (1) TWI512810B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842817B2 (en) 2012-02-27 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump stretching method and device for performing the same
US9475145B2 (en) 2012-02-27 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump joint in a device including lamellar structures

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855825A (ja) * 1994-07-26 1996-02-27 At & T Corp シリコンウェハの形成方法
JP2000026200A (ja) * 1998-06-04 2000-01-25 Wacker Siltronic G Fuer Halbleitermaterialien Ag 円柱形単結晶の製造方法及び装置、並びに半導体ウェ―ハの切断方法
JP2001205623A (ja) * 2000-01-26 2001-07-31 Inst Of Physical & Chemical Res インゴット切断装置とその方法
JP2004066734A (ja) * 2002-08-08 2004-03-04 Komatsu Ltd ワークまたはインゴットの切断装置および切断方法
JP2004512251A (ja) * 2000-10-20 2004-04-22 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 単結晶を切断するための方法および装置ならびに調節装置ならびに結晶方位を決定するためのテスト方法
JP2004262179A (ja) * 2003-03-04 2004-09-24 Sumitomo Electric Ind Ltd ワイヤソー切断方法とそのための設備
JP2004306536A (ja) * 2003-04-10 2004-11-04 Sumitomo Electric Ind Ltd ワイヤソー切断方法とそのための設備
JP2010023233A (ja) * 2008-07-15 2010-02-04 Sumitomo Metal Mining Co Ltd 単結晶材料の面方位合わせ装置および面方位合わせ方法
US20100089209A1 (en) * 2008-10-15 2010-04-15 Siltronic Ag Method for simultaneously cutting a compound rod of semiconductor material into a multiplicity of wafers
JP2011077325A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3427956B2 (ja) * 1995-04-14 2003-07-22 信越半導体株式会社 ワイヤーソー装置
JP3635870B2 (ja) * 1997-06-03 2005-04-06 信越半導体株式会社 半導体単結晶インゴットの接着方法及びスライス方法
JPH11285955A (ja) * 1998-04-01 1999-10-19 Rigaku Denki Kk 単結晶インゴット周面加工装置におけるインゴット位置決め方法
US6055293A (en) * 1998-06-30 2000-04-25 Seh America, Inc. Method for identifying desired features in a crystal
JP2000323443A (ja) 1999-05-14 2000-11-24 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP4799465B2 (ja) 2001-03-21 2011-10-26 株式会社東芝 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
JP4142332B2 (ja) 2002-04-19 2008-09-03 Sumco Techxiv株式会社 単結晶シリコンの製造方法、単結晶シリコンウェーハの製造方法、単結晶シリコン製造用種結晶、単結晶シリコンインゴットおよび単結晶シリコンウェーハ
JP4406878B2 (ja) * 2004-09-17 2010-02-03 株式会社Sumco 単結晶インゴットの当て板
JP5276851B2 (ja) * 2008-02-01 2013-08-28 東芝Itコントロールシステム株式会社 結晶方位測定装置、結晶加工装置及び結晶加工方法
JP5343400B2 (ja) 2008-05-22 2013-11-13 株式会社Sumco 半導体ウェーハの製造方法
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0855825A (ja) * 1994-07-26 1996-02-27 At & T Corp シリコンウェハの形成方法
JP2000026200A (ja) * 1998-06-04 2000-01-25 Wacker Siltronic G Fuer Halbleitermaterialien Ag 円柱形単結晶の製造方法及び装置、並びに半導体ウェ―ハの切断方法
JP2001205623A (ja) * 2000-01-26 2001-07-31 Inst Of Physical & Chemical Res インゴット切断装置とその方法
JP2004512251A (ja) * 2000-10-20 2004-04-22 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング 単結晶を切断するための方法および装置ならびに調節装置ならびに結晶方位を決定するためのテスト方法
JP2004066734A (ja) * 2002-08-08 2004-03-04 Komatsu Ltd ワークまたはインゴットの切断装置および切断方法
JP2004262179A (ja) * 2003-03-04 2004-09-24 Sumitomo Electric Ind Ltd ワイヤソー切断方法とそのための設備
JP2004306536A (ja) * 2003-04-10 2004-11-04 Sumitomo Electric Ind Ltd ワイヤソー切断方法とそのための設備
JP2010023233A (ja) * 2008-07-15 2010-02-04 Sumitomo Metal Mining Co Ltd 単結晶材料の面方位合わせ装置および面方位合わせ方法
US20100089209A1 (en) * 2008-10-15 2010-04-15 Siltronic Ag Method for simultaneously cutting a compound rod of semiconductor material into a multiplicity of wafers
JP2010098307A (ja) * 2008-10-15 2010-04-30 Siltronic Ag 半導体材料の複合ロッドを複数のウェハに同時に切断する方法
JP2011077325A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Iii族窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
SG195554A1 (en) 2013-12-30
KR20110120252A (ko) 2011-11-03
TW201137963A (en) 2011-11-01
DE102010018570B4 (de) 2017-06-08
JP5309178B2 (ja) 2013-10-09
US20110265940A1 (en) 2011-11-03
CN102280380B (zh) 2014-12-10
TWI512810B (zh) 2015-12-11
DE102010018570A1 (de) 2011-11-03
KR101408290B1 (ko) 2014-06-17
CN102280380A (zh) 2011-12-14
MY153832A (en) 2015-03-31
US8758537B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
TWI429523B (zh) 將半導體材料複合棒同時切割為多個晶圓之方法
US5439723A (en) Substrate for producing semiconductor wafer
JP2007073761A (ja) 窒化物半導体基板及び窒化物半導体基板の加工方法
TW201607662A (zh) Iii族氮化物基板之製造方法
JP5309178B2 (ja) 単結晶を加工することによって多数の半導体ウェハを製造する方法
JP5445286B2 (ja) 炭化珪素単結晶基板の製造方法
US20030181023A1 (en) Method of processing silicon single crystal ingot
CN111497043B (zh) 一种氟化镁波片元件的制作方法
JP2022028610A (ja) 亀裂低減に最適な格子面配向を持つSiC結晶基板およびその製造方法
JP7137242B2 (ja) GaN基板の分断方法
KR100526215B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 제조장치
WO2006036602A2 (en) Increased yield of cubic crystalline optical elements by crystal orientation
JP2005059354A (ja) 半導体ウエハをスライスするための単結晶塊の製造方法
JP5886522B2 (ja) ウェーハ生産方法
US20240162031A1 (en) Method of producing gaas wafer, and gaas wafer group
US8900972B2 (en) Systems and methods for producing seed bricks
RU2186887C2 (ru) Способ обработки выращенных слитков монокристалла кремния
JP2005243976A (ja) 半導体結晶
KR101621764B1 (ko) 고체레이저용 단결정 로드 및 이의 제조방법
JPS60167426A (ja) 半導体結晶ウエハ−
JP2005101120A (ja) 化合物半導体ウェハ及びその劈開方法
JP2000323443A (ja) 半導体ウェーハの製造方法
JPS58211736A (ja) ニオブ酸リチウム単結晶素子の製造方法
JP2021034680A (ja) レーザースライシング装置及びそれを用いたスライシング方法
JPH0135800B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5309178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250