KR101408290B1 - 단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법 - Google Patents

단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법 Download PDF

Info

Publication number
KR101408290B1
KR101408290B1 KR1020110040247A KR20110040247A KR101408290B1 KR 101408290 B1 KR101408290 B1 KR 101408290B1 KR 1020110040247 A KR1020110040247 A KR 1020110040247A KR 20110040247 A KR20110040247 A KR 20110040247A KR 101408290 B1 KR101408290 B1 KR 101408290B1
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
single crystal
orientation
block
crystallographic axis
Prior art date
Application number
KR1020110040247A
Other languages
English (en)
Other versions
KR20110120252A (ko
Inventor
한스 욀크럭
요셉 슈스터
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20110120252A publication Critical patent/KR20110120252A/ko
Application granted granted Critical
Publication of KR101408290B1 publication Critical patent/KR101408290B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법에 관한 것으로서, 단결정의 중앙 종축은 반도체 웨이퍼의 결정 격자의 추구 배향으로부터 벗어난 배향을 갖는다. 이 방법은, 성장된 상태로 존재하는 단결정으로부터 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선에 대해 수직인 절단 평면을 따라 하나 이상의 블록을 슬라이스하고, 상기 결정학적 축선 둘레에서 블록의 측방향 표면을 연삭하며, 연삭된 블록으로부터 결정학적 축선에 대해 수직인 절단 평면을 따라 다수의 반도체 웨이퍼를 슬라이스하는 것을 포함한다.

Description

단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법{METHOD FOR PRODUCING A MULTIPLICITY OF SEMICONDUCTOR WAFERS BY PROCESSING A SINGLE CRYSTAL}
본 발명은 단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법에 관한 것으로서, 반도체 웨이퍼의 중앙 종축은 반도체 웨이퍼의 결정 격자의 추구 배향(sought orientation)에서 벗어난 배향을 갖는다.
단결정 반도체 웨이퍼는 유도 가열에 의해 또는 회전하는 시드 결정에 점차 결정화되는 도가니에서 용융된 반도체 재료에 의해 얻어진 단결정으로부터 절단되는 것이 일반적이다. 기하학적 축으로서 중앙 종축을 갖는 사실상 둥근 잉곳이 공정에서 생긴다. 그 후에, 잉곳은 재가공되어 하나 이상의 원통형 블록들을 형성하고 특정한 결정 배향을 갖는 반도체 웨이퍼가 이들 블록으로부터 슬라이스된다. 재가공은 일반적으로 단결정의 중앙 종축에 대해 수직인 절단 평면을 따라 단결정으로부터 블록을 슬라이스하는 것과 중앙 종축 둘레에서 블록을 원통형으로 연삭하여 원통형 형태를 갖는 블록을 형성하는 것을 포함한다.
반도체 웨이퍼를 슬라이스하기 위해 와이어 쏘(wire saw)가 사용되는 것이 일반적이다. 내경 쏘가 또한 적절하지만, 대체로 그 처리량은 작다. 와이어 쏘는 평행하게 놓인 와이어들에 의해 형성되는 와이어 웹을 갖는다. 쏘잉 작업 과정에서, 와이어는 블록을 관통하고, 그 결과 블록을 관통하는 와이어들 사이의 간극의 개수에 대응하는 다수의 반도체 웨이퍼들이 동시에 생긴다. 처리량을 최적화하기 위하여, 유효한 와이어 웹이 가능한 한 완벽하게 이용되어야 한다. 따라서, 2개 이상의 블록들이 전후로 배치되어 동시에 절단되는 경우가 흔히 있다.
반도체 웨이퍼의 고객은 결정 격자의 특정한 배향을 요구한다. 반도체 웨이퍼의 전면의 표면에 대한 법선이 결정 격자의 특정한 배향을 나타내는 벡터에 평행하게 놓이도록 의도되고, 이를 이후에 결정 격자의 추구 배향이라고 지칭한다.
블록의 중앙 종축이 결정 격자의 추구 배향에 해당하면, 반도체 웨이퍼를 슬라이스하는 공정에서 블록을 통한 절단 평면이 블록의 중앙 종축에 대해 수직으로 배치되는 경우에 결정 격자의 추구 배향을 갖는 반도체 웨이퍼가 생긴다.
그러나, 단결정은 부배향(misorientation)을 갖게 제조되는 이유가 있다. 단결정의 부배향은 단결정의 중앙 종축이 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하지 않고 이 배향을 나타내는 결정학적 축선과 각도(θ)를 형성하는 경우에 존재한다. 이것은 예컨대 시드 결정이 이미 부배향되거나 부배향이 단결의 풀링 공정 중에 생기면 우발적으로 발생할 수 있거나, 예컨대 오배치가 보다 양호하게 제거될 수 있도록 부배향이 일어나면 의도적으로 발생할 수 있고, 이는 실리콘으로 구성된 (110) 배향된 반도체 웨이퍼를 제조하기 위하여 실제로 흔히 수행된다.
본 발명은 부배향된 단결정을 처리함으로써 결정 격자의 추구 배향을 갖는 반도체 웨이퍼의 제조에 관한 것이다.
JP2000323443 A2에 설명된 방법에 따르면, 먼저 블록이 단결정으로부터 슬라이스되고, 절단 평면은 단결정의 중앙 종축에 대해 수직으로 배치된다. 이어서, 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선 둘레에서 블록의 원주면을 연삭한다. 연삭된 블록은 기울어진 원통형의 형태를 갖고, 그 단부면은 상기 결정학적 축선에 대해 수직으로 놓이지 않는다. 이 방법의 이점은 블록으로부터 반도체 웨이퍼를 슬라이스하는 공정 중에 절단 평면이 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 축선에 대해 수직으로 배향되면 정확하게 배향된 둥근 반도체 웨이퍼가 생긴다는 것이다. 이 절차의 한가지 단점은 웨지형 단면을 갖는 부산물이 블록의 단부면에 생기고, 이 부산물은 폐기물로서 방법의 수율을 낮춘다는 것이다.
EP 1 498 516 A1호에 설명된 방법에 따르면, 먼저 블록이 단결정으로부터 슬라이스되고, 절단 평면은 단결정의 중앙 종축에 대해 수직으로 배치된다. 이후에, 중앙 종축 둘레에서 블록을 연삭하고, 상기 블록을 원통형의 형태를 얻는다. 연삭된 블록의 단부면은 그 중앙 종축에 대해 수직으로 놓인다. 반도체 웨이퍼를 슬라이스하는 공정 중에, 연삭된 블록은 절단 평면이 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선에 대해 수직으로 놓이도록 배향된다. 이 방법의 한가지 단점은 웨지형 단면을 갖는 부산물이 블록의 단부면에 생기고, 이 부산물은 폐기물로서 방법의 수율을 낮춘다는 것이다. 추가 단점은 블록의 배향이 와이어 쏘에서 달성되어야 한다는 것이다. 복수 개의 짧은 블록을 한번에 절단하는 것은 불가능하고, 와이어 쏘에서 블록의 배향은 복잡하게 되고 잘못되기 쉽다. 또한, 불리한 점은 절단 평면의 위치로 인해 슬라이스된 반도체 웨이퍼가 둥글지 않고 오히려 타원형 형태를 갖는다는 것이다.
본 발명의 목적은 언급한 단점을 갖지 않는 방법을 제공하는 것이다.
상기 목적은 단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법에 의해 달성되는데, 단결정의 중앙 종축은 반도체 웨이퍼의 결정 격자의 추구 배향으로부터 벗어난 배향을 갖고, 이 방법은,
성장된 상태로 존재하는 단결정으로부터 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선에 대해 수직인 절단 평면을 따라 하나 이상의 블록을 슬라이스하고,
상기 결정학적 축선 둘레에서 블록의 측방향 표면을 연삭하며,
연삭된 블록으로부터 결정학적 축선에 대해 수직인 절단 평면을 따라 다수의 반도체 웨이퍼를 슬라이스하는 것을 포함한다.
이 방법의 적용 시에, 연삭된 블록은 웨지형 단면을 갖는 제품으로 인해 생기는 수율의 손실 없이 결정 격자의 추구 배향을 갖는 반도체 웨이퍼로 절단될 수 있다. 더욱이, 짧은 간격을 두고 전후로 배치되거나 서로 접촉하는 방식으로 배치되는 2개 이상의 블록은 유효한 와이어 웹의 거의 완벽한 이용에 의해 반도체 웨이퍼로 동시에 분리될 수 있다. 이와 관련된 경제적인 이점은 비교적 큰 직경을 갖는 비교적 짧은 블록이 반도체 웨이퍼로 절단되어야 하면 특히 크다. 따라서, 300 mm 또는 450 mm의 공칭 직경을 갖는 실리콘으로 구성된 반도체 웨이퍼를 제조하기 위하여 상기 방법을 적용하는 것이 바람직하고, 이 경우에 반도체 웨이퍼가 블록으로부터 동시에 슬라이스되도록 하기 위하여 2개 이상의 연삭된 블록이 전후로 배치되는 것이 바람직하다.
방법의 시작 제품은 성장된 상태("성장 상태")로 존재하고 서두에 정의된 관점에서 부배향을 갖는 단결정, 바람직하게는 실리콘으로 구성된 대응하는 단결정이다. 중앙 종축과 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선 사이의 각도(θ)로 표현되는 부배향은 바람직하게는 0°보다 크고 2°보다 크지 않으며, 특히 바람직하게는 1°보다 크지 않다.
방법의 최종 제품은 결정 격자의 추구 배향을 갖는 반도체 웨이퍼이다. 결정 격자의 추구 배향은 희망하는 바와 같다. 예컨대, 추구 배향은 <100> 또는 <110> 또는 <111> 배향된 축선에 의해, 또는 배향이 각도(α)만큼 축선으로부터 벗어나고 반도체 웨이퍼의 표면에 대한 투사가 표면의 평면에서 기준 방향과 각도(β)를 형성하는 축선에 의해 표현될 수 있다. 마지막으로 언급된 타입의 반도체 웨이퍼의 대표적인 예는 (100) 배향으로부터 약간 벗어난 표면을 갖는 실리콘으로 구성된 반도체 웨이퍼이다. DE 10 2008 026 784 A1호는 그러한 반도체 웨이퍼의 제조를 포함하는 방법을 설명하고 있다.
방법의 시작시에, 적어도 하나의 블록이 단결정으로부터 슬라이스된다. 이 과정에서, 제1 및 제2 원추형 섹션이 또한 시작에서 단결정의 단부로부터 각각 제거된다. 바람직한 분리 공구는 밴드 쏘(band saw)이다. 절단 평면은 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선에 대해 수직으로 놓이도록 선택된다. 결과적인 블록은 단결정의 부배향으로 인해 대략 기울어진 원통형의 형태를 갖는다. 평행하게 놓이는 절단 평면을 따라 그러한 2개 이상의 블록이 단결정으로부터 슬라이스되는 것이 바람직하다.
단결정의 중앙 종축에 대한 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선의 위치는 예컨대 X선 회절에 의해 결정될 수 있다. 그러나, X선 방사선의 사용없이 처리하는 방법이 바람직하다. 그러한 방법은 예컨대 DE 195 26 711 A1에 설명되어 있다. 이 방법은 단결정에서 보이고 기준 평면으로서 공지된 배향을 갖는 표면들을 이용한다. 그러한 표면은 예컨대 <100> 배향 또는 단결정의 제1 원추형 섹션의 숄더 구역에서 표면으로부터 약간 벗어난 배향을 갖는 실리콘으로 구성된 단결정의 경우에 보이는 (111) 표면이다. 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선의 위치는 기준 평면으로부터 공지된 배향을 갖는 표면에 의해 광학적으로 결정된다. 적절하게는, 레이저빔이 표면 상으로 지향되고, 적절하게 배치된 미러에 의해 반사된 빔을 평가하여 결정학적 축선의 위치를 결정한다.
이에 따라 얻어진 정보는 적어도 하나의 블록을 슬라이스하는 공정 중에 밴드 쏘에 의해 형성되는 절단부가 결정된 결정학적 축선에 대해 수직으로 놓이는 절단 평면에서 달성되도록 단결정을 배향하는 데에 사용된다. 예컨대, 기준 방향을 단결정의 원주면에 마킹하는 노치를 연삭함으로써 또는 그러한 노치를 나중에 적시에 연삭할 수 있도록 마킹을 끼움으로써 행해질 수 있다.
이어서, 단결정으로부터 슬라이스된 블록의 측방향 표면은 상기 블록이 원통형 형태를 얻도록 결정된 결정학적 축선 둘레에서 연삭된다. 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선은 원통형의 중앙 종축에 대해 평행하게 놓인다. 원통형의 직경은 바람직하게는 제조될 반도체 웨이퍼의 공칭 직경보다 약간 커서, 그 에지는 공칭 직경에 도달되는 일 없이 여전히 연삭 및 폴리싱될 수 있다.
블록의 측방향 표면을 연삭하는 공정 후에, 반도체 웨이퍼는 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선에 대해 수직으로 놓이는 절단 평면을 따라 연삭된 블록으로부터 정확하게 슬라이스된다. 연삭된 블록의 단부면들은 제공된 절단 평면에 대해 평행하게 놓이는 기준면을 형성한다. 따라서, 반도체 웨이퍼를 슬라이스하기 위해 연삭된 블록을 정확하게 배향하는 것이 비교적 간단하다. 단순히 분리 공구, 예컨대 와이어 쏘의 와이어 웹의 와이어들과, 연삭된 블록의 단부면이 평행하게 배향되거나, 와이어들이 원통형의 측방향 표면에 대해 수직으로 놓이는 것을 보장하도록 주의하면 된다.
처리량을 최적화하기 위하여, 와이어 쏘에 의해 반도체 웨이퍼를 슬라이스하고, 공정 중에 가능한 한 와이어 웹의 모든 와이어들을 사용하는 것이 바람직하다. 따라서, 적절하다면, 2개 이상의 블록이 짧은 간격을 두고 전후로 배치되거나, 바람직하게는 이 구조에서 유효한 와이어 웹이 가능한 한 완벽하게 사용되도록 함께 접착식으로 부착된다. 추가로 또는 대안으로서, 2개 이상의 블록은 또한 서로 나란히 배치될 수 있고 반도체 웨이퍼는 블록으로부터 동시에 슬라이스될 수 있다.
본 발명을 도면을 참조한 예를 기초로 하여 아래에서 더 상세히 설명한다.
본 발명에 따르면, 연삭된 블록이 웨지형 단면을 갖는 제품으로 인해 생기는 수율의 손실 없이 결정 격자의 추구 배향을 갖는 반도체 웨이퍼로 절단될 수 있다. 더욱이, 짧은 간격을 두고 전후로 배치되거나 서로 접촉하는 방식으로 배치되는 2개 이상의 블록은 유효한 와이어 웹의 거의 완벽한 이용에 의해 반도체 웨이퍼로 동시에 분리될 수 있다.
도 1은 종래의 방식에서 처리 전에 성장된 상태로 존재하는 단결정("잉곳")을 도시하고 있다.
도 2는 본 발명에 따른 방식에서 처리 전에 성장된 상태로 존재하는 단결정("잉곳")을 도시하고 있다.
도 3은 도 1에 따른 종래의 방식에서 단결정으로부터 슬라이스된 블록을 도시하고 있다.
도 4는 도 3에 따른 블록을 그 격자 표면이 중앙 종축 둘레에서 연삭된 후에 도시하고 있다.
도 5는 도 3에 따른 블록을 그 격자 표면이 반도체 웨이퍼의 결정 격자의 희망 배향에 해당하는 결정학적 축선 둘레에서 연삭된 후에 도시하고 있다.
도 6은 도 2에 따른 단결정으로부터 슬라이스된 블록을 본 발명에 따른 방법의 적용 후에 도시하고 있다.
도 7은 도 6에 따른 블록을 그 격자 표면이 반도체 웨이퍼의 결정 격자의 희망 배향에 해당하는 결정학적 축선 둘레에서 연삭된 후에 도시하고 있다.
도 8은 도 4에 따른 연삭된 블록으로부터 슬라이스된 반도체 웨이퍼의 결정 격자의 배향을 도시하고 있다.
도 9는 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선과, 도 5에 따른 연삭된 블록으로부터 종래의 방식으로 반도체 웨이퍼를 슬라이스하는 공정 중에 절단 평면의 상대 위치를 도시하고 있다.
도 10은 반도체 웨이퍼의 결정 격자의 희망 배향에 해당하는 결정학적 축선과, 본 발명에 따른 방법의 적용 시에 도 7에 따른 연삭된 블록으로부터 반도체 웨이퍼를 슬라이스하는 공정 중에 절단 평면의 상대 위치를 도시하고 있다.
<100> 방향으로 배향된 중앙 종축(M)을 갖는 실리콘으로 구성된 단결정을 채용한 예에서, 도 1 및 도 2에 도시된 단결정은 성장된 상태에서 단결정의 시작부와 단부에 있는 원추형 섹션(1, 2)과, 상기 원추형 섹션들 사이에서 실질상 균일한 직경을 갖는 섹션(3)을 포함한다. 숄더 영역에서, 즉 섹션(3)과 인접한 제1 원추형 섹션(1)의 부분 영역에서 면형 표면(4)이 존재하고, 이 표면에 대한 표면 법선은 <111> 방향을 향한다. 중앙 종축(M)은 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선(A)으로부터 벗어난 배향을 갖는다. 표면(4)은 바람직하게는 기준 표면으로서 사용되어, 이 표면에 대해 결정학적 축선(A)의 위치가 광학 수단에 의해 결정된다. 표면(4)에 대해 수직인 표면과 <100> 방향 사이의 각도는 예컨대 54.73°이다.
단결정으로부터 적어도 하나의 블록이 슬라이스된다.
종래의 방식으로 수행되면, 블록은 중앙 종축(M)에 대해 수직으로 놓이는 절단 평면(SM; 도 1)을 따라 슬라이스된다. 이 공정으로 도 3에 도시된 블록(5)이 생긴다. 상기 블록의 중앙 종축(M)은 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선(A)의 배향으로부터 벗어난 배향을 갖는다.
본 발명에 따른 방법의 적용 시에, 블록은 결정학적 축선(A)에 대해 수직으로 놓이는 절단 평면(SA; 도 2)을 따라 슬라이스된다. 이 공정으로 도 6에 도시된 블록(6)이 생긴다.
블록의 측방향 표면이 원통형으로 연삭된다.
종래의 방식으로 수행되면, 도 3의 블록(5)의 측방향 표면은 중앙 종축(M) 둘레에서 또는 결정학적 축선(A) 둘레에서 연삭된다. 중앙 종축 둘레에서 연삭된 경우에, 원통형의 형태를 갖는 도 4에 따른 연삭된 블록(7)이 생기거나 기울어진 원통형의 형태를 갖는 도 5에 따른 연삭된 블록(8)이 생긴다.
본 발명에 따른 방법의 적용 시에, 도 6에 도시된 블록(6)의 측방향 표면은 결정학적 축선(A) 둘레에서 연삭되고, 그 결과 연삭된 블록(9)은 도 7에 도시된 바와 같이 원통형의 형태를 얻는다. 연삭된 블록의 결정학적 축선(A)은 그 중앙 종축에 대해 평행하게 놓인다.
중앙 종축(M; 도 4)에 대해 수직인 절단 평면(SM)을 따라 반도체 웨이퍼가 설명된 종래의 방식으로 얻어진 연삭된 블록으로부터 슬라이스되면, 부배향된 반도체 웨이퍼가 생기고, 그 중 하나의 반도체 웨이퍼(12)가 도 8에 도시되어 있다. <100> 방향을 향하는 표면 법선과 반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선(A)은 각도 θ'를 형성한다. 노치(10)에 의해 마킹된 [0-11] 방향은 반도체 웨이퍼의 표면의 평면에 있는 기준 방향을 나타낸다. 방위 각도(
Figure 112011031745196-pat00001
)는 기준 방향과 반도체 웨이퍼의 표면에 대한 결정학적 축선(A)의 투사 사이의 각도를 나타낸다.
반도체 웨이퍼는 연삭된 블록으로부터 슬라이스된다.
반도체 웨이퍼가 설명된 종래의 방식으로 얻어진 연삭된 블록(8; 도 5)으로부터 슬라이스되고 분리하는 절단이 도 9에 도시된 바와 같이 결정학적 축선(A)에 대해 수직인 절단 평면(SA)에서 수행되면, 웨지형 단면을 갖는 제품(11)이 블록의 단부면에 생기고, 이 제품은 반도체 웨이퍼로서 사용될 수 없다.
본 발명에 따른 방법의 적용 시에, 도 7에 도시된 연삭된 블록(9)은 반도체 웨이퍼들로 분할된다. 도 10의 도시에 따른 반도체 웨이퍼들은 결정학적 축선(A)에 대해 수직인 절단 평면(SA)을 따라 연삭된 블록(9)으로부터 슬라이스된다. 이 경우에, 웨지형 단면을 갖는 제품 형태의 폐기물이 생기지 않는다. 결과적인 반도체 웨이퍼의 표면에 대한 법선은 결정학적 축선(A)의 방향을 향하고, 이에 따라 반도체 웨이퍼는 결정 격자의 추구 배향을 갖는다.

Claims (6)

  1. 성장된 상태로 존재하는 단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법에 있어서, 단결정의 중앙 종축은 반도체 웨이퍼의 결정 격자의 추구 배향으로부터 벗어난 배향을 갖는 반도체 웨이퍼의 제조 방법으로서,
    상기 단결정의 결정학적 축선의 위치를 결정하고,
    반도체 웨이퍼의 결정 격자의 추구 배향에 해당하는 결정학적 축선에 대해 수직인 절단 평면을 따라, 성장된 상태로 존재하는 상기 단결정으로부터 하나 이상의 블록을 슬라이스하여 단결정의 선단 및 말단으로부터 제1 원추형 섹션 및 제2 원추형 섹션을 제거하며,
    상기 결정학적 축선 둘레에서 블록의 측방향 표면을 연삭하고,
    연삭된 블록으로부터 결정학적 축선에 대해 수직인 절단 평면을 따라 다수의 반도체 웨이퍼를 슬라이스하는 것
    을 순서대로 포함하는 반도체 웨이퍼의 제조 방법.
  2. 제1항에 있어서, 상기 단결정에서 보이는 표면들을 이용하여 기준 평면으로부터 공지된 배향을 갖는 결정학적 축선의 위치를 결정하는 것을 더 포함하는 반도체 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 블록은 밴드 쏘(band saw)에 의해 단결정으로부터 슬라이스되는 것인 반도체 웨이퍼의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 반도체 웨이퍼의 평면에서 기준 방향을 지시하는 마킹으로 블록을 마킹하는 것을 더 포함하는 반도체 웨이퍼의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 반도체 웨이퍼는 전후로 배치된 2개 이상의 연삭된 블록으로부터 와이어 쏘(wire saw)에 의해 슬라이스되는 것인 반도체 웨이퍼의 제조 방법.
  6. 제5항에 있어서, 상기 반도체 웨이퍼를 슬라이스하기 위한 2개 이상의 연삭된 블록은 전후로 배치되고 함께 접착식으로 부착되는 것인 반도체 웨이퍼의 제조 방법.
KR1020110040247A 2010-04-28 2011-04-28 단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법 KR101408290B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010018570.1 2010-04-28
DE102010018570.1A DE102010018570B4 (de) 2010-04-28 2010-04-28 Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben durch Bearbeiten eines Einkristalls

Publications (2)

Publication Number Publication Date
KR20110120252A KR20110120252A (ko) 2011-11-03
KR101408290B1 true KR101408290B1 (ko) 2014-06-17

Family

ID=44786310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110040247A KR101408290B1 (ko) 2010-04-28 2011-04-28 단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법

Country Status (8)

Country Link
US (1) US8758537B2 (ko)
JP (1) JP5309178B2 (ko)
KR (1) KR101408290B1 (ko)
CN (1) CN102280380B (ko)
DE (1) DE102010018570B4 (ko)
MY (1) MY153832A (ko)
SG (1) SG195554A1 (ko)
TW (1) TWI512810B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842817B2 (en) 2012-02-27 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump stretching method and device for performing the same
US9475145B2 (en) 2012-02-27 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump joint in a device including lamellar structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11285955A (ja) * 1998-04-01 1999-10-19 Rigaku Denki Kk 単結晶インゴット周面加工装置におけるインゴット位置決め方法
JP2007227953A (ja) 2001-03-21 2007-09-06 Toshiba Corp 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
JP2009186181A (ja) * 2008-02-01 2009-08-20 Toshiba It & Control Systems Corp 結晶方位測定装置、結晶加工装置及び結晶加工方法
JP2009283677A (ja) 2008-05-22 2009-12-03 Sumco Corp 半導体ウェーハ及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529051A (en) * 1994-07-26 1996-06-25 At&T Corp. Method of preparing silicon wafers
JP3427956B2 (ja) * 1995-04-14 2003-07-22 信越半導体株式会社 ワイヤーソー装置
JP3635870B2 (ja) * 1997-06-03 2005-04-06 信越半導体株式会社 半導体単結晶インゴットの接着方法及びスライス方法
DE19825051A1 (de) * 1998-06-04 1999-12-09 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zur Herstellung eines zylinderförmigen Einkristalls und Verfahren zum Abtrennen von Halbleiterscheiben
US6055293A (en) * 1998-06-30 2000-04-25 Seh America, Inc. Method for identifying desired features in a crystal
JP2000323443A (ja) 1999-05-14 2000-11-24 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP4258592B2 (ja) * 2000-01-26 2009-04-30 独立行政法人理化学研究所 インゴット切断装置とその方法
DE10052154A1 (de) 2000-10-20 2002-05-08 Freiberger Compound Mat Gmbh Verfahren und Vorrichtung zum Trennen von Einkristallen, Justiervorrichtung und Testverfahren zum Ermitteln einer Orientierung eines Einkristalls für ein derartiges Verfahren
JP4142332B2 (ja) 2002-04-19 2008-09-03 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶シリコンの製造方法、単結晶シリコンウェーハの製造方法、単結晶シリコン製造用種結晶、単結晶シリコンインゴットおよび単結晶シリコンウェーハ
JP2004066734A (ja) 2002-08-08 2004-03-04 Komatsu Ltd ワークまたはインゴットの切断装置および切断方法
JP2004262179A (ja) * 2003-03-04 2004-09-24 Sumitomo Electric Ind Ltd ワイヤソー切断方法とそのための設備
JP2004306536A (ja) * 2003-04-10 2004-11-04 Sumitomo Electric Ind Ltd ワイヤソー切断方法とそのための設備
JP4406878B2 (ja) * 2004-09-17 2010-02-03 株式会社Ｓｕｍｃｏ 単結晶インゴットの当て板
DE102008026784A1 (de) 2008-06-04 2009-12-10 Siltronic Ag Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
JP5211904B2 (ja) * 2008-07-15 2013-06-12 住友金属鉱山株式会社 単結晶材料の面方位合わせ装置および面方位合わせ方法
DE102008051673B4 (de) * 2008-10-15 2014-04-03 Siltronic Ag Verfahren zum gleichzeitigen Auftrennen eines Verbundstabs aus Silicium in eine Vielzahl von Scheiben
JP2011077325A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11285955A (ja) * 1998-04-01 1999-10-19 Rigaku Denki Kk 単結晶インゴット周面加工装置におけるインゴット位置決め方法
JP2007227953A (ja) 2001-03-21 2007-09-06 Toshiba Corp 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
JP2009186181A (ja) * 2008-02-01 2009-08-20 Toshiba It & Control Systems Corp 結晶方位測定装置、結晶加工装置及び結晶加工方法
JP2009283677A (ja) 2008-05-22 2009-12-03 Sumco Corp 半導体ウェーハ及びその製造方法

Also Published As

Publication number Publication date
SG195554A1 (en) 2013-12-30
KR20110120252A (ko) 2011-11-03
MY153832A (en) 2015-03-31
TW201137963A (en) 2011-11-01
US8758537B2 (en) 2014-06-24
DE102010018570B4 (de) 2017-06-08
CN102280380B (zh) 2014-12-10
CN102280380A (zh) 2011-12-14
TWI512810B (zh) 2015-12-11
US20110265940A1 (en) 2011-11-03
DE102010018570A1 (de) 2011-11-03
JP2011233885A (ja) 2011-11-17
JP5309178B2 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
TWI429523B (zh) 將半導體材料複合棒同時切割為多個晶圓之方法
WO2017221577A1 (ja) 炭化珪素半導体装置の製造方法
JPH05259016A (ja) ウエハ作製用基板及び半導体ウエハの製造方法
KR101408290B1 (ko) 단결정을 처리함으로써 다수의 반도체 웨이퍼를 제조하는 방법
JP2024014982A (ja) 亀裂低減に最適な格子面配向を持つＳｉＣ結晶基板およびその製造方法
KR101330897B1 (ko) 반도체 재료로 구성된 결정으로부터 복수의 웨이퍼를 슬라이싱하기 위한 방법
JP2002075923A (ja) シリコン単結晶インゴットの加工方法
TWI809766B (zh) GaAs晶圓的製造方法及GaAs晶圓群
EP1617466A1 (en) Method for producing single crystal ingot from which semiconductor wafer is sliced
JP5886522B2 (ja) ウェーハ生産方法
CN104136171A (zh) 使用多晶体cvd合成金刚石修整机来修整磨轮的方法以及制造它的方法
KR20020030988A (ko) 단결정 잉곳의 제조 방법 및 이 단결정 잉곳을 이용한웨이퍼 제조방법
RU2186887C2 (ru) Способ обработки выращенных слитков монокристалла кремния
KR101621764B1 (ko) 고체레이저용 단결정 로드 및 이의 제조방법
JP2000323443A (ja) 半導体ウェーハの製造方法
JP2022021315A (ja) 亀裂低減に最適な格子面配向を持つＳｉＣ結晶およびその製造方法
JP2005243976A (ja) 半導体結晶
TW202413038A (zh) 從晶體製造晶圓的系統及方法
JP2023534863A (ja) ひび割れを低減するための半導体半製品および半導体基板における結晶構造配向、ならびにそれを設定する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6