WO2013080723A1 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2013080723A1
WO2013080723A1 PCT/JP2012/077938 JP2012077938W WO2013080723A1 WO 2013080723 A1 WO2013080723 A1 WO 2013080723A1 JP 2012077938 W JP2012077938 W JP 2012077938W WO 2013080723 A1 WO2013080723 A1 WO 2013080723A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
main surface
density
region
semiconductor device
Prior art date
Application number
PCT/JP2012/077938
Other languages
English (en)
French (fr)
Inventor
翼 本家
原田　真
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CN201280053966.0A priority Critical patent/CN103946431B/zh
Priority to DE112012004966.7T priority patent/DE112012004966B4/de
Publication of WO2013080723A1 publication Critical patent/WO2013080723A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts

Abstract

　炭化珪素半導体装置（１００）の製造方法は以下の工程を有する。第１の主表面（１）との第２の主表面（２）とを有する炭化珪素基板（８０）が準備される。第１の主表面（１）に電極（１１２）が形成される。炭化珪素基板（８０）は六方晶の結晶構造を有し、第１の主表面（１）の｛０００１｝面に対するオフ角（ＯＡ）が±８°以内であり、第１の主表面（１）は、炭化珪素のバンドギャップ以上のエネルギーを有する励起光（ＬＥ）が照射された場合に、第１の主表面（１）に生ずる７５０ｎｍ以上の波長域における発光領域（３）の密度が１×１０4cm-2以下であるような特性を有する。これにより、炭化珪素半導体装置（１００）の歩留まりを向上することができる。

Description

炭化珪素半導体装置の製造方法
　この発明は、炭化珪素半導体装置の製造方法に関し、より特定的には六方晶の結晶構造を有する炭化珪素基板を使用した炭化珪素半導体装置の製造方法に関する。
　近年、半導体装置の製造用に炭化珪素基板が用いられ始めている。炭化珪素は珪素に比べて大きなバンドギャップを有する。そのため、炭化珪素基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の劣化が小さいといった利点を有する。
　上記のような炭化珪素基板を使った半導体デバイスにおいて、歩留まりを向上するためには、炭化珪素基板に存在する転位を制御することが求められる。たとえば、特開２０１０－１８４８３３号公報（特許文献１）において、転位線が（０００１）面を貫通する貫通転位の転位線の方向と［０００１］軸との為す角度が２２．５°以下となるようにすることで、デバイス（半導体装置）の特性の劣化や歩留まりの低下を抑制できることが開示されている。
特開２０１０－１８４８３３号公報
　特開２０１０－１８４８３３号公報（特許文献１）に記載の方法では、炭化珪素基板上に形成されたエピタキシャル膜中の転位線の方向を制御することにより転位の密度を低減している。しかしながら、エピタキシャル膜の転位の密度だけを低減したとしても、半導体装置の歩留まりを十分向上させることが困難であった。
　この発明は、上記のような課題を解決するために成されたものであり、半導体装置の歩留まりを向上させることができる半導体装置の製造方法を提供することである。
　半導体装置の歩留まりと転位の密度との関係について発明者らが鋭意研究した結果、エピタキシャル層が形成される基板の表面（つまり基板の表面側）の転位の密度を低減させるだけでは半導体装置の歩留まりを向上させるには十分ではなく、電極が形成される基板の表面（つまり基板の裏面側）の転位の密度を低減させることが、半導体装置の歩留まりを向上するために重要であることを見出した。以下、その理由について説明する。
　｛０００１｝面を主表面とする炭化珪素基板には二種類の結晶欠陥が存在する。一つは貫通転位とよばれる結晶欠陥であり、この貫通転位は結晶の成長面に垂直な方向（＜０００１＞方向）に成長する結晶欠陥である。もう一つは、積層欠陥や基底面転位でありとよばれる結晶欠陥であり、これらは｛０００１｝面に平行な方向（＜１１－２０＞方向）に成長する結晶欠陥である。インゴットをスライスして（０００１）面を主表面とする基板を取出した場合、貫通転位は主表面に対して垂直な方向に成長する転位のため、基板の表面と裏面における貫通転位の密度にはほとんど違いがない。一方、積層欠陥や基底面転位のような（０００１）面に平行な方向に存在する転位は、貫通転位の場合とは異なり、表面と裏面における転位の密度が異なる場合がある。
　裏面における転位の密度が増加すると基板の形状に変化が現れる。具体的には、基板が熱プロセスや成膜プロセスのような工程を経るごとに基板の反りの大きさを示すＳＯＲＩ値が変化する。熱プロセスなどにより基板のＳＯＲＩ値が変化すると、その後のリソグラフィーなどの工程において位置合わせが困難となる。結果として、その基板を使用して完成された半導体装置の歩留まりが低下する。基板の表面における転位の密度が小さくても、基板の裏面における転位の密度が大きい基板を使用してデバイス形成プロセスをする場合、デバイス形成プロセスの前後においてＳＯＲＩ値が変化する。ＳＯＲＩ値の変化量が大きいと、リソグラフィー工程において位置合わせずれ（パターンずれ）の頻度が多くなるため、半導体装置の歩留まりが低減する。つまり、半導体装置の歩留まりを向上するためには、基板の裏面における転位の密度を低減することで、ＳＯＲＩ値の変化量を低減することが必要となる。
　そこで、本発明に係る炭化珪素半導体装置の製造方法は以下の工程を有する。第１の主表面と第１の主表面と反対側の第２の主表面とを有する炭化珪素基板が準備される。第１の主表面に電極が形成される。炭化珪素基板は六方晶の結晶構造を有し、第１の主表面の｛０００１｝面に対するオフ角が±８°以内であり、第１の主表面は、炭化珪素のバンドギャップ以上のエネルギーを有する励起光が照射された場合に、第１の主表面に生ずる７５０ｎｍ以上の波長域における発光領域の密度が１×１０4cm-2以下であるような特性を有する。
　７５０ｎｍ以上の波長域における発光領域の密度と転位の密度は密接に関連している。第１の主表面（裏面）の当該発光領域の密度が１×１０4cm-2以下であるような特性を有する炭化珪素基板を使って半導体装置を製造すれば、熱プロセスなどによる基板の反りの変化量を低減することができる。その結果、リソグラフィー工程における位置合わせずれの頻度を低減することができるので、半導体装置の歩留まりが向上する。
　上記の炭化珪素半導体装置の製造方法において好ましくは、第２の主表面上にエピタキシャル層を形成する工程をさらに有している。これにより、基板の表面にエピタキシャル層が形成される。
　上記の炭化珪素半導体装置の製造方法において好ましくは、炭化珪素基板を準備する工程は、第１の主表面に対して炭化珪素のバンドギャップ以上のエネルギーを有する励起光を照射しながら、第１の主表面に生ずる７５０ｎｍ以上の波長域における発光領域の密度を測定する工程を含む。第１の主表面に生ずる７５０ｎｍ以上の波長域における発光領域の密度を測定することにより、基板の裏面における転位の密度を調べることができる。
　上記の炭化珪素半導体装置の製造方法において好ましくは、第１の主表面は、炭化珪素のバンドギャップ以上のエネルギーを有する励起光が照射された場合に、第１の主表面に生じる３９０ｎｍの波長域における非発光領域の密度が１×１０4cm-2以下であるような特性を有する。これにより、３９０ｎｍの波長域における非発光領域と関連する転位の密度が小さい炭化珪素基板を使うことで、半導体装置の歩留まりがさらに向上する。
　上記の炭化珪素半導体装置の製造方法において好ましくは、炭化珪素基板を準備する工程は、第１の主表面に対して炭化珪素のバンドギャップ以上のエネルギーを有する励起光を照射しながら、第１の主表面に生じる３９０ｎｍの波長域における非発光領域の密度を測定する工程を含む。ここで、当該非発光領域の密度と転位の密度とは密接に関係している。それゆえ、第１の主表面に生じる３９０ｎｍの波長域における非発光領域の密度を測定することにより、当該非発光領域に関連する転位の密度をより詳細に調べることができる。
　本発明によれば、半導体装置の歩留まりを向上することができる。
本発明の実施の形態１における炭化珪素基板の構成を概略的に示す斜視図である。 本発明の実施の形態１における炭化珪素基板の結晶構造のオフ角を示す斜視図である。 本発明の実施の形態１における炭化珪素基板のフォトルミネッセンス測定に用いられる測定装置の構成を概略的に示すブロック図である。 本発明の実施の形態１における炭化珪素基板の発光領域の一例を模式的に示す部分平面図である。 本発明の実施の形態１における炭化珪素基板の非発光領域の一例を模式的に示す部分平面図である。 本発明の実施の形態２における半導体装置の構成を概略的に示す断面模式図である。 本発明の実施の形態２における半導体装置の製造方法の概略的なフロー図である。 本発明の実施の形態２における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 本発明の実施の形態２における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 本発明の実施の形態２における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 本発明の実施の形態２における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。 本発明の実施例における半導体装置のＳＯＲＩ値と底面転位密度との関係を示す図である。
　以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。また角度の記載には、全方位角を３６０度とする系を用いている。
　（実施の形態１）
　図１に示すように、本実施の形態の炭化珪素基板８０は、六方晶の結晶構造を有する炭化珪素基板８０である。炭化珪素基板８０は、側面と、側面に取り囲まれた第１の主表面１と第２の主表面２とを有する。便宜上、第１の主表面１を裏面とし、第２の主表面２を表面とする。六方晶のポリタイプは、好ましくは４Ｈである。
　さらに図２に示すように、第１の主表面１（図１）は、六方晶ＨＸの｛０００１｝面からオフ角ＯＡだけ傾斜している。すなわち第１の主表面１の法線方向ＤＺは、＜０００１＞方向からオフ角ＯＡだけ傾斜している。第１の主表面１の｛０００１｝面に対するオフ角ＯＡは、±８°以内である。この傾斜は、たとえばオフ方向ＤＸにおいて設けられている。図中、方向ＤＹは、第１の主表面１内において方向ＤＸに垂直な方向である。オフ方向ＤＸは、たとえば｛０００１｝面における＜１１－２０＞方向である。
　炭化珪素基板８０の第１の主表面１は、後述する特定のフォトルミネッセンス特性を有する。このフォトルミネッセンス特性の測定およびそれに用いる装置について、以下に説明する。
　図３に示すように、フォトルミネッセンス測定装置４００は、励起光生成ユニット４２０と、顕微鏡ユニット４３０とを有する。
　励起光生成ユニット４２０は、光源部４２１と、導光部４２２と、フィルタ４２３とを有する。光源部４２１は、六方晶炭化珪素のバンドギャップよりも高いエネルギー成分を含む光源であり、たとえば水銀ランプである。導光部４２２は、光源部４２１から出射した光を導くものであり、たとえば光ファイバーを含む。フィルタ４２３は、六方晶炭化珪素のバンドギャップよりも高いエネルギーに対応する特定の波長を有する光を選択的に透過するものである。六方晶炭化珪素のバンドギャップに対応する波長は典型的には３１３ｎｍ程度であることから、たとえば約３９０ｎｍの波長を有する光を特に透過するバンドパスフィルタをフィルタ４２３として用いることができる。この構成により、励起光生成ユニット４２０は、六方晶炭化珪素のバンドギャップよりも高いエネルギーを有する励起光ＬＥを出射することができる。
　顕微鏡ユニット４３０は、制御部４３１と、ステージ４３２と、光学系４３３と、フィルタ４３４と、カメラ４３５とを有する。制御部４３１は、ステージ４３２の変位動作の制御と、カメラ４３５による撮影動作の制御とを行なうものであり、たとえばパーソナルコンピュータである。ステージ４３２は、第１の主表面１が露出するように炭化珪素基板８０を支持し、かつ第１の主表面１の位置を変位させるものであり、たとえばＸＹステージである。光学系４３３は、励起光ＬＥによる励起にともなって第１の主表面１から放射されたフォトルミネッセンス光ＬＬを受光するためのものである。フィルタ４３４は、光学系４３３によって受光された光のうち７５０ｎｍ以上の波長を選択的に透過するものであり、ローパスフィルタまたはバンドパスフィルタである。カメラ４３５は、フィルタ４３４を透過した透過光ＬＨによる像を撮影してそのデータを制御部４３１に送信するものであり、たとえばＣＣＤカメラである。
　次にフォトルミネッセンス測定方法について説明する。
　まず、炭化珪素基板８０の第１の主表面１へ励起光ＬＥが入射される。励起光のエネルギーは炭化珪素のバンドギャップ以上のエネルギーである。これにより第１の主表面１上においてフォトルミネッセンス光ＬＬの発光領域が生じる。フォトルミネッセンス光ＬＬのうちフィルタ４３４を透過したものである透過光ＬＨが、カメラ４３５によって像として観測される。フィルタ４３４が、たとえば７５０ｎｍ以上の周波数を特に透過するようなフィルターである場合、第１の主表面１上において７５０ｎｍ以上の波長を有するフォトルミネッセンス光ＬＬの発光領域が観測される。この場合、発光領域の密度が転位の密度と密接に関連している。また、フィルタ４３４が、たとえば３９０ｎｍ付近の波長域を特に透過するようなフィルターである場合、第１の主表面１上において３９０ｎｍ付近の波長を有するフォトルミネッセンス光ＬＬの発光領域が観測される。
　次に、本実施の形態に係る炭化珪素基板８０が有する特性について説明する。
　本実施の形態における炭化珪素基板８０の第１の主表面１は、炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥが照射された場合に、第１の主表面１に生ずる７５０ｎｍ以上の波長域における発光領域３の密度が１×１０4cm-2以下であるような特性を有している。より好ましくは、第１の主表面１に生ずる７５０ｎｍ以上の波長域における発光領域３の密度が１×１０3cm-2以下である。
　図４を参照して、第１の主表面１に生じる７５０ｎｍ以上の波長域における発光領域３について模式的に説明する。上述したようなフォトルミネッセンス測定を行った場合、発光領域３はカメラ４３５により撮影されたイメージにおいて輝点として観測される。発光領域３の密度は、単位面積あたりの輝点の数として計算される。発光領域３の密度は転位の密度と密接に関連している。発光領域３の密度が小さい場合、転位の密度も小さい。
　本実施の形態における炭化珪素基板８０の第１の主表面１は、炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥが照射された場合に、第１の主表面１に生じる３９０ｎｍの波長域における非発光領域４の密度が１×１０4cm-2以下であるような特性を有していることが好ましい。より好ましくは、第１の主表面１に生ずる３９０ｎｍの波長域における非発光領域４の密度が１×１０3cm-2以下である。
　図５を参照して、第１の主表面１に生じる３９０ｎｍ付近の波長域における非発光領域４について模式的に説明する。上述したようなフォトルミネッセンス測定を行った場合、非発光領域４は、カメラ４３５により撮影されたイメージにおいて暗点として観測される。非発光領域４の密度は、単位面積あたりの暗点の数を数えることにより計算される。非発光領域４の密度は転位の密度と密接に関連している。非発光領域４の密度が小さい場合、転位の密度も小さい。
　なお、上記では炭化珪素基板８０の第１の主表面（裏面）に注目して、第１の主表面１に生ずる発光領域３の密度および非発光領域４の密度について説明したが、第１の主表面１および第２の主表面２に生ずる発光領域３の密度および非発光領域４の密度が小さくてもよい。すなわち、炭化珪素基板８０の第１の主表面１（裏面）に対して、炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥが照射された場合に、第１の主表面１に生ずる７５０ｎｍ以上の波長域における発光領域３の密度が１×１０4cm-2以下である
ような特性であり、かつ炭化珪素基板８０の第２の主表面２（表面）に対して、炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥが照射された場合に、第２の主表面２に生ずる７５０ｎｍ以上の波長域における発光領域３の密度が１×１０4cm-2以下であるような特性を有していてもよい。同様に、炭化珪素基板８０の第１の主表面１（裏面）に対して、炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥが照射された場合に、第１の主表面１に生ずる３９０ｎｍの波長域における非発光領域４の密度が１×１０4cm-2以下であるような特性であり、かつ炭化珪素基板８０の第２の主表面２（表面）に対して、炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥが照射された場合に、第２の主表面２に生ずる３９０ｎｍ以上の波長域における非発光領域４の密度が１×１０4cm-2以下であるような特性を有していてもよい。
　炭化珪素基板８０の第１の主表面１と転位密度と第２の主表面２の転位密度との差が大きいと、熱プロセスや成膜プロセスの前後において、ＳＯＲＩ値が大きく変化しやすい。上記のように、炭化珪素基板８０の第１の主表面１と転位密度と第２の主表面２の転位密度が同じ程度に低い場合は、ＳＯＲＩ値の変化が小さくなる。
　（実施の形態２）
　図６に示すように、本実施の形態の炭化珪素半導体装置１００は、ＭＯＳＦＥＴであり、具体的には、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ　Ｉｍｐｌａｎｔｅｄ　ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴは、エピタキシャル基板９０、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極を有する。エピタキシャル基板９０は、炭化珪素基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５を有する。
　炭化珪素基板８０は、実施の形態１で説明したような特性を有する基板である。炭化珪素基板８０およびバッファ層１２１はｎ型の導電型を有する。バッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層１２１の厚さは、たとえば０．５μｍである。
　耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
　この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層１２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
　次に炭化珪素半導体装置１００であるＭＯＳＦＥＴの製造方法について説明する。
　図１を参照して、炭化珪素基板形成工程（図７：Ｓ１１０）が実施される。炭化珪素基板形成工程は、第１の主表面１と第１の主表面１と反対側の第２の主表面２とを有する炭化珪素基板８０が準備される。炭化珪素基板８０は、実施の形態１で説明した特性を有している。
　図３を参照して、フォトルミネッセンス測定工程（図７：Ｓ１２０）が実施される。フォトルミネッセンス測定工程では、第１の主表面１に対して炭化珪素のバンドギャップ以上のエネルギーを有する励起光を照射しながら、第１の主表面に生ずる７５０ｎｍ以上の波長域における発光領域３の密度が測定される。また、フォトルミネッセンス測定工程では、第１の主表面１に対して炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥを照射しながら、第１の主表面１に生じる３９０ｎｍの波長域における非発光領域４の密度が測定されてもよい。本実施の形態では、第１の主表面１における発光領域３の密度および非発光領域４の密度が測定されるが、たとえば第１の主表面１および第２の主表面２の双方の発光領域３の密度および非発光領域４の密度が測定されてもよい。
　次に、測定された第１の主表面１の７５０ｎｍ以上の波長域における発光領域３の密度に基づいて炭化珪素基板８０が選別される。すなわち、第１の主表面１の７５０ｎｍ以上の波長域における発光領域３の密度が１×１０4cm-2以下の炭化珪素基板８０を良品とし、第１の主表面１の７５０ｎｍ以上の波長域における発光領域３の密度が１×１０4cm-2よりも大きい炭化珪素基板８０を不良品と判断する。このようにして、炭化珪素基板８０を良品と不良品に選別し、良品の炭化珪素基板８０を使用して炭化珪素半導体装置１００が製造される。
　図８を参照して、炭化珪素基板８０の第２の主表面２上へのエピタキシャル成長によって炭化珪素からなるエピタキシャル層８１が形成される。具体的には、炭化珪素基板８０の主面上にバッファ層１２１が形成され、バッファ層１２１上に耐圧保持層１２２が形成される。これによりエピタキシャル基板９０が形成される（図７：ステップＳ１１０）。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、その厚さは、たとえば０．５μｍとされる。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3とされる。
　図９に示すように、注入工程（図７：ステップＳ１３０）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
　まずｐ型の導電性不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
　このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
　図１０に示すように、ゲート絶縁膜形成工程（図７：ステップＳ１４０）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
　その後、窒化アニール工程（図７：ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
　なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
　図１１に示すように、電極形成工程（図７：ステップＳ１６０）により、ソース電極１１１および電極１１２が、以下のように形成される。なお、本実施の形態において、電極１１２はドレイン電極である。
　酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。また、炭化珪素基板８０の第１の主表面１（裏面）上に電極１１２（ドレイン電極）が形成される。
　なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
　再び図６を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。
　次に、ダイシング工程（図７：ステップＳ１７０）が行われる。これにより複数のチップが切り出される。以上により、炭化珪素半導体装置１００であるＭＯＳＦＥＴ（図６）が得られる。
　なお上述された構成に対して導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の複合基板を用いて他の炭化珪素半導体装置１００が製造されてもよく、たとえばＲＥＳＵＲＦ－ＪＦＥＴ（Ｒｅｄｕｃｅｄ　Ｓｕｒｆａｃｅ　Ｆｉｅｌｄ－Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）が製造されてもよい。
　次に、本実施の形態の炭化珪素半導体装置１００の製造方法の作用効果について説明する。
　本実施の形態に係る炭化珪素半導体装置１００の製造方法によれば、炭化珪素基板８０の第１の主表面１は、炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥが照射された場合に、第１の主表面１に生ずる７５０ｎｍ以上の波長域における発光領域３の密度が１×１０4cm-2以下であるような特性を有する炭化珪素基板８０が使用される。
　７５０ｎｍ以上の波長域における発光領域３の密度と転位の密度は密接に関連している。第１の主表面１の当該発光領域３の密度が１×１０4cm-2以下であるような特性を有する炭化珪素基板８０を使って炭化珪素半導体装置１００を製造すれば、熱プロセスなどによる基板の反りの変化量を低減することができる。その結果、リソグラフィー工程における位置合わせずれの頻度を低減することができるので、炭化珪素半導体装置１００の歩留まりが向上する。
　また、本実施の形態に係る製造方法においては、炭化珪素基板８０を準備する工程は、第１の主表面１に対して炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥを照射しながら、第１の主表面１に生ずる７５０ｎｍ以上の波長域における発光領域３の密度を測定する工程を含んでいる。当該発光領域３の密度を測定することにより、基板の裏面における転位の密度を調べることができる。これにより、良好な炭化珪素基板８０を選別して炭化珪素半導体装置１００を製造することができるので、炭化珪素半導体装置１００の歩留まりが向上する。
　さらに、第１の主表面１が、炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥが照射された場合に、第１の主表面１に生じる３９０ｎｍの波長域における非発光領域４の密度が１×１０4cm-2以下であるような特性を有する場合は、３９０ｎｍの波長域における非発光領域４と関連する転位の密度が小さい炭化珪素基板８０を使うことで、炭化珪素半導体装置１００の歩留まりがさらに向上する。
　さらに、第１の主表面１に対して炭化珪素のバンドギャップ以上のエネルギーを有する励起光ＬＥを照射しながら、第１の主表面１に生じる３９０ｎｍの波長域における非発光領域４の密度を測定する工程を有している場合は、非発光領域４の密度を測定することにより、非発光領域４に関連する転位の密度をより詳細に調べることができる。
　本実施例においては、炭化珪素半導体基板の裏面の密度と、当該基板を使ってデバイスプロセスをした場合におけるＳＯＲＩ値の変化量およびパターンずれの発生率について調べた。なお、ＳＯＲＩ値とは基板の反りの大きさを定量化する一つの指標であり、基板の主表面の最小二乗面から基板の主表面の最高点までの距離と最低点までの距離との合計で定義される値である。ＳＯＲＩ値が大きい場合、基板の反りが大きいことを意味する。
　本発明例１～５および比較例１および２は、パターンずれ発生率を測定するための実験ウエハである。本発明例１～５および比較例１および２には、第１の主表面（裏面）の輝点密度の異なる７種類の炭化珪素基板８０を使用した。裏面の輝点密度は表１に示す通りである。発明例１～５には輝点密度が１００００以下の炭化珪素基板８０を使用し、比較例１および２には輝点密度が１００００よりも大きい炭化珪素基板８０を使用した。本実験に使用した炭化珪素基板８０の第２の主表面２（表面）の転位密度は低く、７つの炭化珪素基板８０の表面の転位密度は同程度である。
　炭化珪素基板８０の裏面の輝点密度は、実施の形態１で説明した方法により測定した。フォトルミネッセンス光を撮影するためのカメラ４３５としてＣＣＤカメラを使用した。ＣＣＤカメラの画素数を１０２４×１０２４（９６ｄｐｉ×９６ｄｐｉ）とした。ＣＣＤカメラの１ショットの測定視野を６５０μｍ×６５０μｍとした。ＣＣＤカメラの空間分解能を０．６μｍ／ｐｉｘｅｌとした。
Figure JPOXMLDOC01-appb-T000001
　表１は、炭化珪素基板８０の第１の主表面１（裏面）の輝点密度と、ＳＯＲＩ値変化量およびパターンずれ発生率との関係を示している。また、図１２は、裏面の輝点密度とＳＯＲＩ値変化量との関係を示すグラフである。ここで、輝点密度は転位密度と考えることができる。ＳＯＲＩ値変化量とは、実施の形態２で示したような熱プロセスや成膜プロセスの前後におけるＳＯＲＩ値の変化量である。ＳＯＲＩ値変化量が大きいと、実験ウエハの反りの変化が大きいことを表す。パターンずれ発生率とは、リソグラフィー工程においてパターンずれが発生した頻度である。パターンずれ発生率が多い場合、正確に半導体基板上にイオン注入などがされなくなるので、炭化珪素半導体装置１００の歩留まりが悪化する。
　表１および図１２から分かるように、比較例１および２の実験ウエハにおいては、ＳＯＲＩ値変化量が６．１μｍ以上と大きな値を示した。また、パターンずれ発生率も９．６％以上と多かった。一方、本発明例１～５の実験ウエハにおいては、ＳＯＲＩ値変化量が４．３μｍ以下と比較的小さな値を示し、パターンずれ頻度も６．１％以下と少なかった。
　以上の実験より、裏面における輝点密度が１００００以下である炭化珪素基板８０を使用した場合パターンずれ発生率が低くなることが確認された。
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１　第１の主表面、２　第２の主表面、３　発光領域、４　非発光領域、８０　炭化珪素基板、８１　エピタキシャル層、９０　エピタキシャル基板、１００　炭化珪素半導体装置、４００　フォトルミネッセンス測定装置、４２０　励起光生成ユニット、４２１　光源部、４２２　導光部、４２３，４３４　フィルタ、４３０　顕微鏡ユニット、４３１　制御部、４３２　ステージ、４３３　光学系、４３５　カメラ、ＤＸ　オフ方向、ＤＺ　法線方向、ＨＸ　六方晶、ＬＥ　励起光、ＬＨ　透過光、ＬＬ　フォトルミネッセンス光、ＯＡ　オフ角。

Claims (5)

  1. 　第１の主表面（１）と前記第１の主表面と反対側の第２の主表面（２）とを有する炭化珪素基板（８０）を準備する工程と、
    　前記第１の主表面に電極（１１２）を形成する工程とを備え、
    　前記炭化珪素基板は六方晶の結晶構造を有し、
    　前記第１の主表面の｛０００１｝面に対するオフ角（ＯＡ）が±８°以内であり、
    　前記第１の主表面は、炭化珪素のバンドギャップ以上のエネルギーを有する励起光（ＬＥ）が照射された場合に、前記第１の主表面に生ずる７５０ｎｍ以上の波長域における発光領域（３）の密度が１×１０4cm-2以下であるような特性を有する、炭化珪素半導体装置（１００）の製造方法。
  2. 　前記第２の主表面上にエピタキシャル層（８１）を形成する工程をさらに備えた、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 　前記炭化珪素基板を準備する工程は、前記第１の主表面に対して炭化珪素のバンドギャップ以上のエネルギーを有する励起光を照射しながら、前記第１の主表面に生ずる７５０ｎｍ以上の波長域における前記発光領域の密度を測定する工程を含む、請求項１または２に記載の炭化珪素半導体装置の製造方法。
  4. 　前記第１の主表面は、炭化珪素のバンドギャップ以上のエネルギーを有する励起光が照射された場合に、前記第１の主表面に生じる３９０ｎｍの波長域における非発光領域（４）の密度が１×１０4cm-2以下であるような特性を有する、請求項１～３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 　前記炭化珪素基板を準備する工程は、前記第１の主表面に対して炭化珪素のバンドギャップ以上のエネルギーを有する励起光を照射しながら、前記第１の主表面に生じる３９０ｎｍの波長域における前記非発光領域の密度を測定する工程を含む、請求項１～４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
PCT/JP2012/077938 2011-11-30 2012-10-30 炭化珪素半導体装置の製造方法 WO2013080723A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280053966.0A CN103946431B (zh) 2011-11-30 2012-10-30 制造碳化硅半导体器件的方法
DE112012004966.7T DE112012004966B4 (de) 2011-11-30 2012-10-30 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-261395 2011-11-30
JP2011261395A JP5853648B2 (ja) 2011-11-30 2011-11-30 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2013080723A1 true WO2013080723A1 (ja) 2013-06-06

Family

ID=48467237

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/077938 WO2013080723A1 (ja) 2011-11-30 2012-10-30 炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8859387B2 (ja)
JP (1) JP5853648B2 (ja)
CN (1) CN103946431B (ja)
DE (1) DE112012004966B4 (ja)
WO (1) WO2013080723A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9500931B2 (en) * 2012-01-06 2016-11-22 Institute Of Physics, Chinese Academy Of Sciences Nonlinear optical device manufactured with 4H silicon carbide crystal
US9318600B2 (en) * 2013-04-16 2016-04-19 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP2016025241A (ja) * 2014-07-22 2016-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
CN111433394B (zh) 2017-12-08 2022-06-21 住友电气工业株式会社 碳化硅衬底

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917154B2 (ja) * 2004-11-19 2007-05-23 独立行政法人 宇宙航空研究開発機構 半導体試料の欠陥評価方法及び装置
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
JP2011220744A (ja) * 2010-04-06 2011-11-04 Nippon Steel Corp 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599896B2 (ja) * 1995-05-19 2004-12-08 三洋電機株式会社 半導体レーザ素子および半導体レーザ素子の製造方法
JPH10335750A (ja) * 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
US20090072243A1 (en) * 2005-04-18 2009-03-19 Kyoto University Compound semiconductor device and method for fabricating compound semiconductor
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
CN102017159B (zh) * 2008-09-12 2013-06-12 住友电气工业株式会社 碳化硅半导体器件及其制造方法
JP2010184833A (ja) 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP4547031B2 (ja) * 2009-03-06 2010-09-22 新日本製鐵株式会社 炭化珪素単結晶製造用坩堝、並びに炭化珪素単結晶の製造装置及び製造方法
KR20110133542A (ko) * 2009-03-27 2011-12-13 스미토모덴키고교가부시키가이샤 Ｍｏｓｆｅｔ 및 ｍｏｓｆｅｔ의 제조 방법
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5569112B2 (ja) * 2010-04-09 2014-08-13 新日鐵住金株式会社 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917154B2 (ja) * 2004-11-19 2007-05-23 独立行政法人 宇宙航空研究開発機構 半導体試料の欠陥評価方法及び装置
JP2007318031A (ja) * 2006-05-29 2007-12-06 Central Res Inst Of Electric Power Ind 炭化珪素半導体素子の製造方法
JP2011220744A (ja) * 2010-04-06 2011-11-04 Nippon Steel Corp 炭化珪素バルク単結晶基板の欠陥検査方法、及びこの方法を用いた炭化珪素バルク単結晶基板の欠陥検査システム、並びに欠陥情報付き炭化珪素バルク単結晶基板

Also Published As

Publication number Publication date
JP5853648B2 (ja) 2016-02-09
US20130137198A1 (en) 2013-05-30
DE112012004966B4 (de) 2024-02-29
JP2013112575A (ja) 2013-06-10
CN103946431B (zh) 2016-09-21
US8859387B2 (en) 2014-10-14
DE112012004966T5 (de) 2014-08-21
CN103946431A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
TWI447959B (zh) 製造氮化物半導體晶體層的方法
TWI487007B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓以及固態攝影元件的製造方法
JP6123875B2 (ja) 半導体装置用炭化珪素基板および半導体装置
WO2011083552A1 (ja) エピタキシャルウエハ及び半導体素子
US10763332B2 (en) Semiconductor wafer and method of inspecting semiconductor wafer
US20130137246A1 (en) Method of producing group iii nitride semiconductor growth substrate
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
JP5853648B2 (ja) 炭化珪素半導体装置の製造方法
WO2018021575A1 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
CN111524809B (zh) 半导体装置及其制造方法、基板及其制造方法和制造装置
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
US20190304788A1 (en) Nitride semiconductor device
CA2748020A1 (en) Silicon carbide substrate and method of manufacturing silicon carbide substrate
CN115219517A (zh) 一种碳化硅晶片中位错分布的快速检测方法
US20230162978A1 (en) Semiconductor film and method for manufacturing same
JPH1050715A (ja) シリコンウェーハとその製造方法
US20150295049A1 (en) Epitaxial wafer and switch element and light-emitting element using same
CN115003866B (zh) 碳化硅外延衬底及碳化硅半导体器件的制造方法
JP2008235767A (ja) 半導体素子及びその製造方法
JP2009049219A (ja) 炭化珪素半導体素子の製造方法
JP6457867B2 (ja) １３族窒化物自立基板へのドーパント導入方法、１３族窒化物自立基板、半導体素子の製造方法、ｌｅｄ素子の製造方法、およびｌｅｄ素子
US9450054B2 (en) Dislocation in SiC semiconductor substrate
JP2010098253A (ja) 半導体基板、半導体基板の製造方法および半導体装置の製造方法
JP2011088809A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12853184

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1120120049667

Country of ref document: DE

Ref document number: 112012004966

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12853184

Country of ref document: EP

Kind code of ref document: A1