JP6597065B2 - 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス - Google Patents

炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス Download PDF

Info

Publication number
JP6597065B2
JP6597065B2 JP2015170814A JP2015170814A JP6597065B2 JP 6597065 B2 JP6597065 B2 JP 6597065B2 JP 2015170814 A JP2015170814 A JP 2015170814A JP 2015170814 A JP2015170814 A JP 2015170814A JP 6597065 B2 JP6597065 B2 JP 6597065B2
Authority
JP
Japan
Prior art keywords
single crystal
density
silicon carbide
carbide single
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015170814A
Other languages
English (en)
Other versions
JP2017048068A (ja
Inventor
武志 岡本
宏行 近藤
高司 金村
真一朗 宮原
康裕 海老原
正一 恩田
秀一 土田
功穂 鎌田
良平 田沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Denso Corp
Original Assignee
Central Research Institute of Electric Power Industry
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry, Denso Corp filed Critical Central Research Institute of Electric Power Industry
Priority to JP2015170814A priority Critical patent/JP6597065B2/ja
Priority to DE112016003919.0T priority patent/DE112016003919T8/de
Priority to CN201680049110.4A priority patent/CN108026661B/zh
Priority to PCT/JP2016/074724 priority patent/WO2017038591A1/ja
Priority to US15/748,274 priority patent/US10181517B2/en
Priority to KR1020187008839A priority patent/KR102132209B1/ko
Publication of JP2017048068A publication Critical patent/JP2017048068A/ja
Application granted granted Critical
Publication of JP6597065B2 publication Critical patent/JP6597065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、炭化珪素（以下、ＳｉＣという）単結晶、ＳｉＣ単結晶ウェハ、ＳｉＣ単結晶エピタキシャルウェハ、電子デバイスに関するものである。
高品質なＳｉＣ単結晶として、特許文献１に記載のものがある。この特許文献１のＳｉＣ単結晶は、螺旋転位を、ひずみが大きな転位とひずみが小さな転位とにバーガースベクトルのみを用いて区分けし、ひずみが大きな転位の密度が低くされていることを要件としている。
特開２０１４−１５９３５１号公報
ところで、本発明者がデバイス特性と貫通転位との関係を調べた結果、次のことがわかった。すなわち、ＳｉＣ単結晶中に存在する貫通転位には、バーガースベクトルの向きと転位線の向きとのなす角度が大きな転位がある。この角度が大きい転位がＳｉＣ単結晶中に多く存在すると、デバイス特性が著しく悪化することがわかった。
本発明は上記点に鑑みて、デバイス特性を改善できる高品質なＳｉＣ単結晶、ＳｉＣ単結晶ウェハ、ＳｉＣ単結晶エピタキシャルウェハを提供することを目的とする。また、本発明は、デバイス特性が改善された電子デバイスを提供することを他の目的とする。
上記目的を達成するため、請求項１に記載の発明では、
転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する炭化珪素単結晶（２、３）であって、
貫通転位のうち、バーガースベクトルと転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、その角度が４０°よりも大きく９０°より小さい貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴としている。
このようにバーガースベクトルと転位線の向きとのなす角度（θ１）が大きいことでひずみが大きな貫通転位の密度が低い炭化珪素単結晶を電子デバイスに用いることで、デバイス特性を改善することができる。よって、これによれば、高品質な炭化珪素単結晶を提供できる。
また、請求項４に記載の発明では、
転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する炭化珪素単結晶ウェハ（１０１）であって、
貫通転位のうち、バーガースベクトルと転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、その角度が４０°よりも大きく９０°より小さい貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴としている。
このようにひずみが大きな貫通転位の密度が低い炭化珪素単結晶ウェハを用いて電子デバイスを製造することで、デバイス特性を改善することができる。よって、これによれば、高品質な炭化珪素単結晶ウェハを提供できる。
また、請求項７に記載の発明では、
炭化珪素単結晶基板（２）と、
炭化珪素単結晶基板上に形成されたエピタキシャル成長層（３）とを備える炭化珪素単結晶エピタキシャルウェハであって、
炭化珪素単結晶基板およびエピタキシャル成長層は、転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在し、
貫通転位のうち、バーガースベクトルと転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、その角度が４０°よりも大きく９０°より小さい貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴としている。
このようにひずみが大きな貫通転位の密度が低い炭化珪素単結晶エピタキシャルウェハを用いて電子デバイスを製造することで、デバイス特性を改善することができる。よって、これによれば、高品質な炭化珪素単結晶エピタキシャルウェハを提供できる。
また、請求項１０に記載の発明では、
転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する炭化珪素単結晶基板（２）を備え、
炭化珪素単結晶基板は、貫通転位のうち、バーガースベクトルと転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、その角度が４０°よりも大きく９０°より小さい貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴としている。
また、請求項１１に記載の発明では、
炭化珪素単結晶基板（２）と、
炭化珪素単結晶基板上に形成されたエピタキシャル成長層（３）とを備え、
炭化珪素単結晶基板およびエピタキシャル成長層は、転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在し、貫通転位のうちバーガースベクトルと転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、その角度が４０°よりも大きく９０°より小さい貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴としている。
請求項１０、１１に記載の発明によれば、炭化珪素単結晶基板、または、炭化珪素単結晶基板およびエピタキシャル成長層は、ひずみが大きな貫通転位の密度が低いので、ひずみが大きな貫通転位の密度が高い場合と比較して、デバイス特性を改善できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
第１実施形態におけるＳｉＣ単結晶エピタキシャルウェハの断面図である。 第１実施形態におけるＭＯＳキャパシタの断面図である。 貫通転位を示す模式図である。 貫通転位のバーガースベクトルと転位線がなす角度と、ＭＯＳキャパシタの寿命との関係を示す図である。 他の実施形態におけるＳｉＣ単結晶ウェハの断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。
（第１実施形態）
本実施形態では、ＳｉＣ単結晶エピタキシャルウェハと、このウェハを用いて製造されるＭＯＳキャパシタについて説明する。
図１に示すように、ＳｉＣ単結晶エピタキシャルウェハ１は、ＳｉＣ単結晶基板２と、ＳｉＣ単結晶基板２の表面上にエピタキシャル成長によって形成されたＳｉＣエピタキシャル成長層３とを有する。以下では、ＳｉＣ単結晶エピタキシャルウェハ１をウェハ１とも言い、ＳｉＣ単結晶基板２を単結晶基板２とも言い、ＳｉＣエピタキシャル成長層３をエピ層３とも言う。単結晶基板２およびエピ層３を構成するＳｉＣ単結晶の結晶多形は４Ｈである。ウェハ１の表面１ａ（すなわち、エピ層３の表面３ａ）における｛０００１｝面に対する＜１１−２０＞方向のオフ角度は約４°である。エピ層３の導電型はｎ型である。なお、ＳｉＣ単結晶は、６Ｈ、３Ｃ等の他の結晶多形であってもよい。また、ウェハ１の表面１ａは、｛０００１｝面に対して＜１１−２０＞方向に１０°以内のオフ角が設定されていればよい。
なお、ウェハ１としては、直径が１００ｍｍ以上または約１５０ｍｍ以上のものを用いることができる。また、ウェハ１は、マイクロパイプ密度が１個／ｃｍ２未満、貫通刃状転位密度が３０００個／ｃｍ２未満、積層欠陥密度が０．１個／ｃｍ２未満、インクルージョン密度が１個／ｃｍ３未満であることが好ましい。
図２に示すように、ＭＯＳキャパシタ１０は、ＭＯＳ構造を有する電子デバイスである。ＭＯＳキャパシタ１０は、単結晶基板２と、ＳｉＣ単結晶基板２の表面上に形成されたｎ型ドリフト層としてのエピ層３と、エピ層３の表面３ａ上に形成された酸化膜４と、酸化膜４の表面上に形成された第１電極５と、ＳｉＣ単結晶基板２の裏面上に形成された第２電極６とを備えている。
このＭＯＳキャパシタ１０は、図１に示すウェハ１の表面１ａ上に酸化膜４を形成し、酸化膜４の表面上に第１電極５を形成し、単結晶基板２の裏面上に第２電極６を形成した後、このウェハ１を所望のサイズにダイシングすることで製造される。ウェハ１の単結晶基板２およびエピ層３が、ＭＯＳキャパシタ１０の単結晶基板２およびエピ層３に対応する。このように、本明細書において、「基板」は、ダイシング前のウェハの状態を指す場合と、ウェハをダイシングした後の状態を指す場合とがある。また、本実施形態では、ウェハ１の単結晶基板２およびエピ層３と、ＭＯＳキャパシタ１０の単結晶基板２およびエピ層３とが、本発明のＳｉＣ単結晶に対応する。
図１、２に示すように、ウェハ１、ＭＯＳキャパシタ１０の単結晶基板２およびエピ層３には、貫通転位２０が存在する。この貫通転位２０は、原子面が転位線２１の周りで螺旋状に配置された結晶欠陥である。この貫通転位２０は、転位線２１がＳｉＣ単結晶のｃ面を貫通し、バーガースベクトルが少なくともｃ軸方向の成分を有する転位である。
ここで、ｃ面は｛０００１｝面であり、ｃ軸は＜０００１＞軸である。バーガースベクトルが少なくともｃ軸方向の成分を有するとは、バーガースベクトルがｃ軸方向の成分のみを有する場合と、バーガースベクトルがｃ軸方向の成分と他の軸方向の成分とを有する場合を含む意味である。バーガースベクトルがｃ軸方向の成分と他の軸方向の成分とを有する場合としては、ｂｖ＝ａ＋ｃ、ｂｖ＝ｍ＋ｃ、ｂｖ＝２ａ＋ｃの場合が挙げられる。ここで、ｂｖはバーガースベクトルを示し、ａは１／３＜１１−２０＞方向のベクトルを示し、ｃは＜０００１＞方向のベクトルを示し、ｍは＜１−１００＞方向のベクトルを示す。
さらに、この貫通転位２０は、図３に示すように、バーガースベクトルｂｖの向きと転位線２１の向きとがずれている転位である。バーガースベクトルｂｖと転位線２１の向きとのなす角度θ１が大きいほど、ひずみが増加する。なお、この角度θ１の取り得る範囲は、０°よりも大きく、９０°よりも小さい（０°＜θ１＜９０°）。
そこで、本実施形態では、単結晶基板２およびエピ層３は、このような貫通転位２０のうちバーガースベクトルｂｖと転位線の向きとのなす角度θ１が０°より大きく４０°以内（０°＜θ１≦４０°）である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が４０°よりも大きな（θ１＞４０°）貫通転位２０の密度が３０個／ｃｍ２以下とされている。好ましくは、単結晶基板２およびエピ層３は、角度θ１が２０°以内（０°＜θ１≦２０°）である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が２０°よりも大きな（θ１＞２０°）貫通転位２０の密度が３０個／ｃｍ２以下とされる。さらに好ましくは、単結晶基板２およびエピ層３は、角度θ１が７°以内（０°＜θ１≦７°）である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が７°よりも大きな（θ１＞７°）貫通転位２０の密度が３０個／ｃｍ２以下とされる。角度θ１が０°より大きく４０°以内とは、角度θ１が０°より大きく４０°以内の要件を満たす角度であることを意味し、角度θ１の大きさが均一である場合に限らず、不均一である場合も含まれる。角度θ１が２０°以内、７°以内についても同様である。
バーガースベクトルｂｖは、ＬＡＣＢＥＤ法（大角度収束電子回折法：Large-angle convergent-beam electron diffraction）によって求められる。例えば、電子線をデフォーカスさせ試料に照射すると、転位周辺のひずみによりＨＯＬＺ線が分裂する。そこで、分裂したＨＯＬＺ線をシミュレーションにより指数付けする。ＨＯＬＺ線の指数と分裂数から貫通転位２０のバーガースベクトルｂｖを解析することが可能である。
転位線２１の向きは、ＴＥＭ（透過電子顕微鏡：transmission electron microscope）の３Ｄ（三次元）観察法によって求められる。通常のＴＥＭ観察では、電子線入射方向と垂直な方向の転位の傾きは評価可能であるが、平行な方向の傾きは評価できない。すなわち、電子線入射方向と平行な面内での転位の傾きは評価できない。そこで、入射電子線方向または試料を傾斜させることで、所定の入射方向と平行な方向の傾きを評価する。
例えば、電子線回折像から入射方向を［１−１００］に合わせて観察することで、＜０００１＞軸から［１１−２０］方向の傾斜角度を観察できる。なお、＜０００１＞軸方向は電子線回折像から判断する。次に、電子線照射方向を＜０００１＞軸に対称に回転させる。これにより、観察される転位の傾きが変化する。その変化量から[１−１００]方向の傾きを計算し求める。
転位線２１の向きは、共焦点機能を有するフォトルミネッセンス装置（３ＤＰＬ）を用いて求めたり、共焦点機能を有するラマン分光装置（３Ｄラマン）を用いて求めたりすることも可能である。
バーガースベクトルｂｖと転位線２１のなす角度は、空間図形における二つのベクトルのなす角度を求める算出方法を用いて求められる。
貫通転位２０の密度は、ＳｉＣ単結晶の所定の面における１ｃｍ２当たりに存在する貫通転位２０の個数を数えることで求められる。例えば、エピ層３に対して、ＫＯＨを含む溶融塩を用いたエッチングを行い、ＴＥＭや光学顕微鏡を用いて、略六角形形状のエッチピットが観察された貫通転位２０の数を数える。観察する面としては、ｃ面から傾斜した面であって傾斜角度が１０°以下の面を用いる。観察する領域は、１ｃｍ×１ｃｍの大きさの領域である。なお、観察する領域は、１ｃｍ×１ｃｍの大きさ以上の領域であっても、１ｃｍ×１ｃｍの大きさ未満であってもよい。ただし、観察領域が十分な大きさを有していない場合、正確な転位密度を評価できないため、観察する領域は１ｃｍ×１ｃｍの大きさ以上の領域であることが好ましい。
ここで、図４に、上記したＭＯＳキャパシタ１０の寿命と、単結晶基板２およびエピ層３に存在する貫通転位２０のバーガースベクトルｂｖと転位線２１とがなす角度θ１との関係について、本発明者が調べた実験結果を示す。
この実験では、図４中の点Ｐ１〜Ｐ６のように、貫通転位２０の角度θ１が所定の大きさ以下のものの密度が所定の大きさであるウェハ１を用いた。また、実験で用いたウェハ１のうち点Ｐ１、Ｐ２、Ｐ３のウェハ１については、各点の角度を超える貫通転位の密度が３０個／ｃｍ２以下のものであった。例えば、点Ｐ３のウェハ１は、点Ｐ３の角度よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下のものであった。図４中の点Ｐ１、Ｐ２、Ｐ３についての近似曲線ＴＬ１は、各点を最小二乗法により指数関数で近似することで求めたものである。
また、図４中の点Ｐ１、Ｐ２、Ｐ４、Ｐ５、Ｐ６のウェハ１については、貫通転位２０のバーガースベクトルｂｖはａ＋ｃであった。また、点Ｐ３のウェハ１については、貫通転位２０のバーガースベクトルｂｖはｍ＋ｃであった。用いたウェハ１は、特許第３７４５６６８号に記載の製造方法によって製造されたものである。また、用いたウェハ１は、表面１ａが｛０００１｝面に対して＜１１−２０＞方向に約４°のオフ角が設定されたものである。また、密度を測定した貫通転位２０は、表面１ａに到達していたものである。
ＭＯＳキャパシタ１０の寿命の測定では、ＭＯＳキャパシタ１０に対して逆方向に一定の電圧を印加し、リーク電流値が所定値に増加するまでの時間を測定した。
図４に示す実験結果より、２０００秒以上の寿命を持つような高品質デバイスを作製するためには、角度θ１が０°より大きく４０°以内の貫通転位２０が３００個／ｃｍ２以下に抑えられており、角度θ１が４０°より大きな貫通転位２０が３０個／ｃｍ２以下に抑えられていればよいことがわかった。また、５０００秒以上の寿命を持つような高品質デバイスを作製するためには、角度θ１が０°より大きく２０°以内の貫通転位２０が３００個／ｃｍ２以下に抑えられており、角度θ１が２０°より大きな貫通転位２０が３０個／ｃｍ２以下に抑えられていればよいことがわかった。さらに、１００００秒以上の寿命を持つような高品質デバイスを作製するためには、角度θ１が０°より大きく７°以内の貫通転位２０が３００個／ｃｍ２以下に抑えられており、角度θ１が７°より大きな貫通転位２０が３０個／ｃｍ２以下に抑えられていればよいことがわかった。
なお、図４は、ウェハ１に存在する貫通転位の角度θ１が特定の大きさ以下である場合の実験結果であるが、この実験結果より、角度θ１の大きさが不均一であっても、角度θ１が４０°よりも小さければ、２０００秒以上の寿命を持つ高品質なデバイスを作製できることが推測できる。
以上の説明の通り、本実施形態のウェハ１は、単結晶基板２およびエピ層３に存在する貫通転位２０のうちバーガースベクトルｂｖと転位線２１の向きとのなす角度θ１が０°より大きく４０°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が４０°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされている。本実施形態のウェハ１は、好ましくは、角度θ１が２０°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が２０°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされる。本実施形態のウェハ１は、さらに好ましくは、角度θ１が７°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が７°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされる。
このように、本実施形態のウェハ１は、ひずみが大きな貫通転位の密度が低くされている。したがって、本実施形態のウェハ１を用いて、ＭＯＳキャパシタ１０を製造することで、ＭＯＳキャパシタ１０の寿命を長くできる。
また、本実施形態のＭＯＳキャパシタ１０は、単結晶基板２およびエピ層３に存在する貫通転位２０のうちバーガースベクトルｂｖと転位線２１の向きとのなす角度θ１が０°より大きく４０°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が４０°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされており、好ましくは、角度θ１が２０°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が２０°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされており、さらに好ましくは、角度θ１が７°以内である貫通転位２０の密度が３００個／ｃｍ２以下とされ、角度θ１が７°よりも大きな貫通転位２０の密度が３０個／ｃｍ２以下とされている。
このように、ＭＯＳキャパシタ１０を構成する単結晶基板２およびエピ層３は、ひずみが大きな貫通転位の密度が低くなっている。このため、ひずみが大きな貫通転位の密度が高い場合と比較して、ＭＯＳキャパシタ１０の寿命を長くできる。すなわち、電子デバイスのデバイス特性を改善できる。
なお、本実施形態では、ウェハ１およびＭＯＳキャパシタ１０のエピ層３の表面３ａが｛０００１｝面に対して＜１１−２０＞方向に１０°以内のオフ角が設定されており、この表面３ａに到達するように存在する貫通転位２０の角度θ１と密度を特定している。これは、ひずみが大きな貫通転位２０がエピ層３の表面３ａ近傍に存在する場合に、デバイス特性への影響が特に大きいと考えられるからである。ただし、ひずみが大きな貫通転位２０がエピ層３の表面３ａ近傍に存在する場合に限らず、エピ層３のうち表面３ａ近傍以外の部位に存在する場合においても、貫通転位２０がデバイス特性に悪影響を及ぼすと考えられる。したがって、角度θ１と密度を特定する貫通転位２０は、表面３ａに到達するように、エピ層３に存在するものに限られない。
また、本実施形態のウェハ１は、特許第３７４５６６８号に記載の製造方法によって製造されたものであるが、他の製造方法によって製造されたものであってもよい。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、下記のように、特許請求の範囲に記載した範囲内において適宜変更が可能である。
（１）第１実施形態では、ＳｉＣ単結晶を用いて製造される電子デバイスの一例としてＭＯＳキャパシタ１０を挙げ、このＭＯＳキャパシタ１０の寿命について調べたが、他の電子デバイスの寿命についても図４と同様の結果が得られるものと考えられる。他の電子デバイスとしては、ＭＯＳキャパシタ以外のＭＯＳ構造を有する電子デバイスや、ダイオードを有する電子デバイスが挙げられる。ＭＯＳ構造を有する電子デバイスは、ＭＯＳキャパシタ１０と同様に、ＳｉＣ単結晶の上に酸化膜４を介して第１電極５を形成した構造のものである。例えば、ＭＯＳ構造を有する電子デバイスとしては、第１電極５をゲート電極とするＭＯＳＦＥＴなどが挙げられる。ダイオードを有する電子デバイスとしては、ショットキーダイオードやＰＮダイオードが挙げられる。例えば、図２における酸化膜４を除いた構造、すなわちエピ層３の表面３ａに第１電極５を形成し、第１電極５をエピ層３に対してショットキー接触させることでショットキーダイオードを構成できる。また、図２において、エピ層３の表層部にｐ型層を形成し、ｐ型層に対して第１電極５をオーミック接触させることでＰＮダイオードを構成できる。
（２）第１実施形態では、ＳｉＣ単結晶エピタキシャルウェハ１を用いて電子デバイスを製造したが、図５に示すＳｉＣ単結晶ウェハ１０１を用いて電子デバイスを製造してもよい。このＳｉＣ単結晶ウェハ１０１は、ＳｉＣ単結晶が基板状にされたものであり、エピタキシャル成長層を有していないものである。すなわち、このＳｉＣ単結晶ウェハ１０１は、第１実施形態のウェハ１の単結晶基板２とエピ層３のうち単結晶基板２のみで構成されたものに相当する。
このＳｉＣ単結晶ウェハ１０１は、第１実施形態のウェハ１の単結晶基板２と同様に、ひずみが大きな貫通転位の密度が低くなっている。このため、ＳｉＣ単結晶ウェハ１０１を用いて、電子デバイスを製造することで、第１実施形態と同様に、電子デバイスの寿命を長くできる。
なお、このＳｉＣ単結晶ウェハ１０１は、表面１０１ａが｛０００１｝面に対して＜１１−２０＞方向に１０°以内のオフ角が設定されたものであり、この表面１０１ａに到達する貫通転位２０について、第１実施形態と同様の特定がされていることが好ましい。
この場合に製造される電子デバイスは、ＳｉＣ単結晶基板とＳｉＣエピタキシャル成長層とを有する構造に限らず、ＳｉＣ単結晶基板を有しているが、エピタキシャル成長層を有してない構造のものでもよい。エピタキシャル成長層を有してない構造の電子デバイスとしては、例えば、図２に示すＭＯＳキャパシタ１０において、エピ層３が形成されておらず、エピ層３に相当する部位を単結晶基板２が構成する構造のものが挙げられる。このとき、単結晶基板２の表面がＳｉＣ単結晶ウェハ１０１の表面１０１ａに対応する。
（３）上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
１ ＳｉＣ単結晶エピタキシャルウェハ
２ ＳｉＣ単結晶基板
３ ＳｉＣエピタキシャル成長層
１０ ＭＯＳキャパシタ
２０ 貫通転位
２１ 転位線
１０１ ＳｉＣ単結晶ウェハ

Claims (15)

  1. 転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する炭化珪素単結晶（２、３）であって、
    前記貫通転位のうち、前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする炭化珪素単結晶。
  2. 前記角度が０°より大きく２０°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が２０°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする請求項１に記載の炭化珪素単結晶。
  3. 前記角度が０°より大きく７°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が７°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする請求項１に記載の炭化珪素単結晶。
  4. 転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する炭化珪素単結晶ウェハ（１０１）であって、
    前記貫通転位のうち、前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする炭化珪素単結晶ウェハ。
  5. 前記角度が０°より大きく２０°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が２０°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする請求項４に記載の炭化珪素単結晶ウェハ。
  6. 前記角度が０°より大きく７°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が７°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする請求項４に記載の炭化珪素単結晶ウェハ。
  7. 炭化珪素単結晶基板（２）と、
    前記炭化珪素単結晶基板上に形成されたエピタキシャル成長層（３）とを備える炭化珪素単結晶エピタキシャルウェハであって、
    前記炭化珪素単結晶基板および前記エピタキシャル成長層は、転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在し、
    前記貫通転位のうち、前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする炭化珪素単結晶エピタキシャルウェハ。
  8. 前記角度が０°より大きく２０°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が２０°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする請求項７に記載の炭化珪素単結晶エピタキシャルウェハ。
  9. 前記角度が０°より大きく７°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が７°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする請求項７に記載の炭化珪素単結晶エピタキシャルウェハ。
  10. 転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在する炭化珪素単結晶基板（２）を備え、
    前記炭化珪素単結晶基板は、前記貫通転位のうち、前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする電子デバイス。
  11. 炭化珪素単結晶基板（２）と、
    前記炭化珪素単結晶基板上に形成されたエピタキシャル成長層（３）とを備え、
    前記炭化珪素単結晶基板および前記エピタキシャル成長層は、転位線（２１）がｃ面を貫通するとともに、バーガースベクトル（ｂｖ）が少なくともｃ軸方向の成分を有する貫通転位（２０）が存在し、前記貫通転位のうち前記バーガースベクトルと前記転位線の向きとのなす角度（θ１）が０°より大きく４０°以内である貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が４０°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする電子デバイス。
  12. 前記角度が０°より大きく２０°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が２０°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする請求項１０または１１に記載の電子デバイス。
  13. 前記角度が０°より大きく７°以内である前記貫通転位の密度が３００個／ｃｍ２以下とされ、前記角度が７°よりも大きく９０°より小さい前記貫通転位の密度が３０個／ｃｍ２以下とされていることを特徴とする請求項１０または１１に記載の電子デバイス。
  14. 前記炭化珪素単結晶ウェハの直径は、１００ｍｍ以上であることを特徴とする請求項４ないし６のいずれか１つに記載の炭化珪素単結晶ウェハ。
  15. 前記炭化珪素単結晶エピタキシャルウェハの直径は、１００ｍｍ以上であることを特徴とする請求項７ないし９のいずれか１つに記載の炭化珪素単結晶エピタキシャルウェハ。
JP2015170814A 2015-08-31 2015-08-31 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス Active JP6597065B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015170814A JP6597065B2 (ja) 2015-08-31 2015-08-31 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス
DE112016003919.0T DE112016003919T8 (de) 2015-08-31 2016-08-25 Siliciumcarbideinkristall, siliciumcarbideinkristallwafer, siliciumcarbideinkristallepitaxialwafer und elektronische vorrichtung
CN201680049110.4A CN108026661B (zh) 2015-08-31 2016-08-25 碳化硅单晶、碳化硅单晶晶片、碳化硅单晶外延晶片、电子器件
PCT/JP2016/074724 WO2017038591A1 (ja) 2015-08-31 2016-08-25 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス
US15/748,274 US10181517B2 (en) 2015-08-31 2016-08-25 Silicon carbide single crystal, silicon carbide single crystal wafer, silicon carbide single crystal epitaxial wafer, and electronic device
KR1020187008839A KR102132209B1 (ko) 2015-08-31 2016-08-25 탄화 규소 단결정, 탄화 규소 단결정 웨이퍼, 탄화 규소 단결정 에피택셜 웨이퍼, 전자 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015170814A JP6597065B2 (ja) 2015-08-31 2015-08-31 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス

Publications (2)

Publication Number Publication Date
JP2017048068A JP2017048068A (ja) 2017-03-09
JP6597065B2 true JP6597065B2 (ja) 2019-10-30

Family

ID=58188780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015170814A Active JP6597065B2 (ja) 2015-08-31 2015-08-31 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス

Country Status (6)

Country Link
US (1) US10181517B2 (ja)
JP (1) JP6597065B2 (ja)
KR (1) KR102132209B1 (ja)
CN (1) CN108026661B (ja)
DE (1) DE112016003919T8 (ja)
WO (1) WO2017038591A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7209955B2 (ja) 2018-08-30 2023-01-23 国立研究開発法人産業技術総合研究所 ｎ型４Ｈ－ＳｉＣ単結晶基板およびｎ型４Ｈ－ＳｉＣ単結晶基板の製造方法
KR102192518B1 (ko) 2020-07-14 2020-12-17 에스케이씨 주식회사 웨이퍼 및 웨이퍼의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745668B2 (ja) * 2001-10-12 2006-02-15 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法並びにＳｉＣ種結晶の製造方法
DE10247017B4 (de) 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP4758492B2 (ja) * 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
JP5696630B2 (ja) 2011-09-21 2015-04-08 住友電気工業株式会社 炭化珪素基板およびその製造方法
JP5857986B2 (ja) * 2013-02-20 2016-02-10 株式会社デンソー 炭化珪素単結晶および炭化珪素単結晶の製造方法
JP6133127B2 (ja) * 2013-05-23 2017-05-24 株式会社豊田中央研究所 ＳｉＣ単結晶及びその製造方法
JP5931825B2 (ja) * 2013-09-20 2016-06-08 新日鉄住金マテリアルズ株式会社 炭化珪素単結晶インゴットの製造方法
JP6467775B2 (ja) 2014-03-10 2019-02-13 富士通株式会社 部品内蔵基板の製造方法
EP3026147A4 (en) * 2014-09-30 2016-10-12 Nippon Steel & Sumikin Mat Co SILICON CARBIDE MONOCRYSTAL WAFER AND PROCESS FOR PRODUCING MONOCRYSTAL SILICON CARBIDE INGOT

Also Published As

Publication number Publication date
KR102132209B1 (ko) 2020-07-10
DE112016003919T5 (de) 2018-05-09
US20180219069A1 (en) 2018-08-02
DE112016003919T8 (de) 2018-07-19
CN108026661B (zh) 2020-11-10
US10181517B2 (en) 2019-01-15
JP2017048068A (ja) 2017-03-09
KR20180044999A (ko) 2018-05-03
WO2017038591A1 (ja) 2017-03-09
CN108026661A (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
US9337277B2 (en) High voltage power semiconductor device on SiC
JP5000424B2 (ja) 炭化珪素単結晶ウェハの欠陥検出方法、及び炭化珪素半導体素子の製造方法
KR101212847B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP2009164571A (ja) 炭化ケイ素半導体装置およびその製造方法
US20220223482A1 (en) EVALUATION METHOD AND MANUFACTURING METHOD OF SiC EPITAXIAL WAFER
WO2015066596A1 (en) High power gallium nitride electronics using miscut substrates
US10985079B2 (en) Method of manufacturing SiC epitaxial wafer
Ha et al. Dislocation nucleation in 4H silicon carbide epitaxy
JP6597065B2 (ja) 炭化珪素単結晶、炭化珪素単結晶ウェハ、炭化珪素単結晶エピタキシャルウェハ、電子デバイス
CN111900097B (zh) 检测宽禁带半导体中深能级缺陷态的方法
US11094835B2 (en) Silicon carbide substrate, method for manufacturing silicon carbide substrate, and method for manufacturing silicon carbide semiconductor device
JP6061017B1 (ja) 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法
Berechman et al. Trapezoid defect in 4H–SiC epilayers
US10253431B2 (en) Silicon carbide single crystal and method for producing silicon carbide single crystal
JP5558268B2 (ja) 半導体単結晶基板の欠陥観察方法
JP2008235767A (ja) 半導体素子及びその製造方法
JP2020126985A (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP2023054875A (ja) ウェーハ及び半導体装置
CN118156288A (zh) 碳化硅基板及使用它的碳化硅半导体装置
JP2019153677A (ja) 半導体装置
JP2016149497A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190916

R150 Certificate of patent or registration of utility model

Ref document number: 6597065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250