JP2023054875A - ウェーハ及び半導体装置 - Google Patents

ウェーハ及び半導体装置 Download PDF

Info

Publication number
JP2023054875A
JP2023054875A JP2021163826A JP2021163826A JP2023054875A JP 2023054875 A JP2023054875 A JP 2023054875A JP 2021163826 A JP2021163826 A JP 2021163826A JP 2021163826 A JP2021163826 A JP 2021163826A JP 2023054875 A JP2023054875 A JP 2023054875A
Authority
JP
Japan
Prior art keywords
electrode
short side
semiconductor
region
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021163826A
Other languages
English (en)
Inventor
譲司 西尾
Joji Nishio
千春 太田
Chiharu Ota
達雄 清水
Tatsuo Shimizu
良介 飯島
Ryosuke Iijima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021163826A priority Critical patent/JP2023054875A/ja
Priority to US17/812,249 priority patent/US20230107057A1/en
Publication of JP2023054875A publication Critical patent/JP2023054875A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】特性を安定化できるウェーハ及び半導体装置を提供する。【解決手段】実施形態によれば、ウェーハは、炭化珪素を含み第１面を含む基体と、第１面に設けられた炭化珪素を含む結晶層と、を含む。結晶層は、複数の第１積層欠陥と、１または複数の第２積層欠陥と、を含む。第１積層欠陥は、第１長辺と、第１短辺と、第１斜辺と、を含む。基体から結晶層への第１方向における第１長辺の位置は、基体の第１方向における位置と、第１短辺と第１斜辺との間の第１角部の第１方向における位置と、の間にある。第２積層欠陥の１つは、第２長辺と、第２短辺と、第２斜辺と、を含む。第２短辺と第２斜辺との間の第２角部の第１方向における位置は、基体の第１方向における位置と、第２長辺の第１方向における位置と、の間にある。第１積層欠陥の密度は、第２積層欠陥の密度よりも高い。【選択図】図１

Description

本発明の実施形態は、ウェーハ及び半導体装置に関する。
例えば、炭化珪素を含むウェーハを用いて半導体装置が製造される。半導体装置において、安定した特性が望まれる。
特開２０１４－１４６７４８号公報
本発明の実施形態は、特性を安定化できるウェーハ及び半導体装置を提供する。
本発明の実施形態によれば、ウェーハは、炭化珪素を含み第１面を含む基体と、前記第１面に設けられた炭化珪素を含む結晶層と、を含む。前記結晶層は、複数の第１積層欠陥と、１または複数の第２積層欠陥と、を含む。前記複数の第１積層欠陥の１つは、第１長辺と、第１短辺と、第１斜辺と、を含む。前記第１長辺の長さは、前記第１短辺の長さよりも長い。前記第１長辺と前記第１短辺との間の角度は実質的に直角である。前記第１長辺は、前記第１面に沿う。前記基体から前記結晶層への第１方向における前記第１長辺の位置は、前記基体の前記第１方向における位置と、前記第１短辺と前記第１斜辺との間の第１角部の前記第１方向における位置と、の間にある。前記１または前記複数の第２積層欠陥の１つは、第２長辺と、第２短辺と、第２斜辺と、を含む。前記第２長辺の長さは、前記第２短辺の長さよりも長い。前記第２長辺と前記第２短辺との間の角度は実質的に直角である。前記第２長辺は、前記第１面に沿う。前記第２短辺と前記第２斜辺との間の第２角部の前記第１方向における位置は、前記基体の前記第１方向における前記位置と、前記第２長辺の前記第１方向における位置と、の間にある。前記結晶層における前記複数の第１積層欠陥の第１密度は、前記結晶層における前記１または複数の第２積層欠陥の第２密度よりも高い。
図１は、第１実施形態に係るウェーハを例示する模式的斜視図である。 図２（ａ）～図２（ｃ）は、第１実施形態に係るウェーハの一部を例示する模式図である。 図３（ａ）～図３（ｃ）は、第１実施形態に係るウェーハの一部を例示する模式図である。 図４は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図５は、第２実施形態に係る半導体装置を例示する模式的断面図である。 図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係るウェーハを例示する模式的斜視図である。
図１に示すように、実施形態に係るウェーハ１００は、基体１０ｓ及び結晶層１０Ｃを含む。基体１０ｓは、炭化珪素（ＳｉＣ）を含む。基体１０ｓは、例えば、炭化珪素結晶基板である。基体１０ｓは、第１面１０Ｆを含む。第１面１０Ｆは、例えば、上面である。
結晶層１０Ｃは、第１面１０Ｆに設けられる。結晶層１０Ｃは、第１面１０Ｆと接する。結晶層１０Ｃは、炭化珪素を含む。結晶層１０Ｃは、炭化珪素のエピタキシャル成長層である。
この例では、結晶層１０Ｃは、第１結晶領域４１及び第２結晶領域４２を含む。第１結晶領域４１は、基体１０ｓと第２結晶領域４２との間にある。第２結晶領域４２における不純物の濃度は、第１結晶領域４１におけるその不純物の濃度よりも高い。１つの例において、この不純物は、ｐ形である。この場合に、第１結晶領域４１は、ｎ形で良い。例えば、第１結晶領域４１は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含む第１元素を含む。第２結晶領域４２は、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む第２元素を含む。このように、第１結晶領域４１及び第２結晶領域４２において、導電形が異なって良い。第１結晶領域４１における第１元素の濃度は、例えば、５×１０１３ｃｍ－３以上５×１０１６ｃｍ－３以下である。第２結晶領域４２における第２元素の濃度は、例えば、１×１０１７ｃｍ－３以上５×１０２０ｃｍ－３以下である。
図１に示すように、結晶層１０Ｃは、複数の第１積層欠陥ＳＦ１と、１または複数の第２積層欠陥ＳＦ２と、を含む。これらの積層欠陥は、例えば、結晶層１０Ｃにおいて、基体１０ｓの基底面転位ＢＰＤ（basal plane dislocation）と繋がる基底面転位ＢＰＤから生される。例えば、結晶層１０Ｃに紫外線などを照射することで、結晶層１０Ｃに生成された基底面転位ＢＰＤから積層欠陥が拡張する。積層欠陥は、例えば、単一ショックレー型積層欠陥である。
大きく分けて２種類の積層欠陥が存在し得る。これらが、複数の第１積層欠陥ＳＦ１と、１または複数の第２積層欠陥ＳＦ２と、に対応する。
図１に示すように、基体１０ｓから結晶層１０Ｃへの第１方向Ｄ１をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
基体１０ｓ及び結晶層１０Ｃは、層状である。基体１０ｓ及び結晶層１０Ｃは、Ｘ－Ｙ平面に実質的に平行に広がる。
第１面１０Ｆは、基体１０ｓの（０００１）面に対して傾斜して良い。例えば、基体１０ｓの［０００１］方向は、Ｚ軸方向（第１方向Ｄ１）に対して傾斜して良い。例えば、基体１０ｓの［０００１］方向と、Ｚ軸方向（第１方向Ｄ１）と、の間の角度θは、０度よりも大きく１０度以下で良い。例えば、第１面１０Ｆと、基体１０ｓの（０００１）面と、の間の角度θは、０度よりも大きく１０度以下で良い。基体１０ｓは、オフセット基板である。角度θは、第１面１０Ｆと、結晶層１０Ｃの（０００１）面と、の間の角度に対応する。
以下、複数の第１積層欠陥ＳＦ１の１つ、及び、１つの第２積層欠陥ＳＦ２の例について説明する。
図２（ａ）～図２（ｃ）は、第１実施形態に係るウェーハの一部を例示する模式図である。
これらの図は、第１積層欠陥ＳＦ１を例示している。図２（ａ）は、断面図である。図２（ｂ）は、Ｚ軸方向に沿ってみたときの平面図である。図２（ｃ）は、［０００１］方向に沿ってみたときの平面図である。
図２（ｂ）及び図２（ｃ）に示すように、第１積層欠陥ＳＦ１は、直角三角形状である。図２（ｃ）に示すように、複数の第１積層欠陥ＳＦ１の１つは、第１長辺４５ａと、第１短辺４６ａと、第１斜辺４７ａと、を含む。第１長辺４５ａの長さは、第１短辺４６ａの長さよりも長い。第１長辺４５ａと第１短辺４６ａとの間の角度α３は、実質的に直角である。第１長辺４５ａは、結晶層１０Ｃの［－１１００］方向に沿う。第１短辺４６ａは、結晶層１０Ｃの［１１－２０］方向に沿う。
この明細書において、「［－１１００］」などの表記において、「－」は、「－」の後の数字に「バー」が付されることを示す。
第１短辺４６ａと第１斜辺４７ａとの間に第１角部４８ａがある。第１短辺４６ａと第１斜辺４７ａとの間の角度α１（第１角部４８ａの角度）は、実質的に６０度である。第１長辺４５ａと第１斜辺４７ａとの間の角度α２は、実質的に３０度である。
図２（ａ）及び図２（ｃ）に示すように、第１長辺４５ａは、第１面１０Ｆに沿う。第１長辺４５ａは、Ｘ－Ｙ平面に沿う。第１長辺４５ａは、第１方向Ｄ１に対して実質的に垂直である。
図２（ａ）に示すように、第１長辺４５ａの第１方向Ｄ１における位置は、基体１０ｓの第１方向Ｄ１における位置と、第１角部４８ａの第１方向Ｄ１における位置と、の間にある。既に説明したように、第１角部４８ａは、第１短辺４６ａと第１斜辺４７ａとの間の角部である。
図２（ａ）に示すように、第１積層欠陥ＳＦ１においては、第１長辺４５ａは、基体１０ｓの側（深い側）にある。第１角部４８ａは、基体１０ｓから遠い側（浅い側）にある。
図３（ａ）～図３（ｃ）は、第１実施形態に係るウェーハの一部を例示する模式図である。
これらの図は、第２積層欠陥ＳＦ２を例示している。図３（ａ）は、断面図である。図３（ｂ）は、Ｚ軸方向に沿ってみたときの平面図である。図３（ｃ）は、［０００１］方向に沿ってみたときの平面図である。
図３（ｂ）及び図３（ｃ）に示すように、第２積層欠陥ＳＦ２は、直角三角形状である。図３（ｃ）に示すように、１または複数の第２積層欠陥ＳＦ２の１つは、第２長辺４５ｂと、第２短辺４６ｂと、第２斜辺４７ｂと、を含む。第２長辺４５ｂの長さは、第２短辺４６ｂの長さよりも長い。第２長辺４５ｂと第２短辺４６ｂとの間の角度α６は、実質的に直角である。第２長辺４５ｂは、結晶層１０Ｃの［－１１００］方向に沿う。第２短辺４６ｂは、結晶層１０Ｃの［１１－２０］方向に沿う。
第２短辺４６ｂと第２斜辺４７ｂとの間に第１角部４８ｂがある。第２短辺４６ｂと第２斜辺４７ｂとの間の角度α４（第２角部４８ｂの角度）は、実質的に６０度である。第２長辺４５ｂと第２斜辺４７ｂとの間の角度α５は、実質的に３０度である。
図３（ａ）及び図３（ｃ）に示すように、第２長辺４５ｂは、第１面１０Ｆに沿う。第２長辺４５ｂは、Ｘ－Ｙ平面に沿う。第２長辺４５ｂは、第１方向Ｄ１に対して実質的に垂直である。
図３（ａ）に示すように、第２角部４８ｂの第１方向Ｄ１における位置は、基体１０ｓの第１方向Ｄ１における位置と、第２長辺４５ｂの第１方向Ｄ１における位置と、の間にある。既に説明したように、第２角部４８ｂは、第２短辺４６ｂと第２斜辺４７ｂとの間の角部である。
図３（ａ）に示すように、第２積層欠陥ＳＦ２においては、第２長辺４５ｂは、基体１０ｓから遠い側（浅い側）にある。第２角部４８ｂは、基体１０ｓの側（深い側）にある。
このように構成が異なる第１積層欠陥ＳＦ１及び第２積層欠陥ＳＦ２が生じ得る。実施形態においては、結晶層１０Ｃにおける複数の第１積層欠陥ＳＦ１の第１密度は、結晶層１０Ｃにおける、１または複数の第２積層欠陥ＳＦ２の第２密度よりも高い。
例えば、積層欠陥により順電圧Ｖｆの劣化が生じる場合がある。さらに、積層欠陥の部分転位がｐ形層に達すると、逆方向特性においてリーク電流が大きくなり耐圧不良が生じる場合がある。
発明者の検討によると、第２積層欠陥ＳＦ２は劣化を生じ易く、第１積層欠陥ＳＦ１は劣化を生じ難いことが分かった。
第２積層欠陥ＳＦ２においては、第２長辺４５ｂは、浅い側に存在する。図３（ａ）に示すように、例えば、第２長辺４５ｂは、第２結晶領域４２中に存在する場合もある。浅い第２長辺４５ｂに起因して、順電圧Ｖｆの劣化が生じ易い。リーク電流が大きくなり易い。
これに対して、第１積層欠陥ＳＦ１においては、第１角部４８ａが浅い側に存在する。第１角部４８ａは、実質的に点であり、短い、または、面積が小さい。このため、第１角部４８ａに起因する順電圧Ｖｆの劣化が実質的に生じない。順電圧Ｖｆの劣化が抑制される。第１積層欠陥ＳＦ１においては、リーク電流の増大が抑制される。
第１積層欠陥ＳＦ１は、特性に悪影響を実質的に与えない。第２積層欠陥ＳＦ２は、特性に悪影響を与える。このため、第２積層欠陥ＳＦ２を少なくすることで、順電圧Ｖｆの劣化が抑制できる。リーク電流の増大が抑制される。
このとき、第２積層欠陥ＳＦ２の減少に加えて、第１積層欠陥ＳＦ１を減少させると、例えば、結晶層１０Ｃの歪みが生じやすい。例えば、結晶層１０Ｃがステップ成長などによりエピタキシャル成長する際に、積層欠陥の基となる転位が生じる。この転位により、結晶層１０Ｃ中に生じる応力が緩和する。第１積層欠陥ＳＦ１が存在することで、転位、及び、転位から拡張する積層欠陥により、結晶層１０Ｃ中の応力が緩和され、歪みが抑制される。第１積層欠陥ＳＦ１が存在することにより、安定した特性の結晶層１０Ｃが実用的に得られる。
実施形態においては、順電圧Ｖｆの劣化を実質的に生じさせない第１積層欠陥ＳＦ１を設け、順電圧Ｖｆの劣化を生じさせる第２積層欠陥ＳＦ２を減少させる。これにより、応力を緩和し、歪みを抑制しつつ、順電圧Ｖｆの劣化が抑制できる。リーク電流の増大が抑制される。実施形態によれば、特性を安定化できるウェーハ及び半導体装置が提供される。
発明者の検討によると、１つの製造条件において、第１積層欠陥ＳＦ１及び第２積層欠陥ＳＦ２の両方が生じる。第１積層欠陥ＳＦ１及び第２積層欠陥ＳＦ２のそれぞれは、ある発生確率で発生する。一般に、第２積層欠陥ＳＦ２の発生確率は、第１積層欠陥ＳＦ１の発生確率よりも高いと考えられる。この場合、第１積層欠陥ＳＦ１の密度は、第２積層欠陥ＳＦ２の密度よりも低くなる。
これに対して、実施形態に係るウェーハ１００おいては、第１積層欠陥ＳＦ１の密度が第２積層欠陥ＳＦ２の密度よりも高い。１つの例において、このようなウェーハ１００は、例えば、製造したウェーハ１００を検査により選別することで得られる。
例えば、基体１０ｓ及び結晶層１０Ｃを含むウェーハに紫外線などを照射する。これにより、積層欠陥が拡張する。この積層欠陥には、第１積層欠陥ＳＦ１及び第２積層欠陥ＳＦ２が含まれる。この結晶層１０Ｃに、例えば、光を照射し、フォトルミネッセンスイメージングにより、拡張させた積層欠陥が観察できる。第１積層欠陥ＳＦ１及び第２積層欠陥ＳＦ２の構成が異なるため、第１積層欠陥ＳＦ１及び第２積層欠陥ＳＦ２の存在は容易に区別できる。観察により、第２積層欠陥ＳＦ２の量が検査できる。例えば、検査結果に基づいて、第２積層欠陥ＳＦ２が多いウェーハは半導体装置の製造に用いない。または、ウェーハ中で第２積層欠陥ＳＦ２が多い領域を、半導体装置の製品として用いない。このような方法により、第１積層欠陥ＳＦ１の密度が第２積層欠陥ＳＦ２の密度よりも高いウェーハ１００が得られる。第１積層欠陥ＳＦ１の密度が第２積層欠陥ＳＦ２の密度よりも高い半導体装置が得られる。
実施形態において、第１積層欠陥ＳＦ１の密度が第２積層欠陥ＳＦ２の密度よりも高いウェーハ１００を得る方法は、任意である。
実施形態において、例えば、第１密度は、第２密度の１．２倍以上である。例えば、歪みを抑制しつつ、特性を安定化させ易い。第１密度は、第２密度の２倍以上でも良い。例えば、歪みをさらに抑制しつつ、特性をさらに安定化させ易い。
図２（ａ）に示すように、結晶層１０Ｃは、第１結晶領域４１及び第２結晶領域４２を含んで良い。第１結晶領域４１は、基体１０ｓと第２結晶領域４２との間にある。既に説明したように、第２結晶領域４２における不純物の濃度は、第１結晶領域４１におけるその不純物の濃度よりも高い。
図２（ａ）に示すように、実施形態において、第１積層欠陥ＳＦ１の第１角部４８ａは、第１結晶領域４１及び第２結晶領域４２の界面よりも下にあっても良い。第１角部４８ａは、第１結晶領域４１中にあり、第２結晶領域４２から離れても良い。例えば、第１角部４８ａの第１方向Ｄ１における位置は、第１長辺４５ａの第１方向Ｄ１における位置と、第２結晶領域４２の第１方向Ｄ１における位置と、の間にある。第１積層欠陥ＳＦ１が第２結晶領域４２から離れることで、特性の変動がより抑制される。
図２（ａ）に示すように、第１面１０Ｆと、結晶層１０Ｃの（０００１）面と、の間の角度は、角度θに対応する。角度θは、例えば、０よりも大きく１０度以下である。第１結晶領域４１は、第１方向Ｄ１に沿う第１厚さｔ１を有する。図２（ｃ）に示すように、第１短辺４６ａの長さを長さＬ１とする。上記のように、第１角部４８ａは、第１結晶領域４１中にあり、第２結晶領域４２から離れる。この場合、長さＬ１は、ｔ１／ｔａｎ（θ）よりも小さい。第１積層欠陥ＳＦ１が第２結晶領域４２から離れることで、特性の変動がより抑制される。
図３（ａ）に示すように、第２積層欠陥ＳＦ２において、第２短辺４６ｂの長さを長さＬ２とする。長さＬ２は、例えば、ｔ１／ｔａｎ（θ）以上である。
実施形態において、第１積層欠陥ＳＦ１の第１短辺４６ａは、第２短辺４６ｂよりも短い。
実施形態において、第１厚さｔ１は、例えば、５μｍ以上１５０μｍ以下である。例えば、このような厚さにおいて、第１積層欠陥ＳＦ１及び第２積層欠陥ＳＦ２が生じやすい。
第２結晶領域４２の第１方向Ｄ１に沿う第２厚さｔ２（図２（ａ）及び図３（ａ）参照）は、例えば、０．３μｍ以上３μｍ以下である。ウェーハ１００を用いた半導体装置において、適正な特性が得られる。
図１に示すように、基体１０ｓは、複数の基底面転位ＢＰＤを含む。図２（ａ）及び図２（ｃ）に示すように、第１積層欠陥ＳＦ１の第１短辺４６ａは、複数の基底面転位ＢＰＤの１つと連続する。図３（ａ）及び図３（ｃ）に示すように、第２積層欠陥ＳＦ２の第２短辺４６ｂは、複数の基底面転位ＢＰＤの別の１つと連続する。
実施形態において、結晶層１０Ｃは、第２積層欠陥ＳＦ２を含まなくて良い。この場合も、結晶層１０Ｃは、１または複数の第１積層欠陥ＳＦ１を含む。
（第２実施形態）
第２実施形態は、半導体装置に係る。半導体装置は、第１実施形態に係るウェーハ１００の少なくとも一部と、複数の電極（少なくとも第１電極及び第２電極）を含む。第１電極は、結晶層１０Ｃの一部と電気的に接続される。第２電極は、結晶層１０Ｃの別の一部と電気的に接続される。
図４は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図４に示すように、実施形態に係る半導体装置１１０は、ウェーハ１００の少なくとも一部と、第１電極５１と、第２電極５２と、第３電極５３と、絶縁部６１と、を含む。
基体１０ｓの少なくとも一部は、第１方向Ｄ１において第１電極５１と第２電極５２との間にある。結晶層１０Ｃの少なくとも一部は、第１方向Ｄ１において基体１０ｓと第２電極５２との間にある。
結晶層１０Ｃは、第１導電形の第１半導体領域１０と、第２導電形の第２半導体領域２０と、第１導電形の第３半導体領域３０と、を含む。第１導電形は、例えば、ｎ形及びｐ形の一方である。第２導電形は、例えば、ｎ形及びｐ形の他方である。以下では、第１導電形はｎ形であり、第２導電形はｐ形とする。
例えば、第１結晶領域４１の少なくとも一部は、第１半導体領域１０に対応して良い。例えば、第２結晶領域４２の少なくとも一部は、第２半導体領域２０に対応して良い。
第１半導体領域１０は、第１半導体部分１０ａ及び第２半導体部分１０ｂを含む。第２半導体部分１０ｂから第３電極５３への方向は、第１方向Ｄ１に沿う。第２半導体部分１０ｂから第１半導体部分１０ａへの交差方向は、第１方向Ｄ１と交差する。第１半導体部分１０ａから第３半導体領域３０への方向は、第１方向Ｄ１に沿う。
第２半導体領域２０は、第３半導体部分２０ｃ及び第４半導体部分２０ｄを含む。第３半導体部分２０ｃは、第１方向Ｄ１において第１半導体部分１０ａと第３半導体領域３０との間にある。第４半導体部分２０ｄは、第１方向Ｄ１と交差する第２方向Ｄ２において、第２半導体部分１０ｂの一部と第３半導体領域３０との間にある。第２方向Ｄ２は、例えば、Ｘ軸方向である。
第１電極５１は、第１半導体領域１０と電気的に接続される。第２電極５２は、第３半導体領域３０と電気的に接続される。
絶縁部６１の少なくとも一部は、第２半導体部分１０ｂと第３電極５３との間、及び、第４半導体部分２０ｄと第３電極５３との間にある。
半導体装置１１０において、第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御できる。第３電極５３の電位は、第２電極５２の電位を基準とした電位で良い。第１電極５１は、例えば、ドレイン電極として機能する。第２電極５２は、例えば、ソース電極として機能する。第３電極５３は、ゲート電極として機能する。基体１０ｓは、例えば、第１導電形（ｎ形）である。半導体装置１１０は、例えば、ＭＯＳＦＥＴである。
この例では、第２半導体領域２０は、第５半導体部分２０ｅを含む。第２方向Ｄ２において、第３半導体領域３０は、第４半導体部分２０ｄと第５半導体部分２０ｅとの間にある。第２電極５２は、第５半導体部分２０ｅと電気的に接続される。
図５は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図５に示すように、半導体装置１１１において、基体１０ｓＡは第２導電形（ｐ形）である。これを除く半導体装置１１１の構成は、半導体装置１１０の構成と同様である。半導体装置１１１は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。
図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、半導体装置１１２は、ウェーハ１００の少なくとも一部と、第１電極５１及び第２電極５２を含む。
第１電極５１から第２電極５２への方向は、第１方向Ｄ１に沿う。基体１０ｓの少なくとも一部は、第１方向Ｄ１において第１電極５１と第２電極５２との間にある。結晶層１０Ｃは、第１導電形の第１半導体領域１０と、第２導電形の第２半導体領域２０と、を含む。例えば、第１結晶領域４１の少なくとも一部は、第１半導体領域１０に対応して良い。例えば、第２結晶領域４２の少なくとも一部は、第２半導体領域２０に対応して良い。
第１半導体領域１０は、基体１０ｓと第２電極５２との間にある。第２半導体領域２０は、第１半導体領域１０と第２電極５２との間にある。第１電極５１は、第１半導体領域１０と電気的に接続される。第２電極５２は、第２半導体領域２０と電気的に接続される。第１電極５１は、例えば、カソード電極である。第２電極５２は、例えば、アノード電極である。半導体装置１１２は、例えばダイオードである。半導体装置１１２において、終端領域８２ａ及び８２ｂが設けられて良い。
実施形態において、第１電極５１及び第２電極５２の少なくともいずれかは、例えば、Ａｌ、Ｃｕ及びＡｕよりなる群から選択された少なくとも１つを含む。例えば、第３電極５３（例えばゲート電極）は、ＴｉＮ、Ａｌ、Ｒｕ、Ｗ、及びＴａＳｉＮよりなる群から選択された少なくとも１つを含む。絶縁部６１は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム及び酸化ハフニウムよりなる群から選択された少なくとも１つを含む。
実施形態において、不純物濃度に関する情報は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。上記において、不純物濃度は、例えば、キャリア濃度でも良い。不純物濃度の相対的な高低に関する情報は、例えば、ＳＣＭ（Scanning Capacitance Microscopy)により得られるキャリア濃度の相対的な高低に関する情報に基づいて得ることができる。結晶方位に関する情報は、例えばＸ線回折解析により得られる。
実施形態によれば、特性を安定化できるウェーハ及び半導体装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、ウェーハに含まれる基体及び結晶層、並に半導体装置に含まれる、半導体領域、電極及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述したウェーハ及び半導体装置を基にして、当業者が適宜設計変更して実施し得る全てのウェーハ及び半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体領域、 １０Ｃ…結晶層、 １０Ｆ…第１面、 １０ａ、１０ｂ…第１、第２半導体部分、 １０ｓ、１０ｓＡ…基体、 ２０…第２半導体領域、 ２０ｃ～２０ｅ…第３～第５半導体部分、 ３０…第３半導体領域、 ４１…第１結晶領域、 ４２…第２結晶領域、 ４５ａ、４５ｂ…第１、第２長辺、 ４６ａ、４６ｂ…第１、第２短辺、 ４７ａ、４７ｂ…第１、第２斜辺、 ４８ａ、４８ｂ…第１、第２角部、 ５１～５３…第１～第３電極、 ６１…絶縁部、 ８０…炭化珪素部材、 ８２ａ、８２ｂ…終端領域、 α１～α６…角度、 θ…角度、 １００…ウェーハ、 １１０～１１２…半導体装置、 ＢＰＤ…基底面転位、 Ｄ１、Ｄ２…第１、第２方向、 Ｌ１、Ｌ２…長さ、 ＳＦ１、ＳＦ２…第１、第２積層欠陥、 ｔ１、ｔ２…第１、第２厚さ

Claims (18)

  1. 炭化珪素を含み第１面を含む基体と、
    前記第１面に設けられた炭化珪素を含む結晶層と、
    を備え、
    前記結晶層は、複数の第１積層欠陥と、１または複数の第２積層欠陥と、を含み、
    前記複数の第１積層欠陥の１つは、第１長辺と、第１短辺と、第１斜辺と、を含み、前記第１長辺の長さは、前記第１短辺の長さよりも長く、前記第１長辺と前記第１短辺との間の角度は実質的に直角であり、前記第１長辺は、前記第１面に沿い、前記基体から前記結晶層への第１方向における前記第１長辺の位置は、前記基体の前記第１方向における位置と、前記第１短辺と前記第１斜辺との間の第１角部の前記第１方向における位置と、の間にあり、
    前記１または前記複数の第２積層欠陥の１つは、第２長辺と、第２短辺と、第２斜辺と、を含み、前記第２長辺の長さは、前記第２短辺の長さよりも長く、前記第２長辺と前記第２短辺との間の角度は実質的に直角であり、前記第２長辺は、前記第１面に沿い、前記第２短辺と前記第２斜辺との間の第２角部の前記第１方向における位置は、前記基体の前記第１方向における前記位置と、前記第２長辺の前記第１方向における位置と、の間にあり、
    前記結晶層における前記複数の第１積層欠陥の第１密度は、前記結晶層における前記１または複数の第２積層欠陥の第２密度よりも高い、ウェーハ。
  2. 前記第１密度は、前記第２密度の１．２倍以上である、請求項１に記載のウェーハ。
  3. 前記第１密度は、前記第２密度の２倍以上である、請求項１に記載のウェーハ。
  4. 前記第１短辺は、前記第２短辺よりも短い、請求項１～３のいずれか１つに記載のウェーハ。
  5. 前記基体は、複数の基底面転位を含み、
    前記第１短辺は、前記複数の基底面転位の１つと連続し、
    前記第２短辺は、前記複数の基底面転位の別の１つと連続した、請求項１～４のいずれか１つに記載のウェーハ。
  6. 炭化珪素を含み第１面を含む基体と、
    前記第１面に設けられた炭化珪素を含む結晶層と、
    を備え、
    前記結晶層は、１または複数の第１積層欠陥を含み、
    前記１または複数の第１積層欠陥の１つは、第１長辺と、第１短辺と、第１斜辺と、を含み、前記第１長辺の長さは、前記第１短辺の長さよりも長く、前記第１長辺と前記第１短辺との間の角度は実質的に直角であり、前記第１長辺は、前記第１面に沿い、前記基体から前記結晶層への第１方向における前記第１長辺の位置は、前記基体の前記第１方向における位置と、前記第１短辺と前記第１斜辺との間の第１角部の前記第１方向における位置と、の間にあり、
    前記結晶層は、第２積層欠陥を含まず、
    前記第２積層欠陥は、第２長辺と、第２短辺と、第２斜辺と、を含み、前記第２長辺の長さは、前記第２短辺の長さよりも長く、前記第２長辺と前記第２短辺との間の角度は実質的に直角であり、前記第２長辺は、前記第１面に沿い、前記第２短辺と前記第２斜辺との間の第２角部の前記第１方向における位置は、前記基体の前記第１方向における前記位置と、前記第２長辺の前記第１方向における位置と、の間にある、ウェーハ。
  7. 前記基体は、基底面転位を含み、
    前記第１短辺は、前記基底面転位と連続した、請求項６に記載のウェーハ。
  8. 前記結晶層は、第１結晶領域と、第２結晶領域と、を含み、
    前記第１結晶領域は、前記基体と前記第２結晶領域との間にあり、
    前記第２結晶領域における不純物の濃度は、前記第１結晶領域における前記不純物の濃度よりも高く、
    前記第１角部の前記第１方向における前記位置は、前記第１長辺の前記第１方向における前記位置と、前記第２結晶領域の前記第１方向における位置と、の間にある、請求項１～７のいずれか１つに記載のウェーハ。
  9. 前記第１面と、前記結晶層の（０００１）面と、の間の角度θは、０よりも大きく１０度以下であり、
    前記第１結晶領域は、前記第１方向に沿う第１厚さｔ１を有し、
    前記第１短辺の長さは、ｔ１／ｔａｎ（θ）よりも小さい、請求項８に記載のウェーハ。
  10. 前記第１厚さｔ１は、５μｍ以上１５０μｍ以下である、請求項９記載のウェーハ。
  11. 前記第２結晶領域の前記第１方向に沿う第２厚さｔ２は、０．３μｍ以上３μｍ以下である、請求項８～１０のいずれか１つに記載のウェーハ。
  12. 前記不純物は、ｐ形である、請求項８～１１のいずれか１つに記載のウェーハ。
  13. 前記第１結晶領域は、Ｎ、Ｐ及びＡｓよりなる群から選択された少なくとも１つを含み、
    前記第２結晶領域は、Ｂ、Ａｌ及びＧａよりなる群から選択された少なくとも１つを含む、請求項８～１２のいずれか１つに記載のウェーハ。
  14. 請求項１～１３のいずれか１つに記載のウェーハの少なくとも一部と、
    第１電極と、
    第２電極と、
    を備え、
    前記第１電極は、前記結晶層の一部と電気的に接続され、
    前記第２電極は、前記結晶層の別の一部と電気的に接続された、半導体装置。
  15. 第３電極と、
    絶縁部と、
    をさらに備え、
    前記基体の少なくとも一部は、前記第１方向において前記第１電極と前記第２電極との間にあり、
    前記結晶層の少なくとも一部は、前記第１方向において前記基体と前記第２電極との間にあり、
    前記結晶層は、
    第１導電形の第１半導体領域と、
    第２導電形の第２半導体領域と、
    前記第１導電形の第３半導体領域と、
    を含み、
    前記第１半導体領域は、第１半導体部分及び第２半導体部分を含み、
    前記第２半導体部分から前記第３電極への方向は前記第１方向に沿い、
    前記第２半導体部分から前記第１半導体部分への交差方向は、前記第１方向と交差し、
    前記第１半導体部分から前記第３半導体領域への方向は、前記第１方向に沿い、
    前記第２半導体領域は、第３半導体部分及び第４半導体部分を含み、
    前記第３半導体部分は、前記第１方向において前記第１半導体部分と前記第３半導体領域との間にあり、
    前記第４半導体部分は、前記第１方向と交差する第２方向において、前記第２半導体部分の一部と前記第３半導体領域との間にあり、
    前記第１電極は、前記第１半導体領域と電気的に接続され、
    前記第２電極は、前記第３半導体領域と電気的に接続され、
    前記絶縁部の少なくとも一部は、前記第２半導体部分と前記第３電極との間、及び前記第４半導体部分と前記第３電極との間にある、請求項１４に記載の半導体装置。
  16. 前記基体は、前記第１導電形である、請求項１５に記載の半導体装置。
  17. 前記基体は、前記第２導電形である、請求項１５に記載の半導体装置。
  18. 前記第１電極から前記第２電極への方向は、前記第１方向に沿い、
    前記基体の少なくとも一部は、前記第１方向において前記第１電極と前記第２電極との間にあり、
    前記結晶層は、
    第１導電形の第１半導体領域と、
    第２導電形の第２半導体領域と、
    を含み、
    前記第１半導体領域は、前記基体と前記第２電極との間にあり、
    前記第２半導体領域は、前記第１半導体領域と前記第２電極との間にあり、
    前記第１電極は、前記第１半導体領域と電気的に接続され、
    前記第２電極は、前記第２半導体領域と電気的に接続された、請求項１４に記載の半導体装置。
JP2021163826A 2021-10-05 2021-10-05 ウェーハ及び半導体装置 Pending JP2023054875A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021163826A JP2023054875A (ja) 2021-10-05 2021-10-05 ウェーハ及び半導体装置
US17/812,249 US20230107057A1 (en) 2021-10-05 2022-07-13 Wafer and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021163826A JP2023054875A (ja) 2021-10-05 2021-10-05 ウェーハ及び半導体装置

Publications (1)

Publication Number Publication Date
JP2023054875A true JP2023054875A (ja) 2023-04-17

Family

ID=85774923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021163826A Pending JP2023054875A (ja) 2021-10-05 2021-10-05 ウェーハ及び半導体装置

Country Status (2)

Country Link
US (1) US20230107057A1 (ja)
JP (1) JP2023054875A (ja)

Also Published As

Publication number Publication date
US20230107057A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
US9685323B2 (en) Buffer layer structures suited for III-nitride devices with foreign substrates
KR101375494B1 (ko) 에피택셜 웨이퍼 및 반도체 소자
US9653553B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing semiconductor device
US11152470B2 (en) Method for manufacturing semiconductor device, method for manufacturing substrate, semiconductor device, substrate, and manufacturing apparatus of substrate
KR20110137280A (ko) 절연 게이트형 전계 효과 트랜지스터
KR20070122352A (ko) Ｉｉｉ족 질화물 반도체 소자 및 에피택셜 기판
US20200006066A1 (en) Silicon carbide stacked substrate and manufacturing method thereof
US10529558B2 (en) Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate
US11177380B2 (en) Silicon carbide semiconductor component
JP2023054875A (ja) ウェーハ及び半導体装置
JP7287405B2 (ja) 炭化珪素半導体装置
US20210217619A1 (en) Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device
US10546932B2 (en) Semiconductor device, substrate, method for manufacturing semiconductor device, and method for manufacturing substrate
KR102311927B1 (ko) Iii-n 재료를 포함하는 반도체 구조
JP6956064B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法。
US11973116B2 (en) Semiconductor device
JP6952670B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法
US10707357B2 (en) Semiconductor device
US11764059B2 (en) Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, and semiconductor device
JP6972275B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6802818B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
JP6809208B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の評価方法
JP2019153677A (ja) 半導体装置
US20160093604A1 (en) Semiconductor device
JP2018200920A (ja) 炭化ケイ素ｍｏｓｆｅｔ及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240301