CN103384910B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN103384910B
CN103384910B CN201280003273.0A CN201280003273A CN103384910B CN 103384910 B CN103384910 B CN 103384910B CN 201280003273 A CN201280003273 A CN 201280003273A CN 103384910 B CN103384910 B CN 103384910B
Authority
CN
China
Prior art keywords
chips
reverse blocking
heat treatment
methods
blocking igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280003273.0A
Other languages
English (en)
Other versions
CN103384910A (zh
Inventor
中泽治雄
荻野正明
栗林秀直
寺西秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103384910A publication Critical patent/CN103384910A/zh
Application granted granted Critical
Publication of CN103384910B publication Critical patent/CN103384910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

使用从单晶硅锭切割的硅晶片来制造反向阻断IGBT，该硅晶片使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成。通过使用热扩散工艺扩散注入硅晶片的杂质来形成用于确保反向阻断IGBT的反向阻断性能的分离层。用于形成分离层的热扩散工艺在惰性气体气氛中在高于或等于1290°C且低于硅的熔点的温度下进行。以此方式，在硅晶片中不发生晶体缺陷，并且可防止反向阻断IGBT中反向击穿电压缺陷或者正向缺陷的发生，且由此提高半导体元件的成品率。

Description

半导体器件的制造方法
技术领域
本发明涉及半导体器件的制造方法。
背景技术
即使当施加反向电压时，反向阻断IGBT（RB-IGBT：反向阻断绝缘栅双极晶体管）也必需确保与正向阻断性能相等的反向阻断性能以保证击穿电压。为了确保反向阻断性能，在反向阻断IGBT中通过扩散层（在下文中称为分离层）来形成pn结，该扩散层在与主表面垂直的方向上穿过半导体芯片并且使半导体芯片的侧面与漂移层分离。反向阻断半导体器件的反向击穿电压由pn结维持。
接着，将描述反向阻断IGBT的制造（制备）方法（在下文中称为第一制造方法）。图8至12是示出根据现有技术制成的反向阻断IGBT的截面图，并且示出扩散来自杂质源（液体扩散源）的施加到半导体晶片上的掺杂剂以形成分离层的方法（施加和扩散方法）。首先，如图8所示，通过热氧化方法使用掺杂剂掩模在n型半导体晶片1的正面形成厚度为例如约2.5μm的氧化膜2。
接着，如图9所示，通过光刻选择性地去除氧化膜2以形成开口3，从而形成分离层。接着，如图10所示，将硼（B）源4施加到氧化膜2上，以使硼源4设置在开口3中。接着，将半导体晶片1插入扩散炉，并且在高温（例如，1300°C）下长时间（例如，100小时）地执行热扩散工艺。通过热扩散工艺将硼源4的硼从氧化膜2的开口3扩散到半导体晶片1中以形成p型扩散层，该p型扩散层是半导体晶片1的正面的表面层中的厚度为例如约数百微米的分离层5。
接着，如图11所示，去除硼源4和氧化膜2，并且在半导体晶片1的正面形成反向阻断IGBT的正面元件结构（未示出）。接着，半导体晶片1的背面接地，直至露出分离层5以使半导体晶片1减薄。接着，如图12所示，在半导体晶片1的接地背面形成包括p+集电极区6和集电电极的背面元件结构。接着，沿着在分离层5的中心形成的切割线将半导体晶片1切割成切割芯片。以此方式，完成在该芯片的侧面具有分离层5的反向阻断IGBT。
接着，将描述反向阻断IGBT的另一种制造方法（在下文中称为第二制造方法）。图13至16是示出根据现有技术制成的反向阻断IGBT的另一示例的截面图，并且示出将杂质离子注入半导体晶片且使其扩散以形成分离层的方法。首先，如图13所示，通过热氧化方法使用掺杂剂掩模在n型半导体晶片11的正面形成厚度为例如约1μm的氧化膜12。
接着，如图14所示，通过光刻选择性地去除氧化膜12以形成开口13，从而形成分离层。接着，如图15所示，使用氧化膜12作为掩模将硼离子14注入半导体晶片11。所注入的离子14的剂量可以是例如约1×105cm-2。接着，如图16所示，将半导体晶片11插入扩散炉，并且在高温（例如，1300°C）下长时间（例如，100小时）地执行热扩散工艺。通过热扩散工艺扩散注入半导体晶片11的硼以形成p型扩散层，该p型扩散层是半导体晶片11的正面的表面层中的厚度为例如约数百微米的分离层15。
接着，去除用于离子注入的氧化膜12，并且在半导体晶片11的正面形成反向阻断IGBT的正面元件结构（未示出）。接着，与以上所述的第一制造方法类似，半导体晶片11的背面接地，直至露出分离层15（参见图11）。接着，如图12所示，与第一制造方法类似，在半导体晶片11（在图12中由附图标记1表示）的接地背面形成p+集电极区6和集电电极，并且沿着切割线（未示出）切割半导体晶片11。以此方式，完成在该芯片的侧面具有分离层15（在图12中由附图标记5表示）的反向阻断IGBT。
近年来，已提出了使用蚀刻在半导体晶片中形成凹槽且在该凹槽的侧壁上形成分离层、由此制造反向阻断IGBT的方法。另外，已提出了以下方法。其中形成有构成半导体芯片的正面结构和背面结构的薄半导体晶片通过双面胶带附连到支承基板。通过各向异性湿法蚀刻在薄半导体晶片中形成用作划线的沟槽，从而露出晶面。通过离子注入以及低温退火或激光退火在沟槽的侧面形成用于维持反向击穿电压的分离层，从而使其与作为背面扩散层的p集电极区接触且延伸到正面侧。接着，在不过度或不欠缺的情况下进行激光切割以清晰地切割分离层下方的集电电极。接着，从集电电极剥离双面胶带以获取半导体芯片。以此方式，形成反向阻断半导体器件（例如，参见以下专利文献1）。
此外，已提出了以下方法作为反向阻断IGBT的另一种制造方法。其中形成有构成半导体芯片的正面结构的薄半导体晶片的正面通过双面胶带附连到支承基板。通过各向异性湿法蚀刻在薄半导体晶片的背面形成用作划线的沟槽，从而露出晶面。通过离子注入以及低温退火或激光退火在沟槽的露出晶面的侧面形成用于维持反向击穿电压的分离层，该分离层与作为背面扩散层的p集电极区同时形成。接着，从集电电极剥离双面胶带以获取半导体芯片。以此方式，形成反向阻断半导体器件（例如，参见以下专利文献2）。
已提出了一种如下方法作为反向阻断IGBT的另一种制造方法，该方法包括：在第一导电型晶片的第一主表面中形成第二导电型的第一半导体区的第一半导体区形成步骤；在晶片的第一主表面上形成正面元件结构的正面元件结构形成步骤；形成从晶片的第二主表面延伸至第一半导体区的凹部的凹部形成步骤；在晶片的第二主表面中形成第二导电型的第二半导体区以使其电连接到第一半导体区的第二半导体区形成步骤；以及去除第一半导体区的一部分且将晶片切割成芯片的切割步骤。在切割步骤中，去除第一半导体区以使第一半导体区的切割面相对于晶片的第一主表面倾斜（例如，参见以下专利文献3）。
图17所示的反向阻断IGBT通过在以下专利文献1至专利文献3中公开的技术制成。图17是示出根据现有技术的反向阻断IGBT的结构的截面图。如图17所示，通过蚀刻以凹槽形状去除包含切割线的半导体晶片的区域，由此形成半导体芯片21的侧面22，从而形成反向阻断IGBT。形成例如击穿电压结构的p+区23设置在半导体芯片21的侧面22的正面侧表面层中。
p+集电极区24在半导体芯片21的背面形成。p+分离层25设置在半导体芯片21的侧面22上，并且使设置在半导体芯片21的正面的p+区23与设置在半导体芯片21的背面的p+集电极区24相连。与在分离层通过上述第一和第二制造方法形成时类似地，当p+分离层25通过在以下专利文献1至专利文献3中公开的技术来形成时，在许多情况下，在高温下长时间地执行热扩散工艺以形成p+分离层25。
此外，已提出了一种如下方法作为用于形成分离层的方法，该方法包括：在杂质气氛中对晶面取向（111）或（100）的晶片表面进行沉积的第一扩散步骤，该晶片从具有晶轴<111>或<100>的单晶硅锭切割一预定厚度且其两面同时加有研磨剂以具有均匀的处理应变；以及第二扩散步骤，其中在包含0.5至10(vol)%的O2气体以及Ar或He的混合气体气氛中在1250°C至1310°C的温度下对经过第一扩散步骤的晶片进行处理达20至450小时、从而在晶片的中心形成不扩散杂质的一个层以及在晶片的两面形成扩散有杂质的多个层（例如，参见以下专利文献4）。
已提出了一种如下的半导体硅晶片制造方法作为用于形成分离层的另一种方法，该半导体硅晶片制造方法包括：在经研磨硅半导体晶片的两面浅沉积N杂质的第一扩散步骤；以及在高温下长时间地对晶片进行热处理以在晶片的表面中获取必要的扩散深度和浓度的第二扩散步骤。在第一扩散步骤中，晶片中的N杂质的扩散源是氯氧化磷中的磷，氯氧化磷蒸气与包含0.5%或更多的O2气体的Ar气体一起连续地供应，温度维持在1100°C至1300°C的范围内，并且进行扩散达一预定时间，从而在第二扩散步骤之后获取目标扩散深度和目标晶片表面浓度（例如，参见以下专利文献5）。
已提出了一种如下方法作为用于形成分离层而无需在高温下长时间地执行热扩散工艺的方法，该方法在半导体晶片的正面使用蚀刻来形成沟槽，在沟槽的底部和侧壁上形成用作分离层的扩散层，并且将分离层保留在沟槽的侧壁上作为分离层（在下文中称为第三制造方法）。
引用列表
专利文献
专利文献1：US7741192
专利文献2：JP2006-303410A
专利文献3：JP2011-181770A
专利文献4：JP2607853B1
专利文献5：JP2975912B1
发明内容
本发明要解决的问题
然而，在第三制造方法中，为了形成分离层不在高温下长时间地执行热扩散工艺，但是形成沟槽以形成分离层花费了长时间。当通过典型的干法蚀刻装置来形成深度约为200μm的沟槽时，每一半导体晶片形成沟槽所需的时间约为100分钟。因此，交付周期增加，或者维持蚀刻装置的次数增加。
如在以上所述的专利文献1至专利文献5中公开的技术中，在高温下长时间地执行热扩散工艺以形成分离层时，在热扩散工艺期间，由于形成半导体晶片的成分或者包括在气氛中的成分，在半导体晶片中发生晶体缺陷。这导致半导体元件的成品率降低。
鉴于上述问题已作出了本发明，并且本发明的目的在于，提供一种具有高成品率的半导体器件的制造方法。
用于解决问题的手段
为了解决以上问题且实现本发明的目的，根据本发明的一方面，提供了一种半导体器件的制造方法，该制造方法包括：在惰性气体气氛中在高于或等于1290°C且低于硅的熔点的温度下对使用通过切克劳斯基法制成的单晶硅锭作为原材料且以作为浮动法制成的硅晶片、或者使用多晶硅锭作为原材料且以浮动法制成的硅晶片进行热处理。
在根据本发明的上述方面的半导体器件的制造方法中，惰性气体气氛可以是包含氩气作为主要成分的气体气氛。
在根据本发明的上述方面的半导体器件的制造方法中，可在高于或等于1300°C且低于或等于1350°C的温度下进行热处理。
在根据本发明的上述方面的半导体器件的制造方法中，可使用使用多晶硅锭作为原材料且以作为浮动法制成的硅晶片，惰性气体气氛可以是氮气气氛，并且可在高于或等于1290°C且低于硅的熔点的温度下进行热处理。热处理可在高于或等于1290°C且低于或等于1350°C的温度下进行。
根据本发明的上述方面，可在高温下长时间地进行热处理，从而在通过FZ法制成的硅晶片中不发生晶体缺陷。因此，可在硅晶片中没有任何晶体缺陷的情况下，使用在高温下长时间进行的热处理来制造半导体器件。以此方式，可防止反向击穿电压缺陷或正向缺陷在反向阻断IGBT中发生。
为了解决上述问题且实现本发明的目的，根据本发明的另一方面，提供了一种半导体器件的制造方法，该制造方法包括：在氮气气氛中在高于或等于1290°C且低于硅的熔点的温度下对使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成的硅晶片进行热处理的热处理步骤；以及研磨硅晶片的一个主表面直至去除掉包含由于热处理步骤而在硅晶片中发生的晶体缺陷的区域的研磨步骤。
根据本发明的上述方面，在氮气气氛中，在高温下长时间地对通过FZ法制成的硅晶片进行热处理。因此，即使当晶体缺陷发生时，也有可能制造半导体器件以使不包括在硅晶片中发生的晶体缺陷。以此方式，可防止反向击穿电压缺陷或正向缺陷在反向阻断IGBT中发生。
根据本发明的上述方面的半导体器件的制造方法还可包括：使用热处理将第二导电型扩散层从硅晶片的一个主表面扩散到另一主表面的扩散步骤，该第二导电型扩散层与作为反向阻断绝缘栅双极晶体管的第一导电型漂移层的硅晶片形成pn结。在该扩散步骤中，第二导电型扩散层可扩散以到达在扩散步骤之前或之后在硅晶片的另一主表面中形成的第二导电型集电极区。
根据本发明的上述方面，可使用使用多晶硅锭作为原材料且以作为浮动法制成的硅晶片、或者使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成且具有与使用多晶硅锭作为原材料且以浮动法制成的硅晶片相同的质量特性的硅晶片来制造半导体器件。
另外，根据本发明的上述方面，可使用使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成、且作为通过切克劳斯基法制造的单晶硅锭的特征的其直径可容易地增加的硅晶片来制造半导体器件。
本发明的有益效果
根据本发明的半导体器件的制造方法，可改进成品率。
附图说明
图1是示出其中捕捉到半导体晶片的X射线形貌图像的位置的平面图。
图2是示意性地示出在氮气气氛中经受热处理的半导体晶片的X射线形貌图像的平面图。
图3是示出根据第一实施例的半导体器件的反向击穿电压特性的特性图。
图4是示出在半导体器件中发生晶体缺陷的状况的截面图。
图5是示出根据第四实施例的正在制造的半导体器件的截面图。
图6是示出根据第四实施例的正在制造的半导体器件的截面图。
图7是示出根据第四实施例的正在制造的半导体器件的截面图。
图8是示出根据现有技术的正在制造的反向阻断IGBT的截面图。
图9是示出根据现有技术的正在制造的反向阻断IGBT的截面图。
图10是示出根据现有技术的正在制造的反向阻断IGBT的截面图。
图11是示出根据现有技术的正在制造的反向阻断IGBT的截面图。
图12是示出根据现有技术的正在制造的反向阻断IGBT的截面图。
图13是示出根据现有技术的正在制造的反向阻断IGBT的另一示例的截面图。
图14是示出根据现有技术的正在制造的反向阻断IGBT的另一示例的截面图。
图15是示出根据现有技术的正在制造的反向阻断IGBT的另一示例的截面图。
图16是示出根据现有技术的正在制造的反向阻断IGBT的另一示例的截面图。
图17是示出根据现有技术的反向阻断IGBT的结构的截面图。
具体实施方式
在下文中，将参考附图详细描述根据本发明的示例性实施例的半导体器件的制造方法。在说明书和附图中，在附加有“n”或“p”的层和区域中，电子和空穴是多数载流子。另外，添加到n或p的符号“+”和“-”是指杂质浓度比没有这些符号的层或者区域的浓度高和低。在以下实施例和附图的描述中，相同的组件由相同的附图标记表示，并且其描述将不再重复。
（第一实施例）
根据第一实施例的半导体器件使用从单晶硅锭（在下文中称为FZ锭）切割（切掉）的半导体晶片（在下文中称为从通过切克劳斯基（CZ）法制成的晶棒获取的FZ晶片）制成，该单晶硅锭使用通过CZ法制成的单晶硅锭（在下文中称为CZ锭）作为原材料且以浮动（FZ）法制成。
例如，从通过CZ法制成的晶棒获取的FZ晶片如下地制造。首先，使用粗略压碎的多晶硅作为原材料制成的CZ锭的一端与籽晶接触。接着，高频电压被施加到线圈以对CZ锭加热且使其熔化成带状，并且熔化的带状部移动到籽晶以制成FZ锭。接着，切割FZ锭。以此方式，完成从通过CZ法制成的晶棒获取的FZ晶片。
在根据第一实施例的半导体器件的每一制造工艺中，在惰性气体气氛中在高温下长时间地进行热处理。例如，在图12所示的反向阻断IGBT的情况下，根据第一实施例的半导体器件的每一制造工艺中的热处理是指用于形成分离层5以维持反向击穿电压的热扩散工艺、用于形成电极的退火工艺等。术语“长时间”是指例如形成具有期望深度的分离层5所需的时间。
具体地，例如，优选在惰性气体气氛（即，包含氩气（Ar）、氦气（He）等作为主要成分的气体气氛）中，在高于或等于1290°C且低于硅的熔点（1410°C）的温度下进行热处理达例如100小时或以下（在下文中称为根据第一实施例的热处理条件）。将在下文中描述原因。例如，在根据第一实施例的热处理条件下进行用于形成分离层5的热扩散工艺时，可在完成的反向阻断IGBT中形成深度等于从通过CZ法制成的晶棒获取的FZ晶片1的厚度的分离层5，而不降低半导体元件的成品率。
接着，对于根据第一实施例的半导体器件的制造方法，例如，将描述通过第一制造方法对反向阻断IGBT的制造（参见图8至12）。首先，从通过CZ法制成的晶棒获取的FZ晶片被制备成图8所示的半导体晶片1（在下文中称为从通过CZ法制成的晶棒获取的FZ晶片1）。接着，如图8至10所示，执行使用氧化膜2作为掺杂剂掩模将硼源4施加到从通过CZ法制成的晶棒获取的FZ晶片1的工艺。
接着，将从通过CZ法制成的晶棒获取的FZ晶片1插入扩散炉，并且在根据以上所述的第一实施例的热处理条件下执行热扩散工艺。通过热扩散工艺，硼源4的硼经由氧化膜2的开口3扩散到从通过CZ法制成的晶棒获取的FZ晶片1中，从而在从通过CZ法制成的晶棒获取的FZ晶片1的正面的表面层中形成作为分离层5的p型扩散层。在600V的电压级别中，分离层5的深度在100μm至150μm的范围内。在此情况下，分离层5的深度为120μm。接着，如图11所示，去除硼源4和氧化膜2，并且在从通过CZ法制成的晶棒获取的FZ晶片1的正面侧形成反向阻断IGBT的正面元件结构（未示出）。
接着，从通过CZ法制成的晶棒获取的FZ晶片1的背面接地，直至露出分离层5，由此使得从通过CZ法制成的晶棒获取的FZ晶片1减薄。接着，如图12所示，在从通过CZ法制成的晶棒获取的FZ晶片1的接地背面形成包括p+集电极区6和集电电极的背面元件结构。接着，沿着在分离层5的中心形成的切割线（未示出）将从通过CZ法制成的晶棒获取的FZ晶片1切割成多个芯片。以此方式，完成在该芯片的侧面包括分离层5的反向阻断IGBT。
在根据第一实施例的半导体器件的制造方法中，使用第一制造方法。然而，本发明不限于此，而是可以各种方式改变。例如，以上所述的根据第一实施例的半导体器件的每一制造工艺中的热处理可在根据第一实施例的热处理条件下进行，或者可选择诸如第二制造方法（参见图12至17）之类的其他制造方法。
接着，将描述从通过CZ法制成的晶棒获取的在根据第一实施例的热处理条件下经受了热处理的FZ晶片（在下文中称为第一示例）的晶体的内部状态。首先，在根据第一实施例的热处理条件下，对从通过CZ法制成的晶棒获取的FZ晶片进行热处理，以制造根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片。具体地，在包含30%氧气（O2）和70%氩气的氩气气氛中，在1300°C的温度下，对根据第一示例的从通过FZ法制成的晶棒获取的FZ晶片进行热处理达100小时。入炉温度（将半导体晶片插入加热炉时的温度）和出炉温度（从加热炉取出半导体晶片时的温度）为700°C。半导体晶片的表面的温度升降速率为1°C/分钟。在包含20%氧气（O2）和80%氩气的氩气气氛中在1300°C的温度下进行热处理达100小时时、且在包含15%氧气（O2）和85%氩气的氩气气氛中在1300°C的温度下进行热处理达100小时时，获取与在包含30%氧气（O2）和70%氩气的氩气气氛中在1300°C的温度下进行热处理达100小时时相同的结果。
为了比较起见，制造从通过CZ法制成的晶棒获取的在氮气气氛中在高温下长时间地经受热处理的FZ晶片（在下文中称为第一比较例）、以及在氮气气氛中在高温下长时间地经受热处理的根据现有技术的FZ晶片（在下文中称为第二比较例）。根据现有技术的FZ晶片是从使用多晶硅（多晶Si）锭作为原材料制成的FZ锭切割的半导体晶片（在下文中称为使用多晶硅作为原材料制成的FZ晶片）。
具体地，在包含30%氧气（O2）和70%氮气（N2）的氮气气氛中在1300°C的温度下，对根据第一比较例的从通过CZ法制成的晶棒获取的FZ晶片、以及根据第二比较例的使用多晶硅作为原材料制成的FZ晶片进行热处理达100小时。入炉温度、出炉温度、以及半导体晶片的表面的温度升降速率与根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片的热处理中的相同。另外，在包含20%氧气（O2）和80%氮气（N2）的氮气气氛中在1300°C的温度下进行热处理达100小时时、且在包含15%氧气（O2）和85%氮气（N2）的氮气气氛中在1300°C的温度下进行热处理达100小时时，获取与在包含30%氧气（O2）和70%氮气（N2）的氮气气氛中在1300°C的温度下进行热处理达100小时时相同的结果。
捕捉三个样本（即，根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片、根据第一比较例的从通过CZ法制成的晶棒获取的FZ晶片、以及根据第二比较例的使用多晶硅作为原材料制成的FZ晶片）的X射线形貌图像，并且观察每一样本的晶体的内部状态。图1是示出其中捕捉到半导体晶片的X射线形貌图像的位置的平面图。如图1所示，在半导体晶片30的外周附近31捕捉到三个样本的X射线形貌图像。
图2是示意性地示出在氮气气氛中经受热处理的半导体晶片的X射线形貌图像的平面图。图2(a)和2(b)示意性地示出根据第一比较例的从通过CZ法制成的晶棒获取的FZ晶片、以及根据第二比较例的使用多晶硅作为原材料制成的FZ晶片的捕捉到的X射线形貌图像。如图2(a)所示，确认生成沉淀物、以及在根据第一比较例的从通过CZ法制成的晶棒获取的FZ晶片31-1中发生的环形晶体缺陷32。
发明人发现，在根据第一比较例的从通过CZ法制成的晶棒获取的FZ晶片中生成的沉淀物主要是使用EDX（能量散布型X射线光谱法）分析和电子束衍射图像分析的具有α-Si3N4晶体结构的氮化物。
在根据第一比较例的从通过CZ法制成的晶棒获取的FZ晶片中发生晶体缺陷的原因推测如下。发明人发现，在热处理之前从通过CZ法制成的晶棒获取的FZ晶片具有与使用多晶硅作为原材料制成的FZ晶片基本相同的质量特性。即使在使用CZ锭作为原材料制成FZ锭时，在将FZ法施加到CZ锭时的CZ锭的制造工艺期间，在FZ锭中也不存在加热历史。
因此，使用CZ锭作为原材料制成的FZ锭具有与使用多晶硅锭作为原材料制成的FZ锭相同的质量特性。然而，CZ锭包括除多晶硅锭以外的大量杂质，诸如氧、硼（B）、或磷（P）。因此，由空穴或填隙原子引起的点缺陷有可能在使用CZ锭作为原材料制成的FZ锭中发生。
在氮气气氛中在高温下长时间地对从通过CZ法制成的晶棒获取的且从具有点缺陷的FZ锭切割的FZ晶片进行热处理时，超过溶解限值（4×1015原子/cm3）的氮插入到从通过CZ法制成的晶棒获取的FZ晶片中的点缺陷周围，并且接合到硅以形成氮沉淀物。接着，由于氮沉淀物，在从通过CZ法制成的晶棒获取的FZ晶片中发生晶体缺陷。
如图2(b)所示，在根据第二比较例的使用多晶硅作为原材料制成的FZ晶片31-2中不发生晶体缺陷。原因推测如下。由于包括在多晶硅锭中的杂质的量少于包括在CZ锭中的杂质的量，因此由空穴或填隙原子引起的点缺陷不太可能在使用多晶硅锭作为原材料制成的FZ锭中发生。由于在从使用多晶硅锭作为原材料制成的FZ锭获取的使用多晶硅作为原材料制成的FZ晶片中几乎不存在点缺陷，因此氮几乎不插入到使用多晶硅作为原材料制成的FZ晶片中。即使当氮被插入到使用多晶硅作为原材料制成的FZ晶片中时，使用多晶硅作为原材料制成的FZ晶片中的杂质总量也小。
与图2(b)中示出的根据第二比较例的使用多晶硅作为原材料制成的FZ晶片类似，根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片中没有发生晶体缺陷。因此，确认根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片具有与使用多晶硅作为原材料制成的FZ晶片相同的质量特性。因此，从通过CZ法制成的晶棒获取的FZ晶片具有与使用多晶硅作为原材料制成的FZ晶片相同的质量特性，并且作为CZ锭的特征FZ晶片的直径容易增大。
在根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片中不发生晶体缺陷的原因推测如下。由于在惰性气体气氛（诸如氩气气氛）中进行热处理，因此即使在高温下长时间地进行热处理时，在该气氛中也不含氮且氮也不插入到从通过CZ法制成的晶棒获取的FZ晶片中。因此，可在高温下长时间地进行热处理，从而在比现有技术中短的热扩散时间内形成在图12中示出的反向阻断IGBT的分离层5。
接着，验证根据第一实施例的半导体器件的反向击穿电压特性。图3是示出根据第一实施例的半导体器件的反向击穿电压特性的特性图。首先，通过作为根据第一实施例的半导体器件的制造方法的第一制造方法（图8至12）制造反向阻断IGBT（在下文中称为根据第一示例的反向阻断IGBT）。即，用于形成根据第一示例的反向阻断IGBT的分离层5的热扩散工艺在与对根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片的热处理中相同的热处理条件下执行。用于形成分离层5的掺杂剂是硼。
为了比较起见，制造在与根据第一比较例的从通过CZ法制成的晶棒获取的FZ晶片的热处理中相同的热处理条件下经受用于形成分离层的热扩散工艺的反向阻断IGBT（在下文中称为根据第一比较例的反向阻断IGBT）。根据第一比较例的反向阻断IGBT的制造方法类似于根据第一示例的反向阻断IGBT的制造方法，不同之处在于热处理条件。
接着，对根据第一示例的反向阻断IGBT以及根据第一比较例的反向阻断IGBT中的每一反向阻断IGBT测量在施加有反向电压V的情况下的反向电流I（反向击穿电压特性）的变化。反向电压V是在集电极电位的基础上的施加到发射极的电压。对于根据第一比较例的反向阻断IGBT，例如，由于用于形成分离层的热扩散工艺，在从通过CZ法制成的晶棒获取的FZ晶片中发生环形晶体缺陷32，如图2(a)所示。因此，在从通过CZ法制成的晶棒获取的一个FZ晶片的表面上制造具有许多晶体缺陷的反向阻断IGBT以及具有少数晶体缺陷的反向阻断IGBT。测量具有许多晶体缺陷的反向阻断IGBT以及具有少数晶体缺陷的反向阻断IGBT中的每一反向阻断IGBT的反向击穿电压特性。
具有许多晶体缺陷的反向阻断IGBT是根据第一比较例的反向阻断IGBT，其包括从通过CZ法制成的晶棒获取的FZ晶片的由于用于制造根据第一比较例的反向阻断IGBT的热处理或热扩散工艺而发生晶体缺陷32的区域。具有少数晶体缺陷的反向阻断IGBT是根据第一比较例的反向阻断IGBT，其不包括从通过CZ法制成的晶棒获取的FZ晶片的由于用于制造根据第一比较例的反向阻断IGBT的热处理或热扩散工艺而发生晶体缺陷32的区域。图3示出根据第一比较例的具有许多晶体缺陷的反向阻断IGBT的击穿电压特性41、以及根据第一比较例的具有少数晶体缺陷的反向阻断IGBT的击穿电压特性42。
如从图3的反向电压特性41可见，在根据第一比较例的具有许多晶体缺陷的反向阻断IGBT中，在反向电压V到达标准击穿电压V0之前，反向电流I的值增大且大量反向漏电流流动。因此，随着半导体芯片中的晶体缺陷增加，反向击穿电压特性变差。虽然在附图中未示出，但是在根据第一比较例的具有许多晶体缺陷的反向阻断IGBT中，随着半导体芯片中的晶体缺陷增加，正向击穿电压特性也变差。
如在图3所示的根据第一比较例的具有许多晶体缺陷的反向阻断IGBT的击穿电压特性41中示出的，当针对标准击穿电压V0的值的反向漏电流的量较大时，该元件是有缺陷的。从通过CZ法制成的晶棒获取的一个FZ晶片被切割成多个半导体芯片。因此，例如如图2(a)所示，从通过CZ法制成的晶棒获取的FZ晶片的发生晶体缺陷32的区域也被切割成多个半导体芯片。在从通过CZ法制成的晶棒获取的一个FZ晶片的表面中发生晶体缺陷32的区域切割的半导体芯片中提供的所有反向阻断IGBT都是有缺陷的。因此，反向阻断IGBT的成品率取决于晶体缺陷32发生的区域的范围。例如，得到确认的是从通过CZ法制成的晶棒获取的一个FZ晶片制造的根据第一比较例的反向阻断IGBT的成品率在约40%至50%的范围内。
另一方面，如从图3的击穿电压特性42可见，在根据第一比较例的具有少数晶体缺陷的反向阻断IGBT中，在反向电压V低于标准击穿电压V0的范围内反向电流I的值较小，并且生成很小的反向漏电流。
得到确认的是根据第一示例的反向阻断IGBT具有与根据第一比较例的有少数晶体缺陷的反向阻断IGBT的击穿电压特性42相同的良好击穿电压特性。根据第一示例的反向阻断IGBT中不发生晶体缺陷的原因在于，与根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片类似，在氩气气氛中在高温下长时间地执行热扩散工艺且不发生晶体缺陷。由此，由于在根据第一示例的反向阻断IGBT的制造期间不发生晶体缺陷，因此从通过CZ法制成的晶棒获取的一个FZ晶片制造的根据第一示例的反向阻断IGBT的成品率约为100%。
因此，在根据第一实施例的热处理条件下，对从通过CZ法制成的晶棒获取的FZ晶片进行热处理，从而在从通过CZ法制成的晶棒获取的FZ晶片中不发生晶体缺陷。以此方式，可防止反向击穿电压缺陷或正向缺陷在使用从通过CZ法制成的晶棒获取的FZ晶片制造的半导体元件中发生，并且由此提高半导体元件的成品率。
在根据第一实施例的热处理条件下热处理温度高于或等于1290°C的原因在于，形成反向阻断IGBT的分离层5时的扩散时间可比热处理温度低于1290°C时的扩散时间短。当扩散系数为D且扩散时间为t时，扩散层的扩散深度d由以下表达式（1）表示。
[表达式1]
d=√(Dt)
扩散系数D与杂质扩散时的热处理温度成比例。因此，当扩散深度d大时，热处理温度上升，但是扩散时间t增加是必要的。因此，当形成预定扩散深度为d的分离层5且热处理温度低时，扩散时间t增加降低热处理温度所需的值。例如，当形成深度为100μm的分离层5且热处理温度为1280°C时，需要150小时的扩散时间。当热处理温度为1300°C时，可使扩散时间减少100小时。
热处理温度低于根据第一实施例的热处理条件下的硅的熔点的原因在于，当热处理温度高于或等于硅的熔点时，从通过CZ法制成的晶棒获取的FZ晶片熔化。因此，优选热处理温度在1300°C至1350°C的范围内。
如上所述，根据第一实施例的半导体器件的制造方法，可在高温下长时间地进行热处理，从而在从通过CZ法制成的晶棒获取的FZ晶片中不发生晶体缺陷，不管点缺陷在从通过CZ法制成的晶棒获取的FZ晶片中是否发生。因此，可在从通过CZ法制成的晶棒获取的FZ晶片中没有晶体缺陷的情况下在高温下长时间地进行热处理以制造反向阻断IGBT。以此方式，可防止反向击穿电压缺陷或正向缺陷在反向阻断IGBT中发生。因此，可提高成品率。另外，由于可在高温下长时间地进行热处理从而在从通过CZ法制成的晶棒获取的FZ晶片中不发生晶体缺陷，因此可使用在比现有技术中短的时间内执行的热扩散工艺来形成反向阻断IGBT的分离层。
此外，根据第一实施例的半导体器件的制造方法，可例如使用从通过CZ法制成的晶棒获取的FZ晶片来制造反向阻断IGBT，该FZ晶片具有与使用多晶硅作为原材料制成的FZ晶片相同的质量特性且其直径可容易地增大。因此，可降低成本且提高成品率。
（第二实施例）
接着，将描述根据第二实施例的半导体器件的制造方法。根据第二实施例的半导体器件的制造方法是根据第一实施例的半导体器件的制造方法的变体。根据第二实施例的半导体器件的制造方法与根据第一实施例的半导体器件的制造方法的不同之处在于，根据第二实施例的半导体器件通过使用多晶硅作为原材料制成的FZ晶片制造。即，在根据第二实施例的半导体器件的制造方法中，在根据第一实施例的热处理条件下，在惰性气体气氛中在高温下长时间地对使用多晶硅作为原材料制成的FZ晶片进行热处理。
接着，将描述在根据第一实施例的热处理条件下经受了热处理的使用多晶硅作为原材料制成的FZ晶片（在下文中称为第二示例）的晶体的内部状态。首先，在根据第一实施例的热处理条件下对使用多晶硅作为原材料制成的FZ晶片进行热处理，从而制造根据第二示例的使用多晶硅作为原材料制成的FZ晶片。具体地，对根据第二示例的使用多晶硅作为原材料制成的FZ晶片进行与对根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片相同的热处理。
接着，捕捉根据第二示例的使用多晶硅作为原材料制成的FZ晶片的X射线形貌图像，并且观察每一样本的晶体的内部状态。观察结果证明，与根据第一示例的从通过CZ法制成的晶棒获取的FZ晶片类似，在根据第二示例的使用多晶硅作为原材料制成的FZ晶片中不发生晶体缺陷。原因推测如下。由于热处理在惰性气体气氛（诸如氩气气氛）中进行，因此，该气氛中不含氮气。即使在高温下长时间地进行热处理时，氮气也不被注入使用多晶硅作为原材料制成的FZ晶片。
接着，验证根据第二实施例的半导体器件的反向击穿电压特性。首先，使用根据第二实施例的半导体器件的制造方法来制造反向阻断IGBT（在下文中称为根据第二示例的反向阻断IGBT）。即，用于形成根据第二示例的反向阻断IGBT的分离层5的热扩散工艺在与对根据第二示例的使用多晶硅作为原材料制成的FZ晶片的热处理中相同的热处理条件下执行。根据第二示例的反向阻断IGBT的制造方法的热处理条件与根据第一示例的反向阻断IGBT的制造方法的热处理条件相同。
接着，测量根据第二示例的反向阻断IGBT的反向击穿电压特性。测量结果证明，获取了与根据第一示例的反向阻断IGBT相同的良好击穿电压特性。其原因与根据第一示例的反向阻断IGBT中的原因相同。这些结果证明，当热处理在根据第一实施例的热处理条件下进行时，不发生晶体缺陷，不管用于形成半导体晶片的原材料的种类如何。因此，当热处理在根据第一实施例的热处理条件下进行时，可防止反向击穿电压缺陷或正向缺陷在半导体元件中发生且提高半导体元件的成品率。
如上所述，根据第二实施例的半导体器件的制造方法，可获取与根据第一实施例的半导体器件的制造方法所获取效果相同的效果。
（第三实施例）
接着，将描述根据第三实施例的半导体器件的制造方法。根据第三实施例的半导体器件的制造方法与根据第二实施例的半导体器件的制造方法的不同之处在于，在氮气气氛中在高温下长时间地对由多晶硅作为原材料制成的FZ晶片进行热处理（在下文中称为根据第三实施例的热处理条件）。根据第三实施例的热处理条件类似于根据第一实施例的热处理条件，不同之处在于包含在该气氛中的成分。
接着，将描述在根据第三实施例的热处理条件下经受了热处理的使用多晶硅作为原材料制成的FZ晶片（在下文中称为第三示例）的晶体的内部状态。首先，在根据第三实施例的热处理条件下对使用多晶硅作为原材料制成的FZ晶片进行热处理，从而制造根据第三示例的使用多晶硅作为原材料制成的FZ晶片。接着，捕捉根据第三示例的使用多晶硅作为原材料制成的FZ晶片的X射线形貌图像，并且观察每一样本的晶体的内部状态。
具体地，由于根据第三示例的使用多晶硅作为原材料制成的FZ晶片是如图2(b)所示根据第二比较例的使用多晶硅作为原材料制成的FZ晶片，因此获取根据第二比较例的使用多晶硅作为原材料制成的FZ晶片31-2的X射线形貌图像。因此，在根据第三示例的使用多晶硅作为原材料制成的FZ晶片中不发生晶体缺陷。其原因与根据第二比较例的使用多晶硅作为原材料制成的FZ晶片31-2中的原因相同。
接着，验证根据第三实施例的半导体器件的反向击穿电压特性。首先，使用根据第三实施例的半导体器件的制造方法来制造反向阻断IGBT（在下文中称为根据第三示例的反向阻断IGBT）。即，用于形成根据第三示例的反向阻断IGBT的分离层5的热扩散工艺在与对根据第三示例的使用多晶硅作为原材料制成的FZ晶片的热处理中相同的热处理条件下执行。根据第三示例的反向阻断IGBT的制造方法类似于根据第二示例的反向阻断IGBT的制造方法，不同之处在于热处理条件。
接着，测量根据第三示例的反向阻断IGBT的反向击穿电压特性。测量结果证明，获取了与根据第一示例的反向阻断IGBT相同的良好击穿电压特性。这是因为与根据第二比较例的使用多晶硅作为原材料制成的FZ晶片类似，不发生晶体缺陷。这些结果证明，当使用了使用多晶硅作为原材料制成的FZ晶片时，不发生晶体缺陷，不管包含在该气氛中的成分的种类如何。因此，当使用多晶硅作为原材料制成的FZ晶片用于制造半导体器件时，可防止反向击穿电压缺陷或正向缺陷在半导体元件中发生且提高半导体元件的成品率。
如上所述，根据第三实施例的半导体器件的制造方法，可获取与根据第二实施例的半导体器件的制造方法所获取效果相同的效果。
（第四实施例）
接着，将描述根据第四实施例的半导体器件的制造方法。在根据第四实施例的半导体器件的制造方法和根据第一实施例的半导体器件的制造方法之间存在两个差异。第一差异在于，在氮气气氛中在高温下长时间地对从通过CZ法制成的晶棒获取的FZ晶片进行热处理（在下文中称为根据第四实施例的热处理条件）。第二差异在于，去除在从通过CZ法制成的晶棒获取的FZ晶片中发生的晶体缺陷。根据第四实施例的热处理条件类似于根据第一实施例的热处理条件，不同之处在于包含在该气氛中的成分。
首先，将描述由于与根据第一实施例的半导体器件的制造方法的第一差异而在从通过CZ法制成的晶棒获取的FZ晶片中发生的现象。图4是示出在半导体器件中发生晶体缺陷的状况的截面图。当在氮气气氛中在高温下长时间地对从通过CZ法制成的晶棒获取的FZ晶片51进行热处理时，与例如根据第一比较例的从通过CZ法制成的晶棒获取的FZ晶片类似，在从通过CZ法制成的晶棒获取的FZ晶片51中发生晶体缺陷。具体地，如图4(a)所示，在与从通过CZ法制成的晶棒获取的FZ晶片51的主表面平行的方向上，在从通过CZ法制成的晶棒获取的FZ晶片51的中央部52（自从通过CZ法制成的晶棒获取的FZ晶片51的正面和背面起基本相同的深度）中发生晶体缺陷（在下文中称为晶体缺陷区52）。
晶体缺陷区52在从通过CZ法制成的晶棒获取的FZ晶片51的中央部中形成的原因如下。在从通过CZ法制成的晶棒获取的FZ晶片51的中央部中，氧气或氮气不太可能扩散到从通过CZ法制成的晶棒获取的FZ晶片51的外部。因此，当对从通过CZ法制成的晶棒获取的FZ晶片51进行热处理时，该气氛中的氧气或氮气被沉积为从通过CZ法制成的晶棒获取的FZ晶片51的中央部中的沉淀物。当热处理温度上升时或者当热处理时间增加时，在从通过CZ法制成的晶棒获取的FZ晶片51的中央部中形成的沉淀物生长。
当热处理温度低和/或热处理时间短时，晶体缺陷区52的厚度t1小于在从通过CZ法制成的晶棒获取的FZ晶片51的正面和背面不发生晶体缺陷的区域53-1和53-2的厚度t2-1和t2-2。在从通过CZ法制成的晶棒获取的FZ晶片51的正面不发生晶体缺陷的区域53-1的厚度t2-1基本等于在从通过CZ法制成的晶棒获取的FZ晶片51的背面不发生晶体缺陷的区域53-2的厚度t2-2。
如图4(b)所示，随着热处理温度上升或者随着热处理时间增加，晶体缺陷区52的厚度t1增大。因此，随着热处理时间增加或随着热处理温度上升，在从通过CZ法制成的晶棒获取的FZ晶片51的正面和背面不发生晶体缺陷的区域53-1和53-2的厚度t2-1和t2-2减小。
具体地，例如，当入炉温度和测量温度为700°C时，从通过CZ法制成的晶棒获取的FZ晶片51的表面的温度升降速率为1°C/分钟，并且在包含30%氧气（O2）和70%氮气的氮气气氛中在1300°C的温度下进行热处理，不发生晶体缺陷的区域53-1和53-2的厚度t2-1和t2-2如下。假设从通过CZ法制成的晶棒获取的FZ晶片51的厚度t0为例如500μm。当热处理时间为50小时时，在从通过CZ法制成的晶棒获取的FZ晶片51的正面和背面形成深度为140μm（t2-1=t2-2=140μm）的不发生晶体缺陷的区域53-1和53-2。然而，当热处理时间为100小时时，不发生晶体缺陷的区域53-1和53-2的厚度t2-1和t2-2减小到60μm。
去除作为与根据第一实施例的半导体器件的制造方法的第二差异的在从通过CZ法制成的晶棒获取的FZ晶片中发生的晶体缺陷，以获取根据第四实施例的没有晶体缺陷的半导体器件。具体地，将描述根据第四实施例的半导体器件的制造方法。图5至7是示出根据第四实施例的正在制造的半导体器件的截面图。例如，将描述反向阻断IGBT的制造示例。首先，如图5所示，与根据第一实施例的半导体器件的制造方法类似，执行用于在从通过CZ法制成的晶棒获取的FZ晶片51的正面形成分离层54的工艺。
分离层54通过热扩散工艺形成为到达从通过CZ法制成的晶棒获取的FZ晶片51的背面。通过用于形成分离层54的热扩散工艺，在从通过CZ法制成的晶棒获取的FZ晶片51中形成晶体缺陷区52。接着，在从通过CZ法制成的晶棒获取的FZ晶片51的正面形成反向阻断IGBT的正面元件结构（未示出）。接着，如图6所示，从通过CZ法制成的晶棒获取的FZ晶片51的背面接地，直至露出在从通过CZ法制成的晶棒获取的FZ晶片51的正面不发生晶体缺陷的区域53-1，以去除晶体缺陷区52和在从通过CZ法制成的晶棒获取的FZ晶片51的背面不发生晶体缺陷的区域53-2（附图标记55指示研磨方向）。
以此方式，如图7所示，在从通过CZ法制成的晶棒获取的FZ晶片51的正面不发生晶体缺陷的区域53-1、以及在从通过CZ法制成的晶棒获取的FZ晶片51的背面不发生晶体缺陷的区域53-1中形成的分离层54保持。接着，例如，硼离子被注入从通过CZ法制成的晶棒获取的FZ晶片51的接地背面，并且进行激光退火，从而在从通过CZ法制成的晶棒获取的FZ晶片51的接地背面形成p+集电极区以使其与分离层54接触。接着，形成集电电极以使其与p+集电极区接触。以此方式，形成包括p+集电极区和集电电极的反向阻断IGBT的背面元件结构，并且完成反向阻断IGBT。
在根据第四实施例的半导体器件的制造方法中，在形成分离层54且形成反向阻断IGBT的正面元件结构之后，将从通过CZ法制成的晶棒获取的FZ晶片51减薄。然而，在形成分离层54且将从通过CZ法制成的晶棒获取的FZ晶片51减薄之后，可形成反向阻断IGBT的正面元件结构。另外，在用于形成分离层54的热扩散工艺期间，在从通过CZ法制成的晶棒获取的FZ晶片51的正面不发生晶体缺陷的区域53-1的厚度t2-1必须大于按击穿电压级别确定的预定厚度，以使晶体缺陷不保持在完成的反向阻断IGBT中。因此，优选适当地调整用于形成分离层54的热扩散工艺的热扩散温度和热扩散时间。
根据第四实施例的半导体器件的制造方法类似于根据第一实施例的半导体器件的制造方法，不同之处在于上述两个差异。
如上所述，根据第四实施例的半导体器件的制造方法，在氮气气氛中在高温下长时间地对从通过CZ法制成的晶棒获取的FZ晶片进行热处理。因此，即使在发生晶体缺陷时，也可制造例如反向阻断IGBT以使其不包括在从通过CZ法制成的晶棒获取的FZ晶片中发生的晶体缺陷。由此，可获取与通过根据第一实施例的半导体器件的制造方法而获取的相同效果。
在本发明中，反向阻断IGBT已作为示例进行了描述，但是本发明不限于上述实施例。本发明可适用于具有深扩散层的各种半导体器件。另外，反向阻断IGBT的上述制造方法是说明性示例，并且可根据反向阻断IGBT的结构以各种方式改变。例如，形成包括发射极区和栅结构的正面元件结构、包括集电极区的背面元件结构、以及分离层的次序可以各种方式改变。在上述实施例中，第一导电类型是n型，而第二导电类型是p型。然而，在本发明中，第一导电类型可以是p型而第二导电类型可以是n型。在此情况下，获取如上所述的相同效果。
工业实用性
如上所述，根据本发明的半导体器件的制造方法对在功率转换器件（诸如逆变器）中使用的功率半导体器件或者各种工业机器是有用的。
附图标记的说明
41具有许多晶体缺陷的反向阻断IGBT的击穿电压特性
42具有少数晶体缺陷的反向阻断IGBT的击穿电压特性

Claims (3)

1.一种半导体器件的制造方法，其特征在于，包括：
在氩气和氧气的混合气体气氛中在高于或等于1290℃且低于硅的熔点的温度下对使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成的硅晶片进行热处理，
还包括：
使用所述热处理将第二导电型扩散层从所述硅晶片的一个主表面扩散到另一主表面的扩散步骤，所述第二导电型扩散层与作为反向阻断绝缘栅双极晶体管的第一导电型漂移层的所述硅晶片形成pn结，
其中在所述扩散步骤中，所述第二导电型扩散层扩散以到达在所述扩散步骤之前或之后在所述硅晶片的另一主表面中形成的第二导电型集电极区。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述热处理在高于或等于1290℃且低于或等于1350℃的温度下进行。
3.一种半导体器件的制造方法，其特征在于，包括：
在氮气气氛中在高于或等于1290℃且低于硅的熔点的温度下对使用通过切克劳斯基法制成的单晶硅锭作为原材料且以浮动法制成的硅晶片进行热处理的热处理步骤；以及
研磨所述硅晶片的一个主表面直至去除掉包含由于所述热处理步骤而在所述硅晶片中发生的晶体缺陷的区域的研磨步骤，
还包括：
使用所述热处理将第二导电型扩散层从所述硅晶片的一个主表面扩散到另一主表面的扩散步骤，所述第二导电型扩散层与作为反向阻断绝缘栅双极晶体管的第一导电型漂移层的所述硅晶片形成pn结，
其中在所述扩散步骤中，所述第二导电型扩散层扩散以到达在所述扩散步骤之前或之后在所述硅晶片的另一主表面中形成的第二导电型集电极区。
CN201280003273.0A 2012-02-23 2012-02-23 半导体器件的制造方法 Active CN103384910B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/054434 WO2013125014A1 (ja) 2012-02-23 2012-02-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103384910A CN103384910A (zh) 2013-11-06
CN103384910B true CN103384910B (zh) 2017-05-24

Family

ID=49005234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280003273.0A Active CN103384910B (zh) 2012-02-23 2012-02-23 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US10115587B2 (zh)
JP (1) JP5725255B2 (zh)
CN (1) CN103384910B (zh)
DE (1) DE112012000210T5 (zh)
WO (1) WO2013125014A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013180244A1 (ja) 2012-05-31 2013-12-05 富士電機株式会社 半導体装置の製造方法
EP3208366A1 (en) * 2016-02-16 2017-08-23 Siltronic AG Fz silicon and method to prepare fz silicon

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379464A (zh) * 2001-03-30 2002-11-13 株式会社东芝 半导体晶片及其制造方法以及半导体器件及其制造方法
CN101437988A (zh) * 2006-03-03 2009-05-20 国立大学法人新潟大学 通过CZ法生产Si单晶锭料的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03193698A (ja) 1989-12-20 1991-08-23 Fujitsu Ltd シリコン単結晶及びその製造方法
JP2607853B2 (ja) 1994-09-27 1997-05-07 直江津電子工業株式会社 シリコン半導体ウエハの拡散方法及びディスクリート基板の製造方法
JP3584945B2 (ja) 1995-02-24 2004-11-04 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3173392B2 (ja) 1996-11-12 2001-06-04 トヨタ自動車株式会社 太陽電池素子及びその製造方法
JP2975912B2 (ja) 1997-06-17 1999-11-10 直江津電子工業株式会社 半導体ウエハの製造方法
JP3711199B2 (ja) 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
JP4967200B2 (ja) 2000-08-09 2012-07-04 富士電機株式会社 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
JP2004319653A (ja) 2003-04-15 2004-11-11 Toshiba Ceramics Co Ltd シリコンウエハの熱処理方法
JP4747260B2 (ja) * 2003-04-16 2011-08-17 富士電機株式会社 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
JP4982948B2 (ja) 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5082211B2 (ja) 2005-03-25 2012-11-28 富士電機株式会社 半導体装置の製造方法
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
JP5428216B2 (ja) 2008-06-20 2014-02-26 富士電機株式会社 シリコンウェハ、半導体装置、シリコンウェハの製造方法および半導体装置の製造方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2010040587A (ja) 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2010205839A (ja) * 2009-03-02 2010-09-16 Sharp Corp 半導体装置の製造方法
US8263484B2 (en) * 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
JP5740820B2 (ja) 2010-03-02 2015-07-01 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102010043702A1 (de) * 2010-11-10 2012-05-10 Wacker Chemie Ag Verfahren zur Bestimmung von Verunreinigungen in Silicium
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379464A (zh) * 2001-03-30 2002-11-13 株式会社东芝 半导体晶片及其制造方法以及半导体器件及其制造方法
CN101437988A (zh) * 2006-03-03 2009-05-20 国立大学法人新潟大学 通过CZ法生产Si单晶锭料的方法

Also Published As

Publication number Publication date
JP5725255B2 (ja) 2015-05-27
CN103384910A (zh) 2013-11-06
US10115587B2 (en) 2018-10-30
WO2013125014A1 (ja) 2013-08-29
US20130260540A1 (en) 2013-10-03
JPWO2013125014A1 (ja) 2015-05-21
DE112012000210T5 (de) 2014-01-16

Similar Documents

Publication Publication Date Title
US10128328B2 (en) Method of manufacturing semiconductor devices and semiconductor device containing hydrogen-related donors
CN104781918B (zh) 半导体外延晶片的制造方法、半导体外延晶片以及固体摄像元件的制造方法
TWI278040B (en) Silicon epitaxial wafer and manufacturing method for same
TWI514558B (zh) 半導體磊晶晶圓的製造方法、半導體磊晶晶圓及固體攝影元件的製造方法
JP6121501B2 (ja) 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス
TW200821417A (en) Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
TWI295482B (en) Semiconductor wafer with an epitaxially deposited layer, and process for producing the semiconductor wafer
TWI412083B (zh) 矽基板及其製造方法
CN103959472B (zh) 半导体器件及其制造方法
JP2002280531A (ja) 半導体基板及びその製造方法
CN108389787A (zh) 半导体器件及其制造方法
EP2098620A1 (en) Method of manufacturing silicon substrate
TWI442478B (zh) 矽基板及其製造方法
CN103384910B (zh) 半导体器件的制造方法
JP2010283296A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP3579069B2 (ja) 半導体装置の製造方法
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JPH0737815A (ja) 改善された半導体材料及びその中に形成されたデバイスのスイッチング速度の制御方法
CN103426905B (zh) 半导体结构、具有其的半导体器件和用于制造其的方法
JP2746301B2 (ja) 半導体整流素子
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
JP5287796B2 (ja) 半導体装置の製造方法
WO2014086014A1 (zh) Itc-igbt及其制作方法
EP4095888A1 (en) Semiconductor device having a reduced concentration of carbon vacancies and method for manufacturing a semiconductor device
US20040124445A1 (en) Semiconductor substrate and method of manufacture thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant