TWI412083B - 矽基板及其製造方法 - Google Patents

矽基板及其製造方法 Download PDF

Info

Publication number
TWI412083B
TWI412083B TW098106829A TW98106829A TWI412083B TW I412083 B TWI412083 B TW I412083B TW 098106829 A TW098106829 A TW 098106829A TW 98106829 A TW98106829 A TW 98106829A TW I412083 B TWI412083 B TW I412083B
Authority
TW
Taiwan
Prior art keywords
project
substrate
condition
stretching
single crystal
Prior art date
Application number
TW098106829A
Other languages
English (en)
Other versions
TW201001554A (en
Inventor
Kazunari Kurita
Shuichi Omote
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of TW201001554A publication Critical patent/TW201001554A/zh
Application granted granted Critical
Publication of TWI412083B publication Critical patent/TWI412083B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

矽基板及其製造方法
本發明關於矽基板之製造方法，特別關於可提升去疵(gettering，或稱捕獲)能力，適用在固態攝影元件等裝置所使用之矽基板之製造的技術。本發明主張2008年03月05日申請之日本專利申請第2008-054842號之優先權，援用該內容。
矽構成之固態攝影元件等半導體裝置，係將藉由CZ(Czochralski)法等拉伸而成之矽單晶進行切片成為矽基板，於該矽基板形成電路而被製造。於矽基板混入重金屬雜質時，因為暗電流而會產生白點缺陷。該白點缺陷會導致固態攝影元件之零件特性之顯著劣化。
矽基板被混入重金屬雜質之主要原因，例如第1為，單晶拉伸、切片、晶面研磨及研磨、研削、蝕刻等表面處理所構成之矽基板製造過程中之金屬污染，第2為，對矽基板之電路形成後，研削晶圓背面，薄膜化成為約50μm等之零件(device)製造過程中之重金屬污染。
特開平6-338507號公報揭示：以對固態攝影元件之電氣特性造成影響的，基於暗電流而產生之白點缺陷之減少為目的。另外，被揭示於矽基板形成氧析出物的內部去疵(IG(lntrinsic gettering))法之例。於特開2006-313922號公報揭示：於矽基板背面，形成背側損傷(back side damage)等之去疵側(gettering side)的外部去疵(EG(Extrinsic gettering))法，或關於碳離子植入之技術。
如上述說明，作為固態攝影元件使用之矽基板之製造方法，在磊晶成長前實施氧析出熱處理而形成氧析出物的IG法乃習知者。
但是，關於固態攝影元件之製造中的，具有防止白點缺陷之充分去疵能力之矽基板之設計、亦即矽基板製造之條件設定，須如何設定才好並未有任何之揭示。
因此，固態攝影元件之製造所使用的矽基板之製造條件設定需要花費極大之時間，導致良品率惡化、製造成本增加，有可能導致零件製造效率之降低，而被要求改善。
另外，如特開2006-313922號公報之揭示，對碳植入基板實施高溫熱處理時，碳植入而被形成的結晶缺陷(結晶格子變位等)會被緩和，導致作為去疵位置(gettering sink)之功能降低，而較不好。因而要求提供，考慮上述說明之後續工程之熱處理等條件，使滿足被要求之零件特性的矽基板(晶圓)之設計成為可能、亦即滿足此種條件的成為矽基板之矽單晶拉伸條件。
本發明有鑑於上述事實，目的在於提供矽基板之製造方法，其可以容易設計能防止固態攝影元件之白點缺陷，能滿足所要之零件特性的矽基板。同時，目的在於：可以簡單、確實地決定以初期氧濃度、雜質濃度或電阻係數、熱處理作為設定條件的CZ法之單晶製造工程之條件，據此而能對應於矽基板(晶圓)加工工程、零件工程之條件，獲得具有所要之去疵能力的矽基板。
解決上述問題的本發明之矽基板之製造方法，係由CZ法成長之矽單晶被製造，供作為固態攝影元件之零件製造用的矽基板之製造方法，將作為元件特性的白點缺陷之產生密度之上下限值、亦即白點條件予以設定；以上述矽基板中之去疵能力、上述矽基板中存在之BMD密度、BMD尺寸作為零件製造工程之熱處理條件予以設定；由彼等條件，來計算拉伸時之矽單晶中之初期氧濃度、初期碳濃度、電阻係數、拉伸處理條件，決定由拉伸工程中之矽單晶中之初期氧濃度、碳濃度、電阻係數、拉伸溫度條件所構成之拉伸處理條件；將由該被決定之拉伸條件所拉伸而成之矽單晶予以切片成為矽基板，針對形成於該矽基板的評估零件中之白點缺陷之產生密度予以測定；將該測定結果與上述白點條件加以比較，在該值未滿足白點條件之情況下再度設定IG條件之同時，在該值滿足白點條件之情況下，依據上述拉伸處理條件，針對供作為製造固態攝影元件的矽基板中之初期氧濃度、碳濃度、電阻係數、拉伸條件所引起的矽基板之內部狀態予以決定。
又，解決上述問題的本發明之矽基板之製造方法，係由CZ法成長之矽單晶被製造，供作為固態攝影元件之零件製造用的矽基板之製造方法，其特徵為由以下構成：該矽基板，係藉由CZ法拉伸上述矽單晶時摻雜碳，切片後在表面形成磊晶層，於其表面被形成零件部分者；具有：將作為元件特性之容許範圍的白點缺陷之產生密度之上下限值、亦即白點條件予以設定的WS條件設定工程；針對用於形成上述零件部分的零件工程中之熱處理條件予以設定的零件熱處理條件設定工程；針對上述磊晶層之成膜條件予以設定的磊晶層條件設定工程；針對上述矽基板中之去疵能力、上述矽基板中存在之BMD密度、BMD尺寸予以設定的IG條件設定工程；由上述WS條件設定工程、上述零件熱處理條件設定工程、上述磊晶層條件設定工程、及上述IG條件設定工程所設定之各條件，來運算拉伸時之矽單晶中之初期氧濃度、碳濃度、電阻係數、拉伸溫度條件所構成之拉伸處理條件的運算工程；由上述運算工程所導出之值，來決定次一調整參數決定用單晶拉伸工程中之拉伸處理條件的參數決定工程；依據上述參數決定工程所決定之拉伸條件，藉由CZ法來拉伸矽單晶的調整參數決定用單晶拉伸工程；由上述調整參數決定用單晶拉伸工程所拉伸而成之矽單晶予以切片而成為矽基板，於該矽基板製造作為固態攝影元件之基於白點缺陷的零件性能評估用之電路的評估零件製造工程；針對上述評估零件製造工程所製造的評估零件中之白點缺陷之產生密度予以測定的WS性能測定工程；針對上述WS性能測定工程之測定結果與上述WS條件設定工程中被設定的白點條件加以比較，在未滿足白點條件之情況下再度回至零件熱處理條件設定工程之同時，在滿足白點條件之情況下進入條件決定工程，而進行判斷的判斷工程；及依據參數決定工程之條件，針對供作為製造固態攝影元件的矽基板中之初期氧濃度、碳濃度、電阻係數、拉伸處理條件所引起的矽基板之內部狀態予以決定的條件決定工程。
本發明中可以設定上述碳濃度為1.0×1016 ~1.6×1017 atoms/cm3 ，上述初期氧濃度為1.4×1018 ~1.6×1018 atoms/cm3 ，上述電阻係數為0.1~100Ω。
本發明中可以將成為內部去疵位置(intrinsic gettering sink)的上述BMD尺寸設為10~100nm，將上述BMD密度設為1.0×106 ~1.0×1011 個/cm3 。
本發明中，上述拉伸處理條件之運算，可藉由Fokker Plank擴散方程式來進行。
本發明中，作為上述零件熱處理條件設定工程中之熱處理，可包含零件製造工程前被進行的前置退火(pre-anneal)。
本發明中，上述前置退火，可設為溫度600℃~800℃、處理時間0.25小時~3小時、氧與Ar(氬)或氮等惰性氣體之混合環境中。
本發明之矽基板，可藉由上述任一製造方法予以製造。
其中，上述氧濃度，係依據ASTM F121-1979而成者。
另外，此情況下，BMD尺寸意味著，矽基板之厚度方向斷面之TEM觀察影像中之析出物之對角線長以該觀察視野內之析出物之平均值予以表示。
 (實施發明之最佳形態)
以下依據圖面說明本發明矽單晶拉伸方法之最佳實施形態。
又，本實施形態係為理解本發明之要旨而具體說明者，除有特定指定以外，並非用來限定本發明者。圖1、2為本實施形態之矽基板之製造方法之對象的矽基板之每一工程之正斷面圖。圖3為本實施形態之矽基板之製造方法之流程圖，圖中符號WO表示矽基板。
本實施形態中說明CCD(固態攝影元件)、CMOS影像感測器(CIS)等之零件製造使用的矽基板之設計。
如圖3所示，本實施形態之製造方法中，構成為具有：WS條件設定工程S01，用於設定後述說明之白點條件；零件熱處理條件設定工程S02；磊晶條件設定工程S03；IG條件設定工程S04；運算工程S05；參數決定工程S06；調整參數決定用單晶拉伸工程S07；評估零件製造工程S08；WS性能測定工程S09；判斷工程S10；及條件決定工程S11。
本實施形態使用之矽基板，係以藉由後述說明之CZ法等摻雜碳、對應於電阻係數而摻雜特定摻雜劑之同時，控制初期氧濃度進行拉伸而成之矽單晶，經由晶圓加工工程，而如圖1(a)所示，成為含碳之矽基板W0作為對象。
此時，使含碳之矽基板W0之電阻係數成為p+ 型而添加摻雜劑(硼(B))來成長單晶。
本發明中，硼(B)濃度，在p+ 型時為相當於電阻係數8mΩcm~10mΩcm之濃度，在p型時為相當於電阻係數0.1~100Ωcm之濃度，在p- 型時為相當於電阻係數0.1Ωcm~0.01Ωcm之濃度。
又，p/p-型意味著，在p-型基板上積層p型磊晶層而成之晶圓。
另外，於矽基板W0形成磊晶層W0a而設為p/p+ 型之矽基板W1，如圖1(c)所示，該矽基板W1，必要時於該磊晶層W0a上形成氧化膜W0b、再形成氮化膜W0c，而構成矽晶圓W2之後，供作為零件製造工程之用。
磊晶層W0a之厚度，零件為固態攝影元件時，為提升零件之分光感度特性，較好是設為2~10μm之範圍。
於矽晶圓W2，於如圖2所示零件工程，係於磊晶層形成填埋型光二極體，而成為固態攝影元件。
又，如圖2(f)所示成為固態攝影元件10之零件工程中之熱處理條件，係對應於如圖6所示各條件者。
本實施形態中，係於上述矽基板中，設定其條件使成為適合固態攝影元件之基板者。
本實施形態中，首先，作為圖3所示WS條件設定工程S01，係設定白點條件，其成為固態攝影元件之容許範圍的白點缺陷(WS：White Spot)之產生密度之上下限值。
白點缺陷之產生密度，其被要求之範圍係依被製造之各固態攝影元件而不同，但例如105 ~106 處/cm2 程度之發生時，該範圍被設為上限值與下限值。特別是和去疵有關者為其上限值。
接著，作為圖3所示零件熱處理條件設定工程S02，係設定形成上述零件部分的零件工程中之熱處理條件。此乃如上述說明，和圖6所示各條件對應之零件工程中之熱處理條件，或氧化膜W0b、氮化膜W0c之成膜條件，或者前置退火之熱處理條件，彼等熱處理條件，係處理溫度、處理時間、昇溫速度、降溫速度、處理環境氣體等，對於拉伸之單晶或矽基板(晶圓)中之氧析出物BMD之供應有影響者。
接著，作為圖3所示磊晶條件設定工程S03，係設定上述磊晶層W0a之成膜條件。此情況下，亦考慮處理溫度、處理時間、昇溫速度、降溫速度、處理環境氣體等，對於拉伸之單晶或矽基板(晶圓)中之氧析出物BMD之供應有影響者。另外，作為白點缺陷之產生之主要原因，當然亦考慮對暗電流產生有無帶來影響之磊晶層W0a、氧化膜W0b、氮化膜W0c之膜厚等條件。
接著，作為圖3所示IG條件設定工程S04，係設定上述矽基板W0中之去疵能力、及作為顯現該去疵能力之條件的，存在於上述矽基板W0中之BMD密度、BMD尺寸。此乃於WS條件設定工程S01，例如使滿足以上限值表示之白點條件而呈現必要之去疵能力，假設基板表面之重金屬污染產生之程度，即使經由其後之熱處理該重金屬擴散之情況下，亦無產生白點缺陷，而予以設定其範圍。
作為此一條件，例如Ni之污染源設為污染位準約1×1012 atoms/cm2 時，或Cu之污染源設為污染位準約1×1013 atoms/cm2 時之任一之情況下，經由圖6所示各條件對應之零件工程中之熱處理條件後，可以設定成為具有表面污染位準可以降低至檢測界限(Ni為1×1010 atoms/cm2 ，Cu為1×109 atoms/cm2 )之去疵能力之狀態。此情況下，為呈現上述去疵能力而必要之內部去疵，可以設定矽基板W0中存在的上述BMD尺寸成為10~100nm，上述BMD密度成為1.0×1006 ~1.0×1011 個/cm3 。
彼等條件，係由強制金屬污染實驗求出Cu之去疵必要的BMD密度，亦可由過去之實測資料算出。
接著，作為圖3所示運算工程S05，係由上述WS條件設定工程S01、上述零件熱處理條件設定工程S02、上述S汲極及上述IG條件設定工程S04被設定之各條件，運算出拉伸時之矽單晶中之初期氧濃度Oi、碳濃度Cs、電阻係數ρ、拉伸溫度條件Te(結晶熱履歷)所形成的拉伸處理條件。
亦即，依據被拉伸之矽單晶中之氧析出核等之供應，以及其後之處理中之熱履歷等條件，進行氧析出物之供應之運算，而算出可以設成為所要之氧析出物狀態的拉伸處理條件之範圍。
接著，作為圖3所示參數決定工程S06，係由運算工程S05算出之值，分別決定作為次一調整參數決定用單晶拉伸工程S07的，將初期氧濃度Oi、碳濃度Cs、電阻係數ρ、結晶中之熱履歷等予以考慮的拉伸溫度條件Te。
此時較好是使具有某一程度之寬度而決定特定之範圍。
於該範圍內分配各個條件，於該範圍內例如依10分割之每一值進行拉伸而予以設定拉伸條件。
接著，作為圖3所示調整參數決定用單晶拉伸工程S07，係依據上述參數決定工程S06決定之期氧濃度Oi、碳濃度Cs、電阻係數ρ、拉伸溫度條件Te所形成的多數拉伸條件，藉由CZ法進行多數矽單晶之拉伸，或者切出滿足多數拉伸條件的基板(晶圓)，變化彼等拉伸處理條件進行結晶成長之同時，拉伸矽單晶。
接著，作為圖3所示評估零件製造工程S08，係由調整參數決定用單晶拉伸工程S07拉伸之矽單晶切出晶圓，於該晶圓表面上製作作為固態攝影元件的評估零件，該評估零件形成有白點缺陷引起之零件性能評估用電路。
作為該評估用之電路，可以為如圖2所示零件部分，或作為暗電流測定電路可以形成pn接合。另外，亦可採用於磊晶基板形成例如具有：膜厚20nm之SIO2 膜構成之閘極氧化膜與Al膜構成之閘極的MOS電容器、CCD攝影裝置之手段。
接著，作為圖3所示WS性能測定工程S09，係測定評估零件製造工程S08製造之評估零件中的白點群缺陷之產生密度。
該測定，係採取由光二極體之漏電流來測定白點群缺陷之產生密度的方法。例如可以針對矽基板全面測定單位面積之白點缺陷產生數或單位元件之白點缺陷產生數。
或者，可於矽基板全面以特定密度形成的pn接合之評估零件中，判斷流入較10μA(微安培)為大的漏電流的白點缺陷(星空缺陷)，測定該個數。
接著，作為圖3所示判斷工程S10，係評估上述WS性能測定工程S09之測定結果。該評估係和WS條件設定工程S01被設定之白點條件比較，測定結果之值不滿足該白點條件時，將製作成該評估零件的拉伸條件予以廢棄，再度回至零件熱處理條件設定工程S02，再度修正調整參數之設定、拉伸條件之運算及設定之同時，若WS性能測定工程S09之測定結果之值滿足該白點條件時，進入次一條件決定工程S11。
於該判斷工程S10，在WS性能測定工程S09中分配初期氧濃度、碳濃度Cs等而被測定之白點缺陷產生數WS，如圖7所示，於拉伸條件之範圍Cs-t之中，成為上述WS條件設定工程S01所設定之白點條件之上限值WS-u以下時，判斷該拉伸條件之範圍Cs-t滿足白點條件，將其以外之白點缺陷產生數WS成為上述上限值WS-u以上之範圍判斷為不滿足白點條件。圖7所示為，特定之氧濃度Oi中之白點缺陷產生數WS與碳濃度Cs之關係，及白點條件之上限值WS-u與較好之碳濃度Cs-t之關係，因此變化氧濃度Oi之範圍作成該塗，由彼等關係總和判斷較好。
或者，可於判斷工程Sl0，變化初期氧濃度、碳濃度Cs等時，如圖7所示，以白點缺陷產生數WS成為最小值WSmin之拉伸條件(碳濃度)Cs-m判斷為滿足白點條件之最適合之值，以該碳濃度之最適值Cs-m之上下範圍判斷為滿足白點條件之拉伸條件範圍。最適值Cs-m之上下範圍可設為約±10%。
接著，作為圖3所示條件決定工程S11，係依據參數決定工程S06之條件，針對供作為製造固態攝影元件之矽基板中的，初期氧濃度Oi、碳濃度Cs、電阻係數ρ、或孔洞密度/格子間矽密度/OSF產生狀態/COP產生可能區域分布等等，拉伸速度V、拉伸溫度、Te、單結晶熱履歷、溫度斜率G、施加磁場條件、環境氣體條件等拉伸處理條件所引起之矽基板之內部狀態，予以決定。
如此則，可於供作為製造固態攝影元件之矽基板中的條件設計，加減其之零件製造條件，使具有必要之去疵能力而予以設定。
以下說明矽基板之製造工程。
製造如圖1(a)所示矽基板W0時，首先，於石英鍋爐內積層配置矽結晶原料之多晶矽，再於該多晶矽表面上塗敷適量之石墨粉之同時，使成為p+ 型對應之濃度的方式投入B(硼)摻雜劑，依據例如CZ法拉伸添加有碳的CZ結晶作為氫環境。又，CZ結晶，係以包含磁場施加CZ結晶的CZ法製造之結晶之總稱。
其中，包含硼之P型矽單晶，係於原料階段添加碳，由添加碳之原料製作矽單晶之同時，控制該氧濃度Oi進行拉伸。以下說明添加碳高濃度硼之CZ矽單晶之拉伸。說明直徑300nm之晶圓，但不限定於此。
圖4為本實施形態中適合說明矽單晶之製造的CZ爐之縱斷面圖。CZ爐，係具備配置於腔室內中心部的坩堝(石英坩堝)101，及配置於坩堝101外側之加熱器102。坩堝101，係使內側收容原料融液103的石英坩堝101藉由外側之石墨坩堝101a予以保持的二重構造，藉由稱為基座的支撐軸101b進行旋轉及升降驅動。
於坩堝101上方設有圓筒形狀之熱遮蔽體107。熱遮蔽體107，係以石墨為外殼，內部填充石墨墊的構造。熱遮蔽體107之內面成為內徑自上端部至下端部漸減的推拔面。熱遮蔽體107之上部外面，係對應於內面的推拔面，下部外面被形成為使熱遮蔽體107之厚度朝下方漸增的垂直面。
該CZ爐構成為，可以成長例如目標直徑310mm，本體長度1200mm的300mm之單晶。
熱遮蔽體107之規格如下，進入坩堝部分的外徑例如為570mm，最下端中之最小內徑S例如為370mm，半徑方向之寬度(厚度)W例如為100mm，對於逆圓錐台面之內面垂直方向的斜率例如為21度。另外，坩堝101之內徑例如為650mm，熱遮蔽體107下端之融液面起之高度H例如為60mm。
以下說明添加碳高濃度硼之CZ矽單晶成長的操作條件之設定方法。
首先，於坩堝內裝入高純度矽之多晶例如250kg，使結晶中之電阻係數成為p+ 型而添加硼(B)。另外，使碳濃度成為特定範圍而於矽溶融液添加摻雜劑之同時，使成為特定之初期氧濃度而控制結晶旋轉速度、坩堝旋轉速度、加熱條件、施加磁場條件、拉伸速度等。
裝置內，於惰性氣體環境中設為減壓之1.33~26.7kPa(10~200torr)，於惰性氣體(Ar(氬)氣體等)中混合氫氣體成為3~20體積%使流入爐內。壓力為1.33kPa(10torr)以上，較好是4~26.7kPa(30~200torr)，更好是4~9.3kPa(30~70torr)。壓力之下限，因為氫之分壓低會導致融液及結晶中之氫濃度變低，為防止此之發生而規定上述之壓力下限。壓力之上限，因為爐內壓力增大會導致Ar(氬)等惰性氣體之於融液上之氣體流速降低，由碳加熱器或碳構件脫離之碳或由融液蒸發之SiO等反應性氣體難以排氣，導致結晶中之碳濃度高於所要值，另外，SiO凝結於爐內之融液上部之1100℃程度或更低溫部份，產生塵埃掉落至融液引起結晶之差排化，為防止此之發生而規定上述之壓力之上限。
之後，藉由加熱器102加熱使矽溶融成為融液103。接著，使安裝於種晶夾盤105的種晶浸漬於融液103，旋轉坩堝101及拉伸軸104之同時進行結晶之拉伸。結晶方位設為{100}、{111}、或{110}之任一，進行無差排(allocation free)結晶之種晶擠壓後，形成肩部，變化肩部而成為例如310mm之目標本體(body)直徑。
之後，以一定之拉伸速度直至例如1200mm為止成長本體部，於通常條件下縮徑進行尾部擠壓後，結束結晶成長。其中，拉伸速度，係考慮電阻係數、矽單晶直徑尺寸、使用之單晶拉伸裝置之熱區構造(熱環境)等，加以適當選定，可採用例如包含以定性方式於單結晶面內產生OSF環(OSF ring)之區域的拉伸速度，其下限可設為，於單結晶面內產生OSF環、而且不產生差排複合體(dislocation cluster)的拉伸速度以以上。
另外，上述惰性氣體環境中之氫濃度，對於爐內壓為4.0~9.33kPa(30~70torr)可設為3%以上20%以下之範圍。爐內壓為1.33kPa(10torr)以上，較好是4.0~26.7kPa(30~200torr)，更好是4.0~9.3kPa(30~70torr)。該下限值，因為氫之分壓低會導致融液及結晶中之氫濃度變低，為防止此之發生而規定上述之壓力下限。該上限值，因為爐內壓力增大會導致Ar(氬)等惰性氣體之於融液上之氣體流速降低，由碳加熱器或碳構件脫離之碳氣體或由融液蒸發之SiO等反應性氣體難以排氣，導致結晶中之碳濃度高於所要值，另外，SiO凝結於爐內之融液上部之1100℃程度或更低溫部份，產生塵埃掉落至融液引起結晶之差排化，為防止此之發生而規定上述之壓力之上限。氫分壓較好是40Pa以上、400Pa以下。
含氫之惰性氣體環境中成長時之矽單晶中之氫濃度，可藉由環境中之氫分壓予以控制。氫之導入結晶中，環境中之氫溶解於矽融液成為平衡狀態，結晶中凝固時藉由濃度偏析而使液相與固相中之濃度被分配。
融液中之氫濃度，係由亨利定律(Henry Law)依存於氣相中之氫分壓被決定，凝固後之結晶中氫濃度，可以藉由控制環境中之氫分壓，而於結晶之軸方向控制成為一定、所要之濃度。
依據上述矽單晶成長方法，藉由在含氫惰性氣體環境中拉伸矽單晶，可以構成為在結晶徑方向全區域不含COP及差排複合體，而且，針對格子間矽優勢區域(PI區域)之單晶拉伸可能的PI區域拉伸速度之範圍，可以擴大進行拉伸，使單晶本體部構成為不含差排複合體的格子間矽優勢區域(PI區域)。同時，依據上述矽單晶成長方法藉由縮小OSF環之寬度，如此則，習知生長零缺陷(Grown-in default free)矽單晶之拉伸時必須設定於極窄範圍的PI區域拉伸速度可以被擴大，可以極為容易、而且較習知以更快拉伸速速生長零缺陷矽單晶之同時，於結晶面內在產生OSF環區域之條件下拉伸矽單晶時，可縮小OSF環之寬度減少其之影響。
其中，PI區域拉伸速度之範圍係設定成為，在氫環境中與不含氫的惰性氣體環境中進行比較時，上述凝固後之結晶內之軸向溫度斜率G之值為一定不變化狀態下進行比較。
具體言之為，針對格子間矽型之生長零缺陷(Grown-in default free)區域(PI區域)所構成之零缺陷矽單晶之生長可能的PI區域拉伸速度之範圍，藉由將其設為氫環境，如此則，和不含氫之情況必較，可以擴大為4倍以上，甚至如圖5所示可以擴大為4.5倍之容許度進行拉伸，藉由此範圍之拉伸速度可以拉伸生長出所要之單晶。
此時，可縮小OSF環之產生區域。另外，PV區域(空洞型之生長零缺陷區域)之大小不會因為氫添加而變化。
本實施形態中，如上述說明，藉由氫之添加容易生長零缺陷矽單晶之同時，藉由碳之添加可以減少OSF環之影響，基於彼等相乘之效果，於該晶圓上成長磊晶層時可以減少OSF環引起之缺陷，可以進行具有上述所要品質之單晶之拉伸，可提升作業效率，可以大幅削減矽單晶、或者由該矽單晶製造之矽基板之製造成本，因此較好。
該矽單晶拉伸工程如下，作為晶圓加工工程，係由拉伸而成之碳添加高濃度硼CZ矽單晶進行加工，如圖1(a)所示，獲得含碳矽基板W0。
晶圓加工工程中之矽基板(晶圓)W0之加工方法，係依據通常藉由ID鋸或導線鋸等切斷裝置切片，對獲得之矽晶圓進行退火處理後，進行表面研磨、洗淨等之表面處理工程。另外，彼等工程之外，亦可進行研磨(lapping)、洗淨、研削等各種工程，可依據工程順序之變更、省略等目的適當變更工程。
如此獲得之矽基板1，硼(B)濃度(電阻係數)被設為p+ 型，碳濃度被設為1.0×1016 ~1.6×1017 atoms/cm3 ，氧濃度被設為1.4×1018 ~1.6×1018 atoms/cm3 。
碳係以固溶形態含於矽，於矽格子中以碳置換矽之形態被導入。亦即，碳之原子半徑小於矽之原子半徑，因此碳被配位於置換位置時結晶之應力場成為壓縮應力場，格子間之氧及雜質容易被壓縮應力場捕獲(去疵，gettering)。以該置換位置碳為起點，例如於零件工程中，伴隨差排(dislocation)之氧之析出物容易以高密度出現，可以對矽基板W0提供高的去疵效果。如此則，於後述之零件製作工程S4之中，可以成為具有充分去疵能力。
上述碳之添加濃度有必要規定於上述範圍。其理由為，碳濃度小於上述範圍時，碳/氧系列析出物之形成促進不活撥，無法實現上述高密度碳/氧系列析出物之形成。
另外，超出上述範圍時，碳/氧系列析出物之形成被促進，可獲得上述高密度碳/氧系列析出物，但是析出物尺寸被抑制，結果，析出物周圍之應力有變弱傾向。應力之效益變弱會減少捕獲雜質之效益。
另外，矽基板W0中之氧濃度有必要規定於上述範圍。其理由為，氧濃度小於上述範圍時，碳/氧系列析出物之形成促進不活潑，無法獲得上述高密度析出物。
另外，超出上述範圍時，氧析出物之尺寸減少，母體矽原子與析出物接面之應力效益被緩和，應力引起之去疵效益有可能降低。
另外，作為對彼等析出物之影響，藉由設為更高之硼濃度，可以促進硼/碳/氧引起之複合缺陷之形成。
接著，作為晶圓加工工程，係進行碳添加CZ結晶，亦即矽基板W0之表面之鏡面加工之後，進行組合例如SC1與SC2的RCA洗淨。接著，作為磊晶層成膜工程，係為成長磊晶層而將其裝入磊晶層成長爐，使用各種CVD法(化學氣相成長法)，如圖1(b)所示，成長硼濃度被設為p型的磊晶層W0a，獲得p/p+ 型之矽基板W1。
如圖1(c)所示，必要時該p/p+ 型之矽基板W1，可於磊晶層W0a上形成氧化膜W1b、氮化膜W1c而成為矽晶圓W2。
其中，供作為零件製造工程的矽基板W1或矽晶圓W2中之矽基板W0，係含有硼與固溶碳的CZ結晶，但該結晶成長中被形成之氧析出核或氧析出物於磊晶層成長時之熱處理而縮收，因此，於矽基板W1階段之矽基板W0，顯在化之氧析出物在光學顯微鏡下無法被觀察到。
因此，欲確保捕獲重金屬的去疵能力時，於磊晶層W0a之成長後，作為提供該條件而期待更進一步之析出促進的溫度條件，較好是於約600~800℃進行0.25~3小時之低溫熱處理，而以置換位置碳為起點使硼/碳/氧系列之氧析出物W07析出。
又，本發明中，硼/碳/氧系列析出物，係意味著含有硼/碳的複合體(cluster)之析出物。
該氧析出物W07，以含有固溶碳的矽基板W1為起始材料時，經由零件製造工程之初期階段之過程而於矽基板W0全體自然產生而析出，因此，可使對於零件製造工程之金屬污染之去疵能力高的去疵位置(gettering)，自磊晶層之下涵蓋矽基板W0之全體厚度被形成。因此，磊晶層之近接區域的去疵可以實現。
欲實現該去疵時，硼/碳/氧系列複合體之氧析出物(BMD)W07，較好是尺寸為10~100nm，而且於矽基板W0中存在1.0×106 ~1.0×1011 個/cm3 。
氧析出物W07之尺寸之所以設為上述範圍之中下限以上，係為利用母體矽原子與氧析出物接面產生之應力效應，來增加捕獲(getter)格子間雜質(例如重金屬等)之機率。另外，氧析出物W07之尺寸設為上述範圍以上時，基板強度會下降，或者出現磊晶層之差排產生等之影響，較為不好。
另外，氧析出物W07之於矽基板中之密度，因為矽結晶中之重金屬捕獲，係依存於母體矽原子與氧析出物接面產生之應力及接面能階密度(體積密度)，因此較好是設為上述範圍。
接著，作為零件工程，可採用固態攝影元件之通常製造工程，其之一例為如圖2所示之CCD零件，但並不限定於該工程。
亦即，零件製造工程，首先，係如圖2(a)所示，準備於如圖1(b)所示p型矽基板1之上形成有p型磊晶層2的矽基板3，如圖2(b)所示，於該磊晶層2的特定位置形成第1之n型阱區域11。之後，如圖2(c)所示，於表面形成閘極絕緣膜12之同時，於第1之n型阱區域11內部植入離子，而選擇性植入p型及n型雜質，分別形成構成垂直傳送暫存器的p型傳送通道區域13、n型通道阻障區域14、及第2之n型阱區域15。
之後，如圖2(d)所示，於閘極絕緣膜12之表面之特定位置形成傳送電極16。之後，如圖2(e)所示，於p型傳送通道區域13與第2之n型阱區域15之間，選擇性植入p型及n型雜質，形成n型正電荷儲存區域17與p型雜質擴散區域18積層而成之光二極體19。
之後，如圖2(f)所示，於表面形成層間絕緣膜20之後，於除去光二極體19上方的層間絕緣膜20之表面形成遮光膜21，如此則，可以製造成為固態攝影元件10的矽基板W3。
又，成為固態攝影元件10的零件工程中之熱處理條件，係對應於如圖6所示各條件。
具體言之為，對形成有磊晶層W0a的矽基板W1，自圖6所示初期起，步驟1、步驟2、步驟3、步驟4、步驟5分別對應於光二極體及傳送用電晶體形成工程之各工程之終了時點。
於上述零件製造工程，例如於閘極氧化膜形成工程、元件分離工程、及多晶矽閘極形成等工程中，通常進行600℃~1000℃程度之熱處理，於該熱處理中，可實現上述氧析出物W07之析出物，於以後之工程中可發揮作為去疵位置之作用，即使不進行退火處理亦可呈現去疵能力。
另外，磊晶層W0a之厚度，零件設為固態攝影元件時，為提升元件之分光感度特性較好是設為2~10μm範圍。
於矽晶圓W2，於零件工程中於磊晶層W0a形成埋入型光二極體，而成為固態攝影元件。
另外，氧化膜W0b及氮化膜W0c之厚度，考慮傳送電晶體之驅動電壓設計時之限制，分別設定氧化膜W0b為50~100nm，及氮化膜W0c，具體上將固態攝影元件中之多晶矽閘極膜W1b設為1.0~2.0μm較好。
又，於零件製造工程之前以上述熱處理作為前置退火進行時，較好是於600~800℃，0.25~3小時、於氧與Ar(氬)、氮等惰性氣體之混合氣體環境中進行熱處理。如此則，可於矽基板具有IG(去疵)效果。其中，關於高濃度硼基板，未必需要進行該熱處理工程，可以省略。
另外，具有IG效果的熱處理，係和零件製造工程是否在其之前無關，該熱處理低於上述溫度範圍時，硼/碳/氧之複合體之形成不足，基板之金屬污染產生時無法顯現充分之捕獲能力，較為不好。另外，高於上述溫度範圍時，氧析出物之凝集過剩，結果，去疵位置之密度不足，較為不好。
於該熱處理，在和600℃、30分之條件同等之析出發現可能的熱處理溫度、時間以上時，溫度之上下及處理時間之增減可設為不同條件，另外，和800℃、4小時之條件同等之析出發現可能的熱處理溫度、時間以上時，溫度之上下及處理時間之增減可設為不同條件。
以下說明作為圖3所示運算工程S05，由上述WS條件設定工程S01、零件熱處理條件設定工程S02、磊晶條件設定工程S03及IG條件設定工程S04所設定之各條件，藉由Fokker Plank擴散方程式，運算拉伸時之矽單晶中之初期氧濃度Oi、碳濃度Cs、電阻係數ρ、拉伸溫度條件Te所形成的拉伸處理條件的順序。
習知之氧析出舉動之公式化有Schrems報告之Fokker Plank之公式，於此，依據該公式來說明使用模型之例。
於該模型之中，氧析出舉動係依析出物之尺寸分布函數f(r，t)被以統計方式記述。其中，r為假定氧析出物之形狀為球狀時之半徑，t為熱處理時間。對於f(r，t)之時間的偏微分被以以下之公式(1)、(2)之Fokker Plank之公式予以記述。
其中，A(r，t)與氧擴散項B(r，t)，係滿足以下公式(3)之關係。
其中，(k為波耳茲曼常數，T為絕對溫度)
對於半徑r之析出物的Gibbs之自由能△G(r，t)，係如以下公式(4)所示，由體積能與接面能之和來提供。
其中，C0 eq 為矽中之氧之熱平衡濃度，ρ為矩陣與氧析出物之接面中的接面能，V0 為SiO2 中之1分子之一半之體積。
於△G之標記之中，於公式(4)，本質點缺陷或析出物之應力影響，為簡化而不予以考慮。
殘留格子間氧濃度C0 (t)，係藉由氧原子之總濃度CT 之維持，可由公式(5)計算。
其中，rmin 為SiO2 中之1分子半徑。
A(r，t)大約為析出物成長速度dr/dt，可以公式(6)表示 其中，D0 為矽中之氧之擴散係數。層
矩陣與析出物之接面中的氧濃度C0 if (r)，係藉由假定接面中的熱力學平衡條件△G/r=0而獲得，可以公式(7)表示
為記述Fokker Plank之公式之初期條件與境界條件，而導入擬平衡分布函數f0 (r,t)。使用該函數，初期條件可以f(r,0)=f0 (r,0)δrrmin 予以記述。其中，δ為delt函數，境界條件為，f(rmin ,t)=f0 (rmin ,t)，及f(∞,t)=0。
其中，f0 (r,t)可由公式(8)算出。
上述係依據Schrems報告之Fokker Plank之公式而成之模型(參照M.Schrems,in Oxygen in Silicon,Semiconductors and Semimetals,Chap.10,Vol.42,R.K.Willardson,A.C.Beer,and E.R.Weber,Series Editors,F.Shimura,Volume Editor,p.391,Academic Press,New York(1994))。
於該Schrems之模型，公式(8)之P，可考慮為受到結晶拉伸工程中之熱履歷或氧以外之雜質影響的參數，作為使計算結果與實驗結果吻合用的調整參數。因此，為求出該P，而代入調整參數決定用單晶拉伸工程S07之結果進行f0 (r,t)之運算。
如此則，可由上述WS條件設定工程S01、零件熱處理條件設定工程S02、磊晶條件設定工程S03及IG條件設定工程S04所設定之各條件，於特定晶圓工程中或工程後成為所要氧析出量、內部缺陷密度，針對氧析出量、內部缺陷密度之初期氧濃度依存性、雜質濃度或電阻係數依存性、結晶熱履歷依存性予以考慮，來運算拉伸時之矽單晶中之初期氧濃度Oi、碳濃度Cs(雜質濃度)、電阻係數ρ、拉伸溫度條件Te(結晶熱履歷)所形成的拉伸處理條件。
如此則，可以對應於晶圓加工工程或零件工程之條件，以可以獲得具備所要去疵能力之矽晶圓的方式，簡單、而且確實來決定被設為初期氧濃度、雜質濃度或電阻係數、熱處理條件的CZ法之單晶製造工程之條件。
另外，針對上述矽單晶中之氧析出模型，附加矽氧化物形成時之自由能、具體言之為應力能依存於雜質濃度或電阻係數的模型，藉由使用該模型之數值計算程式可以提升精確度。
本發明亦可利用於例如NAND-FLASH或NOR-FLASH等多晶片封裝(MCP)用之晶圓。此情況下，零件構造為CMOS，因此，於評估零件中變化暗電流之判斷設定予以對應，如此則可適用本發明製造方法之矽基板之設計。如此則可以提供具有高去疵能力之矽基板。
另外，作為矽基板較好是p+ 型之理由為，就零件設計之理由予以考慮，零件之動作時產生之浮游電荷會使非預期之寄生電晶體動作、亦即所謂閂鎖(latch-up)現象，可以藉由使用p+ 晶圓(矽基板)予以防止，零件之設計變為容易。另外，使用溝槽(trench)構造之電容器時，溝槽周邊之電壓施加時之空乏層擴散，可以藉由p+ 晶圓予以防止，此為優點。
另外，於高濃度硼摻雜而成之矽單晶中，和其他之摻雜劑比較，容易因為熱處理而引起氧析出物之凝結。此可推斷為，高濃度硼與氧等之雜質進行複合體化(clustering)成為氧析出物之核而容易形成缺陷。
另外，上述硼引起之基於熱處理的氧析出物之凝結，於高氧濃度之矽結晶中成為顯在化。
本發明人經由分析、檢討碳、氧、硼之狀態、分配結果發現，濃度硼相當於電阻係數8mΩcm~10mΩcm的濃度、碳濃度為0.5×1016 ~1.6×1017 atoms/cm3 、氧濃度為1.4×1018 ~1.6×1018 atoms/cm3 之條件下拉伸而成之矽單晶中，加工晶圓形成磊晶層，經由600~800℃之熱處理工程，如此則，BMD之大小、密度可形成重金屬之捕獲必要的去疵位置，可製造具有充分去疵能力的矽基板。
但是，設為p+ 型之含有更高濃度硼的基板時，不實施上述熱處理亦可促進析出。
另外，本發明中，於高濃度硼添加之矽結晶中，添加碳之0.5×1016 ~1.6×1017 atoms/cm3 之範圍時，於結晶成長過程中可以形成以碳、硼或氧為核之去疵位置，彼等即使施予高溫熱處理亦能穩定存在，磊晶成長後亦存在。因此，磊晶成長後作為氧析出之核之作用，於零件熱處理工程中成長，可以有效作為對零件熱處理工程中之重金屬污染之去疵位置(gettering sink)。
本發明中可以具有：藉由CZ法拉伸具有硼濃度相當於電阻係數8mΩcm~10mΩcm的濃度、碳濃度為0.5×1016 ~1.6×1017 atoms/cm3 、氧濃度為1.4×1018 ~1.6×1018 atoms/cm3 之矽單晶的工程；及
對由拉伸之矽單晶切片而成之矽基板，進行形成氧析出物之熱處理的熱處理工程。
本發明中，形成上述氧析出物之熱處理，可於溫度600℃~800℃、處理時間0.25小時~3小時、氧與Ar(氬)或氮等惰性氣體之混合環境中進行。
另外，本發明中，較好是舉有：在形成上述氧析出物之熱處理進行之前，於上述切片而成之矽基板表面，形成硼濃度相當於電阻係數0.1~100mΩcm的矽磊晶層之工程。
另外，本發明中，可於成長上述矽單晶之惰性氣體環境中添加氫，此時，拉伸矽單晶的工程中之惰性氣體添加氫的環境之氣壓，可設為減壓之1.33kPa~26.7kPa，上述環境中之氫氣體濃度可設為3體積%~20體積%。
另外，本發明之矽基板，係藉由上述任一製造方法製造者，於本發明中，作為固態攝影元件之矽基板，係在成為固態攝影元件之埋設型光二極體之正下方位置，使大小為10~100nm之BMD以密度1.0×106 ~1.0×1011 個/cm3 存在而形成有去疵層的矽基板，在藉由上述製造方法製造之矽基板之正上方，被形成硼濃度相當於電阻係數0.1~100Ωcm的矽磊晶層，在上述磊晶層之正下方，可設置上述去疵層。
以下說明判斷呈現高去疵能力用的模型。
摻雜劑硼(B)濃度設為約1×1015 atoms/cm3 (0.5~5×1015 atoms/cm3 )，電阻係數為約10Ωcm的p- 型基板中，碳濃度設為約1×1017 atoms/cm3 (0.5~1×1017 atoms/cm3 )，相較於硼濃度摻雜更多碳時，初期氧設為約1.4~1.6×1018 atoms/cm3 。如此則，相較於硼濃度，碳與氧之濃度變高或同一程度，於此種基板之容易成對者為碳-氧。因此，矽結晶中作為和去疵位置相關的結合狀態，可推測為碳-氧對之形成。
其中，碳之原子半徑小於矽之原子半徑，因此進入矽之格子點時，於其附近產生應力、形成應力場。對此狀態之基板進行DK(施體消滅(donor killer))或零件製造工程中之熱處理等，格子間之氧會集中於碳-氧對附近之應力場，而形成BMD。如上述說明，在接近零件區域或容易引起重金屬污染之晶圓表面的位置，碳被摻雜於矽基板中，於其附近產生應力，重金屬擴散而被捕獲，結果可獲得捕獲效果。亦即，藉由碳-氧對之存在，而成為氧析出物之核生成中心。
相對於此，摻雜劑(硼)濃度設為約1×1018 atoms/cm3 (0.5~5×1018 atoms/cm3 )之高摻雜之p+ 基板或p++ 基板時，相較於p- 基板，硼濃度多出約3位數以上。因此，和上述p- 基板比較，可以推測藉由和碳濃度與氧濃度設為同樣程度高的硼濃度之影響，相較於碳-氧，硼-氧、碳-硼更容易成對。另外，除彼等碳-氧、硼-氧、碳-硼之複合體以外，亦形成碳-硼-氧、或彼等和矽關連之多數複合體，彼等亦和碳-氧對同樣具有應力場，彼等全部之對以及複合體將成為析出核。亦即，高摻雜之基板之中，可形成多數應力場，因此，與具有p- 程度之硼濃度的基板比較，存在壓倒性之多數析出核，可以成為去疵位置的析出密度亦呈現壓倒性變高。
另外，可推測出於上述複合體形成中，矽結晶中之孔洞(Vacancy)與格子間型矽(Interstitial-Si)亦有參與。
另外，本發明中，以彼等析出核為硼/碳/氧之複合缺陷。
另外，於固態攝影元件之製造，防止重金屬污染乃極為重要者，因此，使上述硼、氧之IG、甚至EG之結構形成於基板背面，如此則，可以獲得充分之去疵能力。
另外，p/p+ 型之矽基板因為其之強力之捕獲特性，可以有效作為對重金屬污染敏感的元件用矽基板。另外，電子零件製造工程中，隨配線導孔(hole)之微細化進展，矽基板之平坦度對零件良品率會帶來影響，因而要求高的平坦度。如上述說明，依據本發明之摻雜碳之高硼濃度之p+ 型基板，不致於形成平坦度惡化之PBS，可以具有充分之去疵能力。
另外，有必要在零件製造工程開始前呈現充分之去疵效果，於零件工程中將其予以維持，因此，於p型矽基板之製造工程中，不摻雜碳時，欲促進析出時，較好是將氧濃度Oi設為較高的約10~20×1018 atoms/cm3 。但是，提高基板中之氧濃度時，磊晶層為止之差排擴展而成之磊晶缺陷有可能發生。相對於此，如本發明所示，摻雜碳作為上述濃度，可以有效抑制約0.5μm以上大小之SF(疊差，stacking fault)之產生。
另外，如本發明所示，摻雜碳作為上述濃度，可以抑制來自析出核的二次缺陷之伸展。此乃因為，於大小為0.5~5μm之析出物，為解放所產生之應力，而於該應力場附近產生二次差排(allocation)，但是，如上述說明，藉由摻雜碳，可以形成多數大小為0.5~100nm之析出物，即使解放應力之情況下，亦不會產生二次差排，結果，差排不會擴展至磊晶層。而且，此種小的析出核可以存在多數個密度約1.0×1010 ~1.0×1013 /cm3 ，可以顯現充分之去疵能力。
(發明效果)
依據本發明之矽基板之製造方法容易提供，成長碳添加所引起之析出物之核(重金屬之去疵位置(gettering sink))，於正上方形成矽磊晶層，可以抑制對填埋光二極體之重金屬擴散，而適用於固態攝影元件之製造使用的矽基板。
藉由此種矽基板之用於固態攝影元件之製造，則構成固態攝影元件的電晶體及填埋型光二極體，不會產生重金屬污染引起之缺陷，可以事先預防固態攝影元件之白點缺陷之發生，可提升固態攝影元件之良品率。
因此，依據本發明我能達成之效果為，藉由碳、氧及碳引起之複合體形成，可以提供具有高的去疵能力、可以減少金屬污染之影響的矽基板，可以容易設計能解決製造成本、零件工程中之微粒產生等問題點的矽基板。
W0．．．矽基板
W1．．．矽基板
W2．．．矽晶圓
W0a．．．磊晶層
W0b．．．氧化膜
W0c．．．氮化膜
W07．．．氧析出物
1．．．矽基板
2．．．磊晶層
3．．．矽基板
10．．．固態攝影元件
11．．．n型阱區域
12．．．閘極絕緣膜
13．．．傳送通道區域
14．．．通道阻障區域
15．．．n型阱區域
16．．．傳送電極
17．．．正電荷儲存區域
18．．．雜質擴散區域
19．．．光二極體
20‧‧‧層間絕緣膜
21‧‧‧遮光膜
101‧‧‧坩堝
101a‧‧‧石墨坩堝
101b‧‧‧支撐軸
102‧‧‧加熱器
103‧‧‧融液
104‧‧‧拉伸軸
105‧‧‧種晶夾盤
107‧‧‧熱遮蔽體
圖1為本發明之矽基板之製造方法之一實施形態之製造順序的矽基板之正斷面圖。
圖2為固態攝影元件之製造順序之圖。
圖3為本發明之矽基板之製造順序之流程圖。
圖4為CZ拉伸爐之縱斷面圖。
圖5為氫添加引起之拉伸速度區域之變化模式圖。
圖6為本發明之實施例之熱處理說明圖。
圖7為特定之氧濃度Oi中之白點缺陷產生數WS與碳濃度Cs間之關係圖。

Claims (6)

  1. 一種矽基板之製造方法，係由CZ法成長之矽單晶被製造而成的，固態攝影元件之零件製造所使用的矽基板之製造方法，其特徵為具有：該矽基板，藉由CZ法拉伸上述矽單晶時摻雜碳，切片後在表面形成磊晶層，於其表面被形成零件部分的工程；將作為元件特性之容許範圍的白點缺陷之產生密度之上下限值、亦即白點條件予以設定的WS條件設定工程；針對用於形成上述零件部分的零件工程中之熱處理條件予以設定的零件熱處理條件設定工程；針對上述磊晶層之成膜條件予以設定的磊晶條件設定工程；針對上述矽基板中之去疵能力、上述矽基板中存在之BMD密度、BMD尺寸予以設定的IG條件設定工程；由上述WS條件設定工程、上述零件熱處理條件設定工程、上述磊晶層條件設定工程、及上述IG條件設定工程所設定之各條件，來運算拉伸時之矽單晶中之初期氧濃度、碳濃度、電阻係數、拉伸溫度條件所構成之拉伸處理條件的運算工程；由上述運算工程所導出之值，來決定次一調整參數決定用單晶拉伸工程中之拉伸處理條件的參數決定工程； 依據上述參數決定工程所決定之拉伸條件，藉由CZ法來拉伸矽單晶的調整參數決定用單晶拉伸工程；由上述調整參數決定用單晶拉伸工程所拉伸而成之矽單晶予以切片而成為矽基板，於該矽基板製造作為固態攝影元件之基於白點缺陷的零件性能評估用之電路的評估零件製造工程；針對上述評估零件製造工程所製造的評估零件中之白點缺陷之產生密度予以測定的WS性能測定工程；針對上述WS性能測定工程之測定結果與上述WS條件設定工程中被設定的白點條件加以比較，在未滿足白點條件之情況下再度回至零件熱處理條件設定工程，在滿足白點條件之情況下進入條件決定工程，而進行判斷的判斷工程；及依據參數決定工程之條件，針對供作為製造固態攝影元件的矽基板中之初期氧濃度、碳濃度、電阻係數、拉伸處理條件所引起的矽基板之內部狀態予以決定的條件決定工程。
  2. 如申請專利範圍第1項之矽基板之製造方法，其中被設定上述碳濃度為1.0×1016 ~1.6×1017 atoms/cm3 ，上述初期氧濃度為1.4×1018 ~1.6×1018 atoms/cm3 ，上述電阻係數為0.1~100Ωcm。
  3. 如申請專利範圍第1項之矽基板之製造方法，其中 成為內部去疵位置(intrinsic gettering sink)的上述BMD尺寸被設為10~100nm，上述BMD密度被設為1.0×106 ~1.0×1011 個/cm3 。
  4. 如申請專利範圍第1項之矽基板之製造方法，其中上述拉伸處理條件之運算，係藉由Fokker Plank擴散方程式來進行。
  5. 如申請專利範圍第1項之矽基板之製造方法，其中作為上述零件熱處理條件設定工程中之熱處理，係包含零件製造工程前被進行的前置退火。
  6. 如申請專利範圍第5項之矽基板之製造方法，其中上述前置退火，係被設為溫度600℃~800℃、處理時間0.25小時~3小時、氧與Ar(氬)或氮等惰性氣體之混合環境中。
TW098106829A 2008-03-05 2009-03-03 矽基板及其製造方法 TWI412083B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008054842A JP5343371B2 (ja) 2008-03-05 2008-03-05 シリコン基板とその製造方法

Publications (2)

Publication Number Publication Date
TW201001554A TW201001554A (en) 2010-01-01
TWI412083B true TWI412083B (zh) 2013-10-11

Family

ID=40637142

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098106829A TWI412083B (zh) 2008-03-05 2009-03-03 矽基板及其製造方法

Country Status (5)

Country Link
US (1) US8864907B2 (zh)
EP (1) EP2099073B1 (zh)
JP (1) JP5343371B2 (zh)
KR (1) KR101208651B1 (zh)
TW (1) TWI412083B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010615A (ja) * 2008-06-30 2010-01-14 Sumco Corp 固体撮像素子用シリコン基板およびその製造方法
KR101464566B1 (ko) * 2013-02-21 2014-11-24 주식회사 엘지실트론 실리콘 웨이퍼
JP6302216B2 (ja) * 2013-11-08 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2016019051A1 (en) * 2014-07-31 2016-02-04 Sunedison Semiconductor Limited Nitrogen doped and vacancy dominated silicon ingot and thermally treated wafer formed therefrom having radially uniformly distributed oxygen precipitation density and size
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP6579086B2 (ja) * 2016-11-15 2019-09-25 信越半導体株式会社 デバイス形成方法
US10522367B2 (en) * 2017-03-06 2019-12-31 Qualcomm Incorporated Gettering layer formation and substrate
JP6702268B2 (ja) * 2017-06-15 2020-05-27 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP7415889B2 (ja) * 2020-11-17 2024-01-17 株式会社Sumco Ｘ線センサ向けエピタキシャルウェーハおよびｘ線センサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261860B1 (en) * 1998-04-01 2001-07-17 Nec Corporation Method of fabricating solid-state image sensor
WO2006003812A1 (ja) * 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
TW200633021A (en) * 2005-02-04 2006-09-16 Asm Inc Methods of making substitutionally carbon-doped crystalline si-containing materials by chemical vapor deposition
TWI270959B (en) * 2004-07-20 2007-01-11 Sumitomo Mitsubishi Silicon Production method for SIMOX substrate

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613886B2 (ja) * 1993-03-30 2011-01-19 ソニー株式会社 固体撮像素子の製造方法、及び半導体基板の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH08104592A (ja) * 1994-08-09 1996-04-23 Sony Corp 半導体装置用半導体基板と半導体装置との製造方法
JP3533783B2 (ja) * 1995-10-18 2004-05-31 ソニー株式会社 半導体基板および半導体装置の各製造方法
JPH11103042A (ja) * 1997-09-26 1999-04-13 Sony Corp 固体撮像装置用半導体基板と固体撮像装置の製造方法
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP3279527B2 (ja) * 1998-08-24 2002-04-30 住友金属工業株式会社 半導体シリコン基板におけるｉｇ能の評価方法、及び半導体シリコン基板の製造方法
JP2002353434A (ja) * 2001-05-22 2002-12-06 Sony Corp 固体撮像装置の製造方法
JP3973083B2 (ja) * 2002-02-13 2007-09-05 シャープ株式会社 固体撮像装置、その画素不良変換方法および傷補正方法
JP2003318181A (ja) * 2002-04-25 2003-11-07 Sumitomo Mitsubishi Silicon Corp 半導体シリコン基板におけるｉｇ能の評価方法
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP4770276B2 (ja) * 2005-06-01 2011-09-14 船井電機株式会社 固体撮像装置および固体撮像素子
JP2007273959A (ja) * 2006-03-06 2007-10-18 Matsushita Electric Ind Co Ltd 光検出素子及びその製造方法
JP2008054842A (ja) 2006-08-30 2008-03-13 J O Phama Co Ltd クリップ
TW200821417A (en) * 2006-09-07 2008-05-16 Sumco Corp Semiconductor substrate for solid state imaging device, solid state imaging device, and method for manufacturing them
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261860B1 (en) * 1998-04-01 2001-07-17 Nec Corporation Method of fabricating solid-state image sensor
WO2006003812A1 (ja) * 2004-06-30 2006-01-12 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ
TWI270959B (en) * 2004-07-20 2007-01-11 Sumitomo Mitsubishi Silicon Production method for SIMOX substrate
TW200633021A (en) * 2005-02-04 2006-09-16 Asm Inc Methods of making substitutionally carbon-doped crystalline si-containing materials by chemical vapor deposition

Also Published As

Publication number Publication date
EP2099073A3 (en) 2013-06-19
US20090226737A1 (en) 2009-09-10
JP5343371B2 (ja) 2013-11-13
EP2099073A2 (en) 2009-09-09
KR20090095494A (ko) 2009-09-09
EP2099073B1 (en) 2015-07-29
KR101208651B1 (ko) 2012-12-05
JP2009212353A (ja) 2009-09-17
TW201001554A (en) 2010-01-01
US8864907B2 (en) 2014-10-21

Similar Documents

Publication Publication Date Title
TWI412083B (zh) 矽基板及其製造方法
TWI395843B (zh) 矽基板及其製造方法
TWI521567B (zh) 磊晶矽晶圓的製造方法、磊晶矽晶圓及固體攝影元件的製造方法
EP2098620A1 (en) Method of manufacturing silicon substrate
TW201003764A (en) Thin silicon wafer and method of manufacturing the same
TWI442478B (zh) 矽基板及其製造方法
KR20160006692A (ko) 실리콘 에피택셜 웨이퍼 및 실리콘 에피택셜 웨이퍼의 제조방법
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JPWO2009075257A1 (ja) シリコン基板とその製造方法
JP4510997B2 (ja) シリコン半導体基板およびその製造方法
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
TWI436429B (zh) 製造磊晶矽晶圓的方法以及磊晶矽晶圓
JP2011054622A (ja) シリコン基板とその製造方法
JP5401808B2 (ja) シリコン基板とその製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP2011003577A (ja) シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP2011054654A (ja) 薄厚化デバイス素子用シリコンウェーハの製造方法
JP2011023533A (ja) シリコン基板とその製造方法