KR20090027220A - 반도체발광소자 및 제조방법 - Google Patents

반도체발광소자 및 제조방법 Download PDF

Info

Publication number
KR20090027220A
KR20090027220A KR1020087031393A KR20087031393A KR20090027220A KR 20090027220 A KR20090027220 A KR 20090027220A KR 1020087031393 A KR1020087031393 A KR 1020087031393A KR 20087031393 A KR20087031393 A KR 20087031393A KR 20090027220 A KR20090027220 A KR 20090027220A
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
layer
substrate
semiconductor light
Prior art date
Application number
KR1020087031393A
Other languages
English (en)
Inventor
요시타카 기노시타
히데노리 가메이
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20090027220A publication Critical patent/KR20090027220A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

반도체발광소자는, 다른 영역보다 결정결함밀도가 높은 결함집중영역(11a)을 갖는 기판(11)을 구비한다. 기판(11) 상에는, 반도체층(12)이 형성된다. 결함집중영역(11a) 상에는 제 1 전극(13)이 형성된다. 반도체층(12) 상에는 제 2 전극(14)이 형성된다.
발광소자, 질화물화합물반도체, 리크전류, 결정결함, 단결정 기판

Description

반도체발광소자 및 제조방법{SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD FOR FABRICATING THE SAME}
본 발명은, 반도체발광소자 및 그 제조방법에 관하며, 특히 결정결함밀도가 높은 결함집중영역을 갖는 기판에 형성된 반도체발광소자 및 그 제조방법에 관한 것이다.
반도체발광소자는, 웨이퍼 상에 형성된 적어도 n형층, 발광층 및 p형층을 갖는 반도체층을 구비한다. 반도체층을 형성하는 웨이퍼는 결정결함이 없이 양호한 결정성을 갖는 것이 바람직하다. 웨이퍼의 결정결함을 저감하는 방법으로서, 웨이퍼에 결정결함영역(코어)이라 불리는 영역을 형성하는 방법이 알려져 있다. 코어는, 웨이퍼를 관통하도록 형성된, 다른 영역보다 결정결함 밀도가 높은 영역이다. 웨이퍼에 코어를 형성함으로써, 코어에 결정결함을 집중시킬 수 있다. 코어에 결정결함이 집중함으로써, 코어 주변에는 결정결함이 없이 결정성 양호한 영역이 형성된다. 웨이퍼의 코어를 제외한, 결정성 양호한 영역 상에 반도체발광소자의 반도체층을 형성하면, 특성이 우수한 발광소자를 실현할 수 있다.
예를 들어, 복수의 코어가 주기적으로 형성된 질화갈륨(GaN)으로 이루어진 웨이퍼를 이용하여 형성한 질화물화합물 반도체발광소자가 특허문헌1(일본 특허공 개 2003-229638호 공보)에 기재되었다. 특허문헌1에 기재된 질화물화합물 반도체발광소자는, 복수의 코어가 주기적으로 배열되고, 코어 사이에 양호한 결정성을 갖는 영역이 형성된 웨이퍼를 이용한다. 웨이퍼의 결정성이 양호한 영역에 릿지 스트라이프(ridge-stripe)를 형성함으로써, 결정성 양호한 반도체층을 이용한 반도체발광소자를 실현한다. 또, 코어를 피해 전극을 형성함으로써 코어로 전류가 흐르는 것을 방지한다. 이로써, 코어에 의해 발생하는 리크전류의 증대를 방지한다.
[발명의 개시]
[발명이 해결하고자 하는 과제]
그러나, 코어를 피해 전극을 형성한 경우에, 코어 부분이 전혀 쓸모 없게 되고 1매의 웨이퍼에서 얻어지는 반도체발광소자의 수가 저하되어, 생산효율이 저하된다는 문제가 생긴다.
본 발명은, 상기 종래의 문제를 해결하여, 생산효율을 저하시키는 일없이 결함집중영역에 의한 반도체발광소자의 전기적 특성의 악화를 억제한 반도체발광소자를 실현할 수 있도록 하는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
상기 목적을 달성하기 위하여, 본 발명은 반도체발광소자를 한쪽 전극이 반도체층 상에서 결정결함영역(코어)의 상측영역에 형성되는 구성으로 한다.
구체적으로 본 발명에 관한 반도체발광소자는, 다른 영역보다 결정결함밀도가 높은 결함집중영역을 갖는 기판과, 기판 상에 형성된 반도체층과, 결함집중영역 상에 형성된 제 1 전극과, 반도체층 상에 형성된 제 2 전극을 구비하는 것을 특징으로 한다.
본 발명의 반도체발광소자에 의하면, 제 1 전극이 결함집중영역 상에 형성되므로, 제 2 전극에서 제 1 전극으로 흐르는 전류는 제 2 전극 전체에서 반도체층을 통과하여 제 1 전극으로 흐른다. 따라서, 기판 내의 결함집중영역을 전류가 흐르지 않으므로, 결함집중영역에서의 리크전류 발생이 방지된다. 그 결과, 기판이 결함집중영역을 포함해도, 반도체발광소자의 전기적 특성은 거의 악영향을 받는 일이 없다. 또, 결함집중영역이 쓸모 없게 되는 일이 없다.
본 발명의 반도체발광소자에 있어서, 반도체층은, 기판 쪽부터 차례로 형성된 n형층, 발광층 및 p형층을 포함하며, 제 1 전극은 n형층 상에 형성되고, 제 2 전극은 상기 p형층 상에 형성되어도 된다.
본 발명의 반도체발광소자에 있어서, 결함집중영역은, 기판 주연부에 형성되어도 되고, 기판 중앙부에 형성되어도 된다. 이 경우, 기판의 주연부는 기판의 코너부인 것이 바람직하다.
본 발명의 반도체발광소자에 있어서, 기판은, 결함집중영역이 주기적으로 배열된 웨이퍼로부터 절취된 것이 바람직하다.
본 발명에 관한 반도체발광소자의 제조방법은, 복수의 결함집중영역이 주기적으로 배열된 웨이퍼를 준비하는 공정과, 웨이퍼 상에 반도체층을 형성하는 공정과, 결함집중영역 상에 제 1 전극을 형성하는 공정과, 반도체층 상에 제 2 전극을 형성하는 공정을 구비하는 것을 특징으로 한다.
본 발명의 반도체발광소자 제조방법은, 복수의 결함집중영역이 주기적으로 배열된 웨이퍼를 이용하므로, 제 1 전극의 위치조정이 용이하다. 따라서, 생산효율이 향상된다. 또, 1매의 웨이퍼에서 얻어지는 반도체발광소자의 수를 향상시킬 수 있다.
[발명의 효과]
본 발명에 관한 반도체발광소자는, 생산효율을 저하시키는 일없이 결함집중영역에 의한 반도체발광소자의 전기적 특성 악화를 억제한 반도체발광소자를 실현할 수 있다.
도 1의 (a) 및 (b)는, 본 발명의 제 1 실시형태에 관한 반도체발광소자를 나타내며, (a)는 평면도이고, (b)는 (a)의 Ib-Ib선의 단면도이다.
도 2는, 본 발명의 제 1 실시형태에 관한 반도체발광소자의 제조방법을 공정순으로 나타낸 단면도이다.
도 3은, 본 발명의 제 1 실시형태에 관한 반도체발광소자의 제조방법을 공정순으로 나타낸 단면도이다.
도 4는, 본 발명의 제 1 실시형태에 관한 반도체발광소자의 제조방법을 공정순으로 나타낸 단면도이다.
도 5는, 본 발명의 제 1 실시형태에 관한 반도체발광소자의 제조방법을 공정순으로 나타낸 단면도이다.
도 6의 (a) 및 (b)는, 본 발명의 제 2 실시형태에 관한 반도체발광소자를 나 타내며, (a)는 평면도이고, (b)는 (a)의 VIb-VIb선의 단면도이다.
[부호의 설명]
10 : 반도체발광소자 11 : 기판(반도체기판)
11a : 코어 12 : 반도체층
12a : 결함집중부 13 : n측 전극
14 : p측 전극 15 : 웨이퍼
16 : 에피택셜층 19 : 점착시트
23 : n측 전극 121 : n형층
122 : 발광층 123 : p형층
141 : p측 전극재료 171 : 마스크패턴
172 : 레지스트패턴 181 : 왁스
182 : 세라믹원반
(제 1 실시형태)
본 발명의 제 1 실시형태에 대하여 도면을 참조하여 설명한다. 도 1의 (a) 및 (b)는, 본 발명의 제 1 실시형태에 관한 반도체발광소자이며, (a)는 평면구성을 나타내고, (b)는 (a)의 Ib-Ib선의 단면구성을 나타낸다.
도 1에 나타낸 바와 같이 제 1 실시형태의 반도체발광소자는, 다른 영역에 비해 결정결함이 집중된 결함집중영역(코어)(11a)을 갖는 기판(11) 상에 형성된다. 본 실시형태에서, 기판(11)은 질화갈륨(GaN) 등의 질화물계 반도체로 이루어지는 단결정 기판이며, 한 변의 길이가 1000㎛이고, 두께가 300㎛인 직방체형이다. 코어(11a)는 기판(11)을 두께방향으로 관통하며, 본 실시형태에서는 기판의 코너부에 형성된다.
기판(11) 상에는 반도체층(12)이 형성된다. 반도체층(12)은, 기판(11) 쪽부터 차례로 적층된 n형층(121), 발광층(122) 및 p형층(123)을 갖는다.
n형층(121)은, 두께 0.5㎛∼10㎛의 GaN 또는 질화알루미늄갈륨(AlGaN) 등으로 이루어지며 n형의 도전성을 갖는다. 여기서, n형층(121)과 기판(11) 사이에 GaN 또는 질화인듐갈륨(InGaN) 등으로 이루어지는 버퍼층을 형성해도 된다.
발광층(122)은, 두께가 0.001㎛∼0.005㎛의 InGaN 등으로 이루어지는 웰층과, 두께 0.005㎛∼0.02㎛의 GaN 등으로 이루어지는 장벽층이 교대로 적층된 다중 양자웰 구조를 갖는다. 여기서, 발광층(122)과 n형층(121) 사이 또는 n형층(121)의 층 내에 인듐(In)을 함유하는 n형 반도체층을 삽입해도 된다.
p형층(123)은, 두께 0.05㎛∼1㎛의 AlGaN 또는 GaN 등으로 이루어지며 p형의 도전성을 갖는다.
반도체층(12)의 코어(11a) 상에 형성된 부분은, 다른 부분보다 결정결함이 집중된 결함집중부(12a)이다. 본 실시형태의 반도체발광소자는, 결함집중부(12a)를 포함하는 영역에, p형층(123), 발광층(122) 및 n형층(121)의 일부가 제거되어 n형층(121)을 노출시키는 리세스부가 형성된다.
n형층(121)의 노출부분 상에는 n측 전극(제 1 전극)(13)이 형성되며, 돌출부인 p형층(123) 상에는 p측 전극(제 2 전극)(14)이 형성된다. 따라서, n측 전 극(13)은 반도체층(12)의 반도체기판(11) 코어(11a) 상측 영역에 형성된다. 한편, p측 전극(14)은 반도체층(12)의 코어(11a) 상측 이외의 영역에 형성된다.
본 실시형태의 n측 전극(13)은, n형층(121) 쪽부터 차례로 형성된 n콘택트전극과 n본딩전극을 갖는다. n콘택트전극은, 백금(Pt), 니켈(Ni), 코발트(Co), 알루미늄(Al) 혹은 티탄(Ti) 등의 단층막 또는 이들로 이루어지는 다층막을 이용하면 된다. n본딩전극은, 금(Au) 또는 알루미늄(Al) 등을 이용하면 된다. 특히, 본딩성의 관점에서 최외층을 금으로 하는 것이 바람직하다. 본 실시형태에서는 n콘택트전극에 Ti, n본딩전극에 Au을 이용한다. 여기서 n콘택트전극과 n본딩전극 사이에 백금 등의 장벽층을 삽입해도 된다.
본 실시형태의 p측 전극(14)은, p형층(123) 쪽부터 차례로 형성된 p콘택트전극과, 반사전극과, p본딩전극을 갖는다. p콘택트전극은, 막 두께 0.001㎛ 정도의 백금으로 함으로써, 콘택트저항을 억제하면서 고 투과율 유지가 가능하다. 반사전극은, 발광층(122)으로부터의 광을 기판(11) 쪽으로 반사하기 위해 고 반사율의 로듐(Rh) 혹은 은(Ag) 또는 은 합금 등으로 형성하는 것이 바람직하다. 또, 반사전극의 막 두께는 광을 반사시키기 위하여 0.01㎛∼0.5㎛로 하는 것이 바람직하다. p본딩전극은 Au 또는 Al 등을 이용하면 된다. p콘택트전극 및 반사전극의 밀착성 면에서, Au 또는 Al 등과 Ti, 크롬(Cr), 몰리브덴(Mo) 혹은 텅스텐(W) 등의 단층막 또는 이들로 이루어지는 다층막을 적층시켜도 된다. 여기서, 최외층은 본딩성의 관점에서 금으로 하는 것이 바람직하다. 본 실시형태에서, p본딩전극은 Ti과 Au의 적층구조로 한다. 이상과 같은 구성으로 함으로써, 발광층에서 발생한 광을 p측 전극에서 반사시켜 기판(11) 쪽에서 출사시킬 수 있다.
p측 전극(14)은 투명전극 구조로 해도 된다. 이 경우에는, 발광층에서 발생한 광을 p측 전극(14) 쪽에서 출사시킬 수 있다. 이 경우, p형층(123)의 거의 전면(全面)에 p콘택트전극이 될 인듐주석산화물(ITO) 등의 투명막을 형성하고, 그 위에 부분적으로 p본딩전극(패드전극)을 형성한다. p본딩전극은 제 1층에 Ti 또는 Rh을 이용하고 제 2층에 Au을 이용하면 된다.
본 실시형태에 관한 반도체발광소자는, p측 전극(14)에서 n측 전극(13)으로 흐르는 전류가, 기판(11) 내의 코어(11a)를 흐르는 일없이 p측 전극(14) 전체에서 p형층(123), 발광층(122) 및 n형층(121)을 통과하여 n측 전극(13)으로 흐른다. 따라서, 코어(11a)에서의 리크전류 발생을 방지할 수 있으므로, 기판(11)이 코어(11a)를 포함해도 전기적 특성에 악영향을 미치는 일없이 기능한다.
또, 본 실시형태에 관한 반도체발광소자는, 기판(11) 주연부에 코어(11a)가 위치하도록 형성된다. 이로써, n측 전극(13)이 반도체층(12) 주연부에 배치된다. 따라서, n측 전극(13)을 형성하는 영역을 형성하기 위해 제거해야 할 발광층(122)의 면적은 매우 작다. 그 결과, 발광면적을 넓게 확보하기가 가능해져, 고 휘도화를 도모할 수 있다. 특히, 본 실시형태의 반도체발광소자는 n측 전극(13)이 반도체층(12)의 코너부에 형성되므로, 기판(11)의 평면형상을 사각형으로 하면 넓은 발광면적을 확보하여 고 휘도화를 도모할 수 있다.
다음에, 제 1 실시형태에 관한 반도체발광소자의 제조방법에 대하여 도면을 참조하여 설명한다. 도 2 내지 도 5는 본 실시형태의 반도체발광소자 제조방법을 공정순으로 나타낸다.
우선, 도 2(a)에 나타낸 바와 같이, GaN으로 이루어지는 웨이퍼(15)를 준비한다. 웨이퍼(15)는, 주기적으로 형성된 복수의 코어(11a)를 갖는다. 이어서, 웨이퍼(15) 상에 n형층(121), 발광층(122) 및 p형층(123)을 차례로 에피택셜 성장시켜 반도체층(12)이 될 에피택셜층(16)을 형성한다. 에피택셜층(16)의 코어(11a) 상에 형성된 부분은, 다른 부분에 비해 결정결함이 집중된 결함집중부(12a)이다. 또한, 화학기상퇴적법(CVD), 스퍼터링법 또는 진공증착법 등을 이용하여 두께 0.5㎛ 정도의 산화실리콘(SiO2)막을 에피택셜층(16) 상에 형성한 후, 포토리소그래피를 이용하여 SiO2막을 패터닝하여 SiO2마스크패턴(171)을 형성한다. 이 때, 결함집중부(12a)가 노출되도록 SiO2마스크패턴(171)을 형성한다.
다음으로 도 2(b)에 나타낸 바와 같이, 반응성 이온에칭(RIE)법을 이용하여, 에피택셜층(16)의 결정성장면에서 p형층(123), 발광층(122) 및 n형층(121)의 일부를 제거함으로써 결함집중부를 포함하는 영역에 오목부를 형성한다. 오목부를 형성한 후, SiO2마스크패턴(171)을 에칭으로 제거한다.
다음에, 도 2(c)에 나타낸 바와 같이, 적어도 오목부 및 그 주위를 피복하는 레지스트패턴(172)을 형성한다.
다음, 도 2(d)에 나타낸 바와 같이, 레지스트패턴(172)을 마스크로 하여 p측 전극재료(141)를 웨이퍼 상의 거의 전면에 증착시킨다.
다음으로, 도 3(a)에 나타낸 바와 같이, 레지스트패턴을 리프트 오프 처리함 으로써 p측 전극(14)을 형성한다.
다음에, 도 3(b)에 나타낸 바와 같이, 오목부를 노출시키는 레지스트패턴을 형성한 후, n형 전극재료를 웨이퍼 상의 거의 전면에 증착시킨 후, 레지스트패턴을 리프트 오프 처리함으로써 n측 전극(13)을 형성한다. 여기서, p측 전극(14)과 n측 전극(13)을 형성하는 순서는 역으로 해도 된다.
다음으로, 도 4(a) 및 (b)에 나타낸 바와 같이 하여, 웨이퍼(15) 이면의 연삭 및 연마를 실시한다. 이 연삭 및 연마는, 왁스(181)가 도포된 세라믹 원반(182)에 결정성장면 쪽을 아래로 배치함으로써, 웨이퍼(15) 이면을 위로 한다. 그리고, 웨이퍼(15) 이면을 연마장치로 소정 두께 및 표면이 거친 면으로 연마한다. 이로써, 웨이퍼(15)의 다이싱을 안정되게 하기가 가능해진다.
다음에, 도 5(a)에 나타낸 바와 같이, 연마가 종료된 웨이퍼(15)를 점착시트(19)에 붙여 레이저 스크라이브로 스크라이빙 처리한다. 그리고 도 5(b)에 나타낸 바와 같이 브레이킹에 의하여 소정의 칩 형상으로 분리한다. 칩 사이즈에 따라서는 연삭 및 연마를 생략하는 것도 가능하다. 칩 분리 시에 발생한 부착물을 제거하기 위하여 필요에 따라 산 세정 및 물 세정을 실시한다. 이로써, 코어(11a) 상측에 n측 전극(13)이 형성된 반도체발광소자가 실현된다.
이와 같이, 반도체층(12)이 될 에피택셜층(16)을 형성하는 웨이퍼(15)로서, 코어(11a)가 주기적으로 형성된 것을 이용함으로써, 코어(11a)의 위치에 맞추어 용이하게 n측 전극(13)을 형성하는 위치를 결정할 수 있다. 따라서, 한정된 웨이퍼(15) 사이즈 안에서 가능한 많은 반도체발광소자(10)를 제조할 수 있다.
(제 2 실시형태)
이하, 본 발명의 제 2 실시형태에 대하여 도면을 참조하여 설명한다. 도 6(a) 및 (b)는 제 2 실시형태에 관한 반도체발광소자이며, (a)는 평면구성을 나타내고, (b)는 (a)의 VIb-VIb선 단면구성을 나타낸다. 도 6에서 도 1과 동일한 구성요소에는 동일한 부호를 부여함으로써 설명을 생략한다.
도 6에 나타낸 바와 같이, 본 실시형태의 반도체발광소자는, 코어(11a)가 기판(11)의 거의 중앙에 형성된다. 이로써, n측 전극(13)이 반도체층(12) 중앙부에 배치되게 된다. 또, 이로써, p측 전극(14)으로부터의 전류는, p측 전극(14) 전체에서 p형층(123), 발광층(122) 및 n형층(121)을 통과하여 반도체층(12) 중앙부인 n측 전극(13)으로 흐른다. 따라서, 본 실시형태의 반도체발광소자는, 전류의 확산이 양호해져 구동전압이 저감된다. 여기서, 코어(11a)가 기판(11)의 정 중앙에 형성될 필요는 없다.
본 실시형태에 관한 반도체발광소자는, 코어(11a)가 원주형으로 형성되므로 n측 전극(13)의 형상을 코어(11a) 둘레보다 조금 큰 원 형상으로 한다. n측 전극(13)을 코어(11a)와 같은 크기의 원 형상으로 할 경우에는, n측 전극(13)으로 흐르는 모든 전류가 코어(11a)를 통과하므로 구동전압이 상승해버린다. 본 실시형태의 반도체발광소자는, n측 전극(13)의 형상을 코어(11a)보다 큰 원 형상으로 하므로, p형층(123)으로부터의 전류가 코어(11a)를 통과하는 일없이 n측 전극(13)으로 흐른다. 이로써, 높은 전류 확산성을 확보할 수 있다. 그러나 n측 전극(13)을 지나치게 크게 하면 발광영역이 감소하므로, n측 전극(13)의 크기는 코어(11a)에 대 하여 적절히 결정하는 것이 바람직하다. 이로써, p측 전극(14)의 면적을 크게 하여 발광영역이 될 면적을 보다 크게 확보하기가 가능해진다. 여기서, n측 전극(13)을 원 형상으로 했으나, 사각형 또는 육각형을 비롯한 다각형으로 해도 된다. 또, 코어(11a)의 형상도 원주형에 한정되지 않는다.
제 1 실시형태 및 제 2 실시형태에 있어서, n측 전극(13)은 n형층(121) 상에 형성되나, 리세스부에서 기판(11)을 노출시켜 기판(11) 상에 직접 형성하여도 된다. 또, n측 전극(13)과 코어(11a)가 완전히 겹치도록 형성한 예를 나타냈으나, n측 전극(13)과 코어(11a)가 어긋나 코어(11a) 일부가 n측 전극(13)으로 피복되지 않아도 문제는 없다.
본 발명의 반도체발광소자는, 생산효율을 저하시키는 일없이, 결함집중영역에 의한 반도체발광소자의 전기적 특성 악화를 억제한 반도체발광소자를 실현할 수 있으며, 특히 결정결함밀도가 높은 결함집중영역을 갖는 기판에 형성된 반도체발광소자 및 그 제조방법 등으로서 유용하다.

Claims (7)

  1. 다른 영역보다 결정결함밀도가 높은 결함집중영역을 갖는 기판과,
    상기 기판 상에 형성된 반도체층과,
    상기 결함집중영역 상에 형성된 제 1 전극과,
    상기 반도체층 상에 형성된 제 2 전극을 구비하는 것을 특징으로 하는 반도체발광소자.
  2. 청구항 1에 있어서,
    상기 반도체층은, 상기 기판 쪽에서 차례로 형성된 n형층, 발광층 및 p형층을 포함하며,
    상기 제 1 전극은 상기 n형층 상에 형성되고,
    상기 제 2 전극은 상기 p형층 상에 형성되는 것을 특징으로 하는 반도체발광소자.
  3. 청구항 1에 있어서,
    상기 결함집중영역은, 상기 기판 주연부에 형성되는 것을 특징으로 하는 반도체발광소자.
  4. 청구항 3에 있어서,
    상기 기판의 주연부는 상기 기판의 코너부인 것을 특징으로 하는 반도체발광소자.
  5. 청구항 1에 있어서,
    상기 결함집중영역은, 상기 기판 중앙부에 형성되는 것을 특징으로 하는 반도체발광소자.
  6. 청구항 1 내지 5 중 어느 한 항에 있어서,
    상기 기판은, 상기 결함집중영역이 주기적으로 배열된 웨이퍼로부터 절취된 것임을 특징으로 하는 반도체발광소자.
  7. 복수의 결함집중영역이 주기적으로 배열된 웨이퍼를 준비하는 공정과,
    상기 웨이퍼 상에 반도체층을 형성하는 공정과,
    상기 결함집중영역 상에 제 1 전극을 형성하는 공정과,
    상기 반도체층 상에 제 2 전극을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체발광소자의 제조방법.
KR1020087031393A 2006-07-05 2007-06-19 반도체발광소자 및 제조방법 KR20090027220A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006185219 2006-07-05
JPJP-P-2006-185219 2006-07-05

Publications (1)

Publication Number Publication Date
KR20090027220A true KR20090027220A (ko) 2009-03-16

Family

ID=38894408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031393A KR20090027220A (ko) 2006-07-05 2007-06-19 반도체발광소자 및 제조방법

Country Status (6)

Country Link
US (1) US8178889B2 (ko)
EP (1) EP2037507A4 (ko)
JP (1) JPWO2008004437A1 (ko)
KR (1) KR20090027220A (ko)
CN (1) CN101473457B (ko)
WO (1) WO2008004437A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2011014890A (ja) 2009-06-02 2011-01-20 Mitsubishi Chemicals Corp 金属基板及び光源装置
WO2011010436A1 (ja) * 2009-07-22 2011-01-27 パナソニック株式会社 発光ダイオード
KR101255489B1 (ko) * 2010-07-30 2013-04-16 도와 일렉트로닉스 가부시키가이샤 반도체 소자와 반도체 소자의 제조 방법
JP2012142513A (ja) * 2011-01-06 2012-07-26 Nichia Chem Ind Ltd 半導体発光素子の製造方法
CN102214746B (zh) * 2011-06-13 2012-10-03 江西联创光电科技股份有限公司 一种氮化镓基功率型led芯片制作方法
CN103378233B (zh) * 2012-04-16 2016-02-10 展晶科技(深圳)有限公司 发光二极管晶粒及使用该晶粒的发光二极管封装结构
JP5791830B2 (ja) * 2012-12-20 2015-10-07 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5814968B2 (ja) * 2013-03-22 2015-11-17 株式会社東芝 窒化物半導体発光装置
JP2016149380A (ja) * 2013-06-14 2016-08-18 パナソニックＩｐマネジメント株式会社 発光素子
JP6584799B2 (ja) * 2015-03-16 2019-10-02 アルパッド株式会社 半導体発光素子
JP7105612B2 (ja) * 2018-05-21 2022-07-25 シャープ株式会社 画像表示素子およびその形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209496A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子
US6015979A (en) 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP4169821B2 (ja) 1998-02-18 2008-10-22 シャープ株式会社 発光ダイオード
JP3623713B2 (ja) 2000-03-24 2005-02-23 日本電気株式会社 窒化物半導体発光素子
JP2002033512A (ja) 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP3562478B2 (ja) * 2001-03-16 2004-09-08 日亜化学工業株式会社 窒化物半導体の成長方法及びそれを用いた素子
JP2003008080A (ja) * 2001-06-27 2003-01-10 Sanyo Electric Co Ltd 発光又は受光装置
JP4388720B2 (ja) * 2001-10-12 2009-12-24 住友電気工業株式会社 半導体発光素子の製造方法
JP4290358B2 (ja) * 2001-10-12 2009-07-01 住友電気工業株式会社 半導体発光素子の製造方法
US6812496B2 (en) 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP3926271B2 (ja) * 2002-01-10 2007-06-06 シャープ株式会社 Ｉｉｉ族窒化物半導体レーザ素子及びその製造方法
JP2003229638A (ja) 2002-02-05 2003-08-15 Sumitomo Electric Ind Ltd 窒化物系化合物半導体発光素子
JP4178807B2 (ja) 2002-02-19 2008-11-12 ソニー株式会社 半導体発光素子およびその製造方法
JP4443097B2 (ja) * 2002-06-20 2010-03-31 ソニー株式会社 ＧａＮ系半導体素子の作製方法
US7372077B2 (en) 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP4056481B2 (ja) 2003-02-07 2008-03-05 三洋電機株式会社 半導体素子およびその製造方法
US7462882B2 (en) * 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
KR100576853B1 (ko) * 2003-12-18 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자
JP2006024713A (ja) * 2004-07-07 2006-01-26 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
JP4974455B2 (ja) * 2004-11-26 2012-07-11 ソニー株式会社 ＧａＮ系発光ダイオードの製造方法

Also Published As

Publication number Publication date
CN101473457B (zh) 2012-06-27
EP2037507A1 (en) 2009-03-18
CN101473457A (zh) 2009-07-01
EP2037507A4 (en) 2015-11-25
US8178889B2 (en) 2012-05-15
WO2008004437A1 (fr) 2008-01-10
JPWO2008004437A1 (ja) 2009-12-03
US20090127568A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
KR20090027220A (ko) 반도체발광소자 및 제조방법
JP4330476B2 (ja) 半導体発光素子
JP5021693B2 (ja) 半導体発光素子
JP5030398B2 (ja) 窒化ガリウム系化合物半導体発光素子
US6960485B2 (en) Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
CN111933765B (zh) 微型发光二极管及制作方法，微型led显示模块及制作方法
JP5589812B2 (ja) 半導体発光素子
EP2743994B1 (en) Light emitting diode and method of manufacturing same
JP5258853B2 (ja) 半導体発光素子及びその製造方法
JP2007103690A (ja) 半導体発光装置及びその製造方法
JP2007165726A (ja) 半導体発光ダイオード
KR101239854B1 (ko) 수직형 발광 다이오드 및 그 제조방법
JP2008016629A (ja) ３族窒化物系発光ダイオード素子の製造方法
JP2011071444A (ja) 発光素子
US7446342B2 (en) Light emitting diode having conductive reflecting layer
KR20070008759A (ko) 수직구조 발광 다이오드의 제조 방법
JP6119906B2 (ja) 発光素子
KR100965242B1 (ko) 복수의 절연층들이 적층된 발광 다이오드 및 그 제조방법
JP2006269807A (ja) 半導体発光ダイオード
JP2009094108A (ja) ＧａＮ系ＬＥＤ素子の製造方法
JP2007073590A (ja) 発光素子
WO2012091007A1 (ja) 半導体発光素子
US8878218B2 (en) Semiconductor light-emitting device and method for manufacturing the same
KR101642368B1 (ko) 발광 다이오드 패키지 및 그 제조방법
KR102338178B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application