JP7115124B2

JP7115124B2 - 半導体装置の製造方法

Info

Publication number: JP7115124B2
Application number: JP2018146798A
Authority: JP
Inventors: 通彦内藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2018-08-03
Filing date: 2018-08-03
Publication date: 2022-08-09
Anticipated expiration: 2038-08-03
Also published as: JP2020021906A

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。

特許文献１は、ＩＧＢＴ領域とダイオード領域が半導体基板内に一体化された逆導通ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）と称される種類の半導体装置を開示する。この種の半導体装置は、半導体基板の表層部に絶縁ゲートが形成されており、半導体基板の裏層部にｐ型のコレクタ領域とｎ型のカソード領域が形成されている。ｐ型のコレクタ領域が設けられている範囲がＩＧＢＴ領域となり、ｎ型のカソード領域が設けられている範囲がダイオード領域となる。逆導通ＩＧＢＴでは、ダイオード領域に形成されたダイオードがフリーホイールダイオードとして動作する。

特開２０１１－２３８８７２号公報

逆導通ＩＧＢＴに限らず、他の種類の半導体装置でも、異なる導電型の半導体領域が半導体基板の一方の主面に露出して形成されることが多い。従来、このような異なる導電型の半導体領域のパターンが設計通りに形成されているか否かを識別するためには、電気特性試験及び構造分析を実施する必要があり、負担が大きいという問題があった。このため、このような形成不良品を容易に識別できる技術が必要とされている。本明細書は、形成不良品を容易に識別可能な半導体装置の製造方法を提供する。

本願明細書が開示する半導体装置の製造方法は、第１導電型の第１半導体領域と第２導電型の第２半導体領域が一方の主面に露出する半導体基板を備える半導体装置の製造方法であって、前記第１半導体領域と前記第２半導体領域に導入されたドーパントをアニール処理によって活性化させるときに、前記半導体基板の前記一方の主面において、前記第１半導体領域に対応する部分と前記第２半導体領域に対応する部分を固化させるタイミングをずらす工程、を備えることができる。前記第１半導体領域に対応する部分と前記第２半導体領域に対応する部分を固化させるタイミングをずらすことにより、前記半導体基板の前記一方の主面において、前記第１半導体領域と前記第２半導体領域の間に段差が形成される。この段差に基づくパターンが、前記第１半導体領域と前記第２半導体領域の設計されたパターンに沿って形成されているか否かは、外観検査により容易に検査することができる。これにより、半導体装置の形成不良品を容易に識別することができる。

半導体装置の要部断面図を模式的に示す。半導体装置の製造方法の一例であって、半導体基板の裏面のカソード領域とコレクタ領域の間に段差を形成する工程中の半導体基板の要部断面図を示す。半導体装置の製造方法の一例であって、半導体基板の裏面のカソード領域とコレクタ領域の間に段差を形成する工程中の半導体基板の要部断面図を示す。半導体装置の製造方法の他の一例であって、半導体基板の裏面のカソード領域とコレクタ領域の間に段差を形成する工程中の半導体基板の要部断面図を示す。半導体装置の製造方法の他の一例であって、半導体基板の裏面のカソード領域とコレクタ領域の間に段差を形成する工程中の半導体基板の要部断面図を示す。

図１に示されるように、半導体装置１は、逆導通ＩＧＢＴと称される種類の半導体装置であり、ＩＧＢＴ領域とダイオード領域に区画された半導体基板１０、半導体基板１０の裏面１０Ａを被覆するコレクタ電極２２、半導体基板１０の表面１０Ｂを被覆するエミッタ電極２４、及び、半導体基板１０の表層部に形成されている複数のトレンチゲート３０を備えている。一例では、コレクタ電極２２及びエミッタ電極２４は、Ａｌ（またはＡｌＳｉ）、Ｔｉ、Ｎｉ及びＡｕが順に積層した電極である。トレンチゲート３０は、ポリシリコンを材料とするトレンチゲート電極３２と、そのトレンチゲート電極３２を被覆する酸化シリコンを材料とするゲート絶縁膜３４を有している。一例では、複数のトレンチゲート３０は、半導体基板１０の表面１０Ｂに直交する方向から観測したときに、ストライプ状に配置されている。

半導体基板１０は、シリコン基板であり、ｐ⁺型のコレクタ領域１１、ｎ⁺型のカソード領域１２、ｎ⁺型のバッファ領域１３、ｎ型のドリフト領域１４、ｐ型のボディ領域１５、ｐ⁺型のボディコンタクト領域１６及びｎ⁺型のエミッタ領域１７を有している。

コレクタ領域１１は、半導体基板１０の裏層部の一部に設けられており、半導体基板１０の裏面１０Ａに露出している。また、コレクタ領域１１は、ドリフト領域１４の下方の一部に設けられており、ＩＧＢＴ領域に配置されている。半導体基板１０では、コレクタ領域１１が存在する範囲をＩＧＢＴ領域という。コレクタ領域１１は、その不純物濃度が濃く、コレクタ電極２２にオーミック接触している。コレクタ領域１１は、例えば、イオン注入技術を利用して、半導体基板１０の裏面１０Ａからボロンを導入することで形成されている。

カソード領域１２は、半導体基板１０の裏層部の一部に設けられており、コレクタ領域１１に隣接しており、半導体基板１０の裏面１０Ａに露出している。また、カソード領域１２は、ドリフト領域１４の下方の一部に設けられており、ダイオード領域に配置されている。半導体基板１０では、カソード領域１２が存在する範囲をダイオード領域という。カソード領域１２は、その不純物濃度が濃く、コレクタ電極２２にオーミック接触している。カソード領域１２は、例えば、イオン注入技術を利用して、半導体基板１０の裏面１０Ａからリンを導入することで形成されている。

バッファ領域１３は、コレクタ領域１１とドリフト領域１４の間、及びカソード領域１２とドリフト領域１４の間に設けられており、ＩＧＢＴ領域とダイオード領域の双方に配置されている。バッファ領域１３は、例えば、イオン注入技術を利用して、半導体基板１０の裏面からボロンを導入することで形成されている。

ドリフト領域１４は、バッファ領域１３とボディ領域１５の間に設けられており、ＩＧＢＴ領域とダイオード領域の双方に配置されている。ドリフト領域１４は、トレンチゲート３０の底部に接する。ドリフト領域１４は、半導体基板１０に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である。

ボディ領域１５は、ドリフト領域１４の上方に設けられており、ドリフト領域１４に接しており、ＩＧＢＴ領域とダイオード領域の双方に配置されている。ボディ領域１５は、トレンチゲート３０の側面に接している。換言すると、トレンチゲート３０は、半導体基板１０の表面から深部に向けて伸びており、ボディ領域１５を貫通してドリフト領域１４に達している。ボディ領域１５は、例えば、イオン注入技術を利用して、半導体基板１０の表面からボロンを導入することで形成されている。

複数のボディコンタクト領域１６は、ボディ領域１５の上方に設けられており、ボディ領域１５に接しており、ＩＧＢＴ領域とダイオード領域の双方に配置されており、半導体基板１０の表面１０Ｂに露出している。ボディコンタクト領域１６は、その不純物濃度がボディ領域１５よりも濃く、エミッタ電極２４にオーミック接触している。複数のボディコンタクト領域１６は、例えば、イオン注入技術を利用して、半導体基板１０の表面からボロンを導入することで形成されている。

複数のエミッタ領域１７は、ボディ領域１５の上方に設けられており、ボディ領域１５に接しており、ＩＧＢＴ領域とダイオード領域の双方に配置されており、トレンチゲート３０の側面に接しており、半導体基板１０の表面１０Ｂに露出している。エミッタ領域１７は、その不純物濃度が濃く、エミッタ電極２４にオーミック接触している。複数のエミッタ領域１７は、例えば、イオン注入技術を利用して、半導体基板１０の表面からリンを導入することで形成されている。

半導体装置１では、コレクタ電極２２、コレクタ領域１１、バッファ領域１３、ドリフト領域１４、ボディ領域１５、ボディコンタクト領域１６、エミッタ領域１７、エミッタ電極２４及びトレンチゲート３０がＩＧＢＴ構造を構成する。半導体装置１では、コレクタ電極２２、カソード領域１２、バッファ領域１３、ドリフト領域１４、ボディ領域１５、ボディコンタクト領域１６及びエミッタ電極２４がダイオード構造を構成する。ダイオード構造においては、コレクタ電極２２がカソード電極として機能し、エミッタ電極２４がアノード電極として機能する。なお、この例では、ダイオード領域にもトレンチゲート３０及びエミッタ領域１７が設けられているが、これらが設けられていなくてもよい。あるいは、ダイオード領域において、トレンチゲート３０のトレンチゲート電極３２がエミッタ電極２４に短絡したダミートレンチが設けられていてもよい。

図１に示されるように、半導体装置１では、半導体基板１０の裏面１０Ａにおいて、ダイオード領域に対応する部分が凹状に形成されており、コレクタ領域１１とカソード領域１２の間に段差１０ａが形成されている。その半導体基板１０の裏面１０Ａの段差１０ａに対応してコレクタ電極２２の表面にも段差２２ａが形成されている。このように、コレクタ電極２２の表面の段差２２ａのパターンは、半導体基板１０の裏層部に形成されているコレクタ領域１１とカソード領域１２のパターンを反映している。

次に、図２Ａ及び図２Ｂを参照し、半導体装置１を製造する工程のうちのコレクタ領域１１とカソード領域１２の間に段差１０ａを形成する工程について特に説明する。なお、以下で説明する工程以外の工程については、既知の製造方法を利用して半導体装置１を製造することができる。

まず、図２Ａに示されるように、イオン注入技術を利用して、半導体基板１０の裏面１０Ａにドーパントを導入する。半導体基板１０の裏面１０ＡのうちのＩＧＢＴ領域に対応する部分にはボロン（〇）が導入され、半導体基板１０の裏面１０Ａのうちのダイオード領域に対応する部分にはリン（×）が導入される。ここで、リンのドーズ量は、半導体基板１０の裏面１０Ａのうちのダイオード領域に対応する部分がアモルファス化するように、高濃度に設定されている。一例では、リンのドーズ量は、約８×１０¹⁴／ｃｍ²である。一方、ボロンのドーズ量は、半導体基板１０の裏面１０ＡのうちのＩＧＢＴ領域に対応する部分がアモルファス化しない（結晶が維持される）濃度に設定されている。一例では、ボロンのドーズ量は、約３×１０¹³／ｃｍ²である。

次に、図２Ｂに示されるように、赤外光のレーザーアニール処理を利用して、半導体基板１０の裏面１０Ａに導入されたドーパントを活性化させる。レーザー光は、半導体基板１０の裏面１０Ａの全体に照射される。上記したように、高濃度のリンが導入されていることから、半導体基板１０の裏面１０Ａのうちのダイオード領域に対応する部分がアモルファス化している。一方、半導体基板１０の裏面１０ＡのうちのＩＧＢＴ領域に対応する部分の結晶は維持されている。アモルファス化されたシリコンは、結晶のシリコンよりも熱伝導率が悪い。このため、レーザーアニール処理を実施したときに、ダイオード領域に対応する部分では、半導体基板１０の内部に伝熱することが抑えられ、ＩＧＢＴ領域に対応する部分よりも熱が蓄熱される。

レーザーアニール処理を実施すると、半導体基板１０の裏面１０Ａから一定深さのシリコンが溶融する。上記したように、ダイオード領域に対応する部分で蓄熱されていることから、この溶融したシリコンが固化する過程において、ＩＧＢＴ領域に対応する部分が先に固化し、ダイオード領域に対応する部分が後に固化する。ＩＧＢＴ領域に対応する部分が先に固化していることから、ダイオード領域に対応する部分で溶融しているシリコンがＩＧＢＴ領域に対応する部分に吸収され、ダイオード領域に対応する部分が凹状となる。この結果、半導体基板１０の裏面１０Ａにおいて、コレクタ領域１１とカソード領域１２の間に段差１０ａが形成される。なお、溶融したシリコンが固化すると結晶化するので、半導体基板１０の裏面１０Ａにおいて、アモルファス化していたカソード領域１２は結晶化し、正常に機能することができる。この後、蒸着技術を利用して、半導体基板１０の裏面１０Ａにコレクタ電極２２を成膜すると、半導体基板１０の裏面１０Ａの段差１０ａに対応した段差（図１の「２２ａ」参照）がコレクタ電極２２の表面に形成される。

上記製造方法によると、コレクタ領域１１とカソード領域１２のパターンを反映した段差（図１の「２２ａ」参照）がコレクタ電極２２の表面に現れる。このため、外観検査（例えば、目視）において、コレクタ電極２２の表面の凹凸パターンがコレクタ領域１１とカソード領域１２のパターンに一致しているか否かを判定することで、コレクタ領域１１とカソード領域１２の形成不良品を識別することができる。このように、半導体装置１の形成不良品を外観検査によって容易にスクリーニングすることができる。なお、この例では、コレクタ電極２２に対する外観検査によってコレクタ領域１１とカソード領域１２の形成不良を判定しているが、コレクタ電極２２を成膜する前の半導体基板１０の裏面１０Ａに対する外観検査によってコレクタ領域１１とカソード領域１２の形成不良を判定してもよい。

上記例では、カソード領域１２に導入したドーパントがリンであった。この例に代えて、他のドーパント（例えば、Ａｓ、Ｓｂ、Ｂｉ等）を用いてもよい。リンの場合と同様に、ドーズ量を調整することでダイオード領域に対応する部分をアモルファス化することができる。また、上記例では、ＩＧＢＴ領域に対応する部分の結晶を維持し、ダイオード領域に対応する部分をアモルファス化した。この例に代えて、ＩＧＢＴ領域に対応する部分をアモルファス化し、ダイオード領域に対応する部分の結晶を維持してもよい。

次に、図３Ａ及び図３Ｂを参照し、半導体装置１を製造する工程のうちのコレクタ領域１１とカソード領域１２の間に段差１０ａを形成する他の工程について特に説明する。なお、以下で説明する工程以外の工程については、既知の製造方法を利用して半導体装置１を製造することができる。

まず、図３Ａに示されるように、イオン注入技術を利用して、半導体基板１０の裏面１０Ａにドーパントを導入する。半導体基板１０の裏面１０ＡのうちのＩＧＢＴ領域に対応する部分にはボロン（〇）が導入され、半導体基板１０の裏面１０Ａのうちのダイオード領域に対応する部分にはリン（×）が導入される。ここで、ボロンのドーズ量及びリンのドーズ量はいずれも、ＩＧＢＴ領域に対応する部分及びダイオード領域に対応する部分がアモルファス化しない（結晶が維持される）濃度に設定されている。一例では、ボロンのドーズ量は、約３×１０¹³／ｃｍ²である。一例では、リンのドーズ量は、約４×１０¹⁴／ｃｍ²である。次に、半導体基板１０の裏面１０Ａのうちのダイオード領域に対応する部分上にマスク５２を形成する。次に、赤外光のレーザーアニール処理を利用して、半導体基板１０の裏面１０ＡのうちのＩＧＢＴ領域に対応する部分に導入されたボロンを選択的に活性化させる。

次に、図３Ｂに示されるように、半導体基板１０の裏面１０ＡのうちのＩＧＢＴ領域に対応する部分上にマスク５４を形成する。次に、赤外光のレーザーアニール処理を利用して、半導体基板１０の裏面１０Ａのうちのダイオード領域に対応する部分に導入されたリンを選択的に活性化させる。レーザーアニール処理を実施すると、ダイオード領域に対応する部分において、半導体基板１０の裏面１０Ａから一定深さのシリコンが溶融する。ＩＧＢＴ領域に対応する部分が先に固化していることから、ダイオード領域に対応する部分で溶融しているシリコンがＩＧＢＴ領域に対応する部分に吸収され、ダイオード領域に対応する部分が凹状となり、半導体基板１０の裏面１０Ａに段差（図示省略）が形成される。この後の工程は、上記で説明した例と同様である。

上記製造方法によっても、コレクタ領域１１とカソード領域１２のパターンを反映した段差がコレクタ電極２２の表面に現れる。このため、半導体装置１の形成不良品を外観検査によって容易に識別することができる。

上記では、半導体装置のコレクタ領域とカソード領域の形成不良品を容易に識別できる技術について説明した。本明細書が開示する技術は、この例に限らず、他の種類の半導体装置の拡散領域の形成不良品を識別する場合にも適用可能である。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置
１０：半導体基板
１０ａ：段差
１１：コレクタ領域
１２：カソード領域
１３：バッファ領域
１４：ドリフト領域
１５：ボディ領域
１６：ボディコンタクト領域
１７：エミッタ領域
２２：コレクタ電極
２２ａ：段差
２４：エミッタ電極
３０：トレンチゲート
３２：トレンチゲート電極
３４：ゲート絶縁膜

Claims

第１導電型の第１半導体領域と第２導電型の第２半導体領域が一方の主面に露出する半導体基板を備える半導体装置の製造方法であって、
前記第１半導体領域と前記第２半導体領域に導入されたドーパントをアニール処理によって活性化させるときに、前記半導体基板の前記一方の主面において、前記第１半導体領域に対応する部分と前記第２半導体領域に対応する部分を固化させるタイミングをずらすことにより、前記第１半導体領域と前記第２半導体領域の間に段差を形成する工程と、
前記半導体基板の前記一方の主面上に電極を形成する工程であって、前記電極の表面には前記段差が反映した段差が形成される工程と、
前記電極の表面の段差を外観検査する工程と、を備える半導体装置の製造方法。